JPH05113901A

JPH05113901A - トレーサ制御方式

Info

Publication number: JPH05113901A
Application number: JP3304206A
Authority: JP
Inventors: Yoshinobu Amano; 由信天野
Original assignee: NEC Ibaraki Ltd
Current assignee: NEC Ibaraki Ltd
Priority date: 1991-10-23
Filing date: 1991-10-23
Publication date: 1993-05-07

Abstract

(57)【要約】【目的】任意にトレーサの停止を決められアドレス生
成と書き込み動作の誤動作を防ぐことが出来、読みだし
たデータを要因毎に編集することでデータのトレースに
関しデータの採取及び採取したデータの読みだしを効率
よく行う。【構成】トレーサを複数の停止要因フリップ・フロッ
プの２倍分分割し、複数の停止要因フリップ・フロップ
４，５，６，７の出力信号とトレーサ停止モード・レジ
スタ８の出力信号をトレーサ停止要求信号生成部１４で
一括管理することで、第一のトレーサ停止要求信号１
６が有効になったときは、更新していたトレース・アド
レスを含むブロックと、直前の連続したアドレスをもつ
ブロックの２つのブロックの内容を更新しないようなア
ドレスの制御を行いトレーサの書き込みを停止せず、第
二のトレーサ停止要求信号１７が有効になったときの
みトレーサの書き込みを停止するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置のトレー
サに関し、特に、プロセッサ内で使用するトレーサの制
御方式に関する。

【０００２】

【従来の技術】従来、この種のトレーサの書き込み動作
は、複数の停止要因フリップ・フロップを持っていた
が、そのなかの１つの停止要因によりトレーサの書き込
み動作が停止してしまっていた。また、読みだし動作に
おいて、トレーサの内容を編集するということを行って
いなかった。

【０００３】

【発明が解決しようとする課題】ところで、上述した従
来のトレーサの書き込み動作および読みだし動作は、随
時書き込み動作を行い、１つの条件の停止要求があった
場合で停止するというようになっているので、１つの条
件のみのトレース・データしか取れず、２つ、３つめの
トレース・データを見たいとき、もしくはいくつかの条
件が成り立ったときにトレーサを止めるということが出
来ないという問題がある。また、読みだし動作でも全部
のトレース・データを出力したのち見たい内容を人手で
捜すというように、どちらの動作においても効率が悪い
という欠点がある。

【０００４】そこで、本発明の課題は、任意にトレーサ
の停止を決められアドレス生成と書き込み動作の誤動作
を防ぐことが出来、読みだしたデータを要因毎に編集す
ることでデータのトレースに関しデータの採取及び採取
したデータの読みだしを効率よく行うようにする点にあ
る。

【０００５】

【課題を解決するための手段】このような課題を解決す
るため、本発明は、情報処理装置内の記憶素子により構
成されるハードウェアの状態を随時格納するトレーサの
制御方式において、前記トレーサを停止する為の要因を
保持する複数の停止要因フリップ・フロップと、前記複
数の停止要因フリップ・フロップの組合せにより前記ト
レーサの停止を任意に選択出来るようマイクロプログラ
ム（Ｆ／Ｗ）で設定することが出来る停止モード・レジ
スタと、前記停止要因フリップ・フロップおよび前記停
止モード・レジスタの出力信号により前記トレーサへの
書き込み動作は続けるが、必要な部分の内容を更新しな
いようアドレス制御させる第一のトレーサ停止要求信号
および書き込み動作を停止させる第二のトレーサ停止要
求信号を作るトレーサ停止要求信号生成部と、前記トレ
ーサを前記停止要因フリップ・フロップの少なくとも２
倍以上の数の連続したトレーサ・アドレスを持つブロッ
クに分割し、前記トレーサ停止要求信号生成部からの前
記第一のトレーサ停止要求信号および前記第二のトレー
サ停止要求信号を受け、前記第一のトレーサ停止要求信
号が有効になった場合、現在更新していたトレース・ア
ドレスを含むブロックおよび前記ブロックの直前の連続
したアドレスを持つブロックの２つのブロックの内容を
更新しないようなアドレスの制御を行い、第二のトレー
サ停止要求信号が有効になった場合はアドレスの更新を
しないようにするアドレス生成部と、前記第二のトレー
サ停止要求信号のみが有効になった時のみ、前記トレー
サの書き込み動作を停止することのできるライト信号生
成部と、前記トレーサへのライト・タイミングを知らせ
る為のライトパルス発生部により出力される信号線およ
びライト信号生成部により出力される信号線の論理積を
取るアンド・ゲートとを有し、前記トレーサの書き込み
動作時、前記トレーサ停止要求生成部で、前記複数の停
止要因フリップ・フロップと前記停止モード・レジスタ
により生成される前記第一のトレーサ停止要求信号およ
び前記第二のトレーサ停止要求信号により、前記トレー
サの書き込み停止を任意に設定することが出来るという
機能を有するものである。

【０００６】また、前記トレーサの読みだし動作におい
て、前記トレーサ停止要求生成部で前記複数の停止要求
フリップ・フロップおよび前記停止モード・レジスタの
状態値のデコード信号を前記トレーサの入力データの一
部に組み込み、これにより、前記トレーサ全体を読み出
したのち、Ｆ／Ｗにより前記トレーサの内容を確認し、
前記複数の停止要因フリップ・フロップごとに対応した
前記トレーサの内容を停止したアドレスのブロックおよ
び前記ブロックの直前のブロックの２ブロック分出力す
るよう編集することが出来る機能を有することが有効で
ある。

【０００７】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の実施例に係るトレーサの
制御方式を示すブロック図である。

【０００８】図において、実施例に係る制御方式は、ト
レーサ１と、入力データ信号線２と、出力データ信号線
３と、トレーサ停止要因フリップ・フロップ４，５，
６，７と、トレーサ停止モード・レジスタ８と、停止要
因フリップ・フロップ４，５，６，７の出力信号線９，
１０，１１，１２と、トレーサ停止モード・レジスタの
出力信号線１３と、トレーサ停止要求信号生成部１４
と、トレーサ停止要求状態値信号線１５と、トレーサ要
求信号線１６と、トレーサ停止要求信号線１７と、アド
レス生成部１８と、ライト信号生成部１９と、ライト信
号生成部出力信号線２０と、論理積２１と、トレーサ・
アドレス信号線２２と、トレーサ・ライト信号線２３
と、ライトパルス信号線２４と、ライトパルス発生部２
５とにより構成される。

【０００９】各々は、以下のように接続されている。ト
レーサ１は、入力データを入力データ信号線２により、
出力データを出力データ信号線３により接続され、トレ
ーサ１のアドレス供給はアドレス生成部１８で生成され
たアドレスをトレーサ・アドレス信号線２２により行わ
れる。

【００１０】トレーサ１のライト・タイミングは、ライ
ト・パルス発生部２５で生成されたライト・パルスをラ
イト・パルス信号線２４を介し、ライト信号生成部１９
で生成されたライト信号をライト信号生成部出力信号線
２０を介し論理積２１で論理積を行いトレーサ・ライト
信号線２３により供給される。

【００１１】トレーサ停止要因フリップ・フロップ４と
トレーサ停止要因フリップ・フロップ５とトレーサ停止
要因フリップ・フロップ６とトレーサ停止要因フリップ
・フロップ７とは、各々停止要因フリップ・フロップ４
の出力信号線９と停止要因フリップ・フロップ５の出力
信号線１０と停止要因フリップ・フロップ６の出力信号
線１１と停止要因フリップ・フロップ７の出力信号線１
２とを介し、同様にトレーサモード・レジスタ８は、ト
レーサ停止モード・レジスタの出力信号線１３を介し、
トレーサ停止要求信号生成部１４と接続されている。

【００１２】トレーサ停止要求信号生成部１４は、トレ
ーサ１とトレーサ停止要求状態信号線１５により、アド
レス生成部１８とはトレーサ停止要求信号線１６とト
レーサ停止要求信号線１７により、ライト信号生成部
１９とはトレーサ停止要求信号線１７により接続され
ている。

【００１３】すなわち、実施例に係るトレーサ制御方式
は、トレーサを停止するための要因を保持する複数の停
止要因フリップ・フロップ４，５，６，７と、複数の停
止要因フリップ・フロップの組合せによりトレーサの停
止を任意に選択できるようＦ／Ｗで設定することが出来
る停止モードレジスタ８と、停止要因フリップ・フロッ
プおよび停止モードレジスタの出力信号によりトレーサ
１への書き込み動作は続けるが、必要の部分の内容を更
新しないようアドレス制御させるパルス信号トレーサ停
止要求信号および書き込み動作を停止させる信号トレ
ーサ停止要求信号を作るトレーサ停止要求信号生成部
１４と、トレーサ１を停止要因レジスタの少なくとも２
倍以上の数の、連続したトレーサ・アドレスを持つブロ
ックに分割し、トレーサ停止要求信号生成部１４からの
トレーサ停止要求信号およびトレーサ停止要求信号
を受け、トレーサ停止要求信号が有効になった場合、
現在更新していたトレース・アドレスを含むブロックお
よびブロックの直前の連続したアドレスを持つブロック
の２つのブロックの内容を更新しないようなアドレスの
制御を行い、トレーサ停止要求信号が有効になった場
合は、アドレスの更新をしないようにするアドレス生成
部１８と、トレーサ停止要求信号のみが有効になった
ときのみ、トレーサの書き込み動作を停止することが出
来るライト信号生成部１９と、トレーサへのライト・タ
イミングを知らせるためのライトパルス発生部２５によ
り出力される信号線およびライト信号生成部１９により
出力される信号線との論理積をとるアンド・ゲート２１
とを有している。

【００１４】次に、Ｆ／Ｗによりトレーサ停止モード・
レジスタ８に、トレーサ停止要因フリップ・フロップ４
とトレーサ停止要因フリップ・フロップ６とがセットさ
れたとき、トレーサの書き込み動作を停止するようなモ
ードを設定し、停止要因がトレーサ停止要因フリップ・
フロップ４、トレーサ停止要因フリップ・フロップ５、
トレーサ停止要因フリップ・フロップ６と立ったときの
トレーサのライト動作および読みだし動作のトレーサ制
御方式について説明する。

【００１５】トレーサ停止モード・レジスタ８に、Ｆ／
Ｗによりトレーサ停止要因フリップ・フロップ４とトレ
ーサ停止要因フリップ・フロップ６とがセットされたと
きトレーサの書き込み動作を停止するようなモード値を
セットし（ここでは、停止要因フリップ・フロップが４
種類のため１０１０という値をセットするとする。）、
入力データ信号線２からのデータとトレーサ停止要求信
号生成部１４からトレーサ停止要求状態値信号線１５に
より送られてくる状態値のトレースを行う。この場合、
トレーサ停止要求状態値信号線１５により送られてくる
状態値はトレーサ１の下位の部分にトレースする。

【００１６】トレースが開始され、まず最初にトレーサ
停止要因フリップ・フロップ４がセットされ、アドレス
生成部１８で生成しているアドレスがＤブロック内のア
ドレスを示していたとき、トレーサ停止要因フリップ・
フロップ４がセットされたことが停止要因フリップ・フ
ロップ４の出力信号線９を介しトレーサ停止要求信号生
成部１４に通知され、トレーサ停止要求信号生成部１４
ではトレーサ停止モード・レジスタ８の値が、トレーサ
停止モード・レジスタの出力信号線１３を介し送られて
きており、送られたモード値と比較をとりトレーサを停
止しなくてよいことを認識しトレーサ停止供給信号線
１６のみを１Ｔ間有効にすると同時に、トレーサ停止要
因フリップ・フロップ４がセットされたことをトレーサ
１にセットするためトレーサ停止要求状態値信号線１５
に状態値を出力する。

【００１７】アドレス生成部１８では、トレーサ停止要
求信号線１７が有効でなくトレーサ停止要求信号線
１６が１Ｔ間の有効信号であることによりＣ，Ｄブロッ
クのアドレスを更新しないようにＣ，Ｄブロックのアド
レスの出力をしないようにする。

【００１８】次に、トレーサ停止要因フリップ・フロッ
プ５がセットされアドレスがＢブロックを示していた
とき、同様の動作を行い、Ａ，Ｂブロックの更新をしな
いようにする（トレーサ停止要因フリップ・フロップ５
がセットされてもトレーサの停止モードではないた
め）。

【００１９】次に、トレーサ停止要因フリップ・フロッ
プ６がセットされアドレスがＨブロックを示していたと
き、同様の動作を行い、トレーサ停止要求信号生成部１
４でトレーサ停止モード・レジスタ８の内容と比較した
とき、トレーサを停止するケースであることと認識し、
トレーサ停止要求信号線１６とともにトレーサ停止要
求信号線１７を有効にし、ライト信号生成部１９でラ
イト動作の停止アドレス生成部１８でのアドレス更新の
抑止を行う。

【００２０】ただし、ライト信号生成およびアドレス更
新に際し、トレーサ停止の状態値をトレーサ１内に持つ
ため、１Ｔ多くライト動作を行う必要がありライト信号
生成部１９とアドレス生成部１８とは停止するタイミン
グより１Ｔ多く出力した後、ライト信号およびアドレス
の出力を停止する。以上のようにトレーサ１へのライト
動作を行う。

【００２１】次に、トレーサ１の読みだし動作は、トレ
ーサ停止の状態値をトレーサ１内に持つため、全データ
の読みだし動作を行い、読みだしデータの下位の部分
（トレーサ停止要求信号生成部１４により作られた状態
値がトレーサ停止要求状態値信号線１５を開始トレーサ
１内にセットされている部分）をＦ／Ｗにより判断す
る。トレーサ１内のブロックＢ，Ｄ，Ｈにはそれぞれト
レーサ停止要因フリップ・フロップ５、トレーサ停止要
因フリップ・フロップ４、トレーサ停止要因フリップ・
フロップ６がセットされたことを示す状態値がセットさ
れていることと同時に、状態値がセットされているブロ
ックの直前のブロックも停止要因毎のデータのまま更新
されていないことにより停止要因毎にトレーサ停止要因
フリップ・フロップ４の場合は、Ｃ，Ｄブロック、トレ
ーサ停止要因フリップ・フロップ５の場合は、Ａ，Ｂブ
ロック、トレーサ停止要因フリップ・フロップ６の場合
は、Ｇ，Ｈブロックというように読みだしデータをＦ／
Ｗにより編集し出力する。

【００２２】

【発明の効果】以上説明したように、本発明のトレーサ
制御方式によれば、トレーサを複数の停止要因フリップ
・フロップの２倍分分割し、複数の停止要因フリップ・
フロップの出力信号とトレーサ停止モード・レジスタの
出力信号をトレーサ停止要求信号生成部で一括管理する
ことで、第一のトレーサ停止要求信号が有効になったと
きは、更新していたトレース・アドレスを含むブロック
と、直前の連続したアドレスを持つブロックの２つのブ
ロックの内容を更新しないようなアドレスの制御を行い
トレーサの書き込みを停止せず、第二のトレーサ停止要
求信号が有効になったときのみトレーサの書き込みを停
止するようにすることで、任意にトレーサの停止を決め
られ、制御を一括して行うことでトレーサのアドレス生
成と書き込み動作の誤動作を防ぐことが出来る。

【００２３】また、トレース・データの読みだしについ
てもトレーサの停止要求の状態をトレーサ内にもつこと
で、トレーサを読みだした後Ｆ／Ｗで要因毎に編集する
ことが出来ることにより、データのトレースに関しデー
タの採取および採取したデータの読みだしを効率よく行
うことが出来るという効果がある。

【図面の簡単な説明】

【図１】本発明のトレーサ制御方式の一実施例を示すブ
ロック図である。

【符号の説明】

１トレーサ２入力データ信号線３出力データ信号線４トレーサ停止要因フリップ・フロップ５トレーサ停止要因フリップ・フロップ６トレーサ停止要因フリップ・フロップ７トレーサ停止要因フリップ・フロップ８トレーサ停止モード・レジスタ９停止要因フリップ・フロップ４の出力信号線１０停止要因フリップ・フロップ５の出力信号線１１停止要因フリップ・フロップ６の出力信号線１２停止要因フリップ・フロップ７の出力信号線１３トレーサ停止モード・レジスタの出力信号線１４トレーサ停止要求信号生成部１５トレーサ停止要求状態値信号線１６トレーサ停止要求信号線１７トレーサ停止要求信号線１８アドレス生成部１９ライト信号生成部２０ライト信号生成部出力信号線２１論理積２２トレーサ・アドレス信号線２３トレーサ・ライト信号線２４ライトパルス信号線２５ライトパルス発生部

Claims

【特許請求の範囲】

【請求項１】情報処理装置内の記憶素子により構成さ
れるハードウェアの状態を随時格納するトレーサの制御
方式において、前記トレーサを停止する為の要因を保持
する複数の停止要因フリップ・フロップと、前記複数の
停止要因フリップ・フロップの組合せにより前記トレー
サの停止を任意に選択出来るようマイクロプログラム
（Ｆ／Ｗ）で設定することが出来る停止モード・レジス
タと、前記停止要因フリップ・フロップおよび前記停止
モード・レジスタの出力信号により前記トレーサへの書
き込み動作は続けるが、必要な部分の内容を更新しない
ようアドレス制御させる第一のトレーサ停止要求信号お
よび書き込み動作を停止させる第二のトレーサ停止要求
信号を作るトレーサ停止要求信号生成部と、前記トレー
サを前記停止要因フリップ・フロップの少なくとも２倍
以上の数の連続したトレーサ・アドレスを持つブロック
に分割し、前記トレーサ停止要求信号生成部からの前記
第一のトレーサ停止要求信号および前記第二のトレーサ
停止要求信号を受け、前記第一のトレーサ停止要求信号
が有効になった場合、現在更新していたトレース・アド
レスを含むブロックおよび前記ブロックの直前の連続し
たアドレスを持つブロックの２つのブロックの内容を更
新しないようなアドレスの制御を行い、第二のトレーサ
停止要求信号が有効になった場合はアドレスの更新をし
ないようにするアドレス生成部と、前記第二のトレーサ
停止要求信号のみが有効になった時のみ、前記トレーサ
の書き込み動作を停止することのできるライト信号生成
部と、前記トレーサへのライト・タイミングを知らせる
為のライトパルス発生部により出力される信号線および
ライト信号生成部により出力される信号線の論理積を取
るアンド・ゲートとを有し、前記トレーサの書き込み動
作時、前記トレーサ停止要求生成部で、前記複数の停止
要因フリップ・フロップと前記停止モード・レジスタに
より生成される前記第一のトレーサ停止要求信号および
前記第二のトレーサ停止要求信号により、前記トレーサ
の書き込み停止を任意に設定することが出来るという機
能を有することを特徴とするトレーサ制御方式。
【請求項２】前記トレーサの読みだし動作において、
前記トレーサ停止要求生成部で前記複数の停止要求フリ
ップ・フロップおよび前記停止モード・レジスタの状態
値のデコード信号を前記トレーサの入力データの一部に
組み込み、これにより、前記トレーサ全体を読み出した
のち、Ｆ／Ｗにより前記トレーサの内容を確認し、前記
複数の停止要因フリップ・フロップごとに対応した前記
トレーサの内容を停止したアドレスのブロックおよび前
記ブロックの直前のブロックの２ブロック分出力するよ
う編集することが出来る機能を有する請求項１記載のト
レーサ制御方式。