JPS62224842A - 動作履歴記憶方式 - Google Patents

動作履歴記憶方式

Info

Publication number
JPS62224842A
JPS62224842A JP61067989A JP6798986A JPS62224842A JP S62224842 A JPS62224842 A JP S62224842A JP 61067989 A JP61067989 A JP 61067989A JP 6798986 A JP6798986 A JP 6798986A JP S62224842 A JPS62224842 A JP S62224842A
Authority
JP
Japan
Prior art keywords
selection
circuit
trace data
address
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61067989A
Other languages
English (en)
Inventor
Atsushi Iwata
淳 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61067989A priority Critical patent/JPS62224842A/ja
Publication of JPS62224842A publication Critical patent/JPS62224842A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 反J口り団 本発明は情報処理装置における動作履歴記憶方式に関し
、特に履、歴するデータの選択的な記憶方式に関する。
従来技術 近年、情報処理装置は大型化し、さらに性能向上のため
マシンサイクルが小となっているため、装置内の制御を
単独の制御部で制御することが困難となり、制御部の分
散化が進んでいる。これに伴いトレースしたいデータも
各制御部を含んだ複数のユニットに分散し、データ1も
増加する傾向にある。これに対してトレースデータを記
憶するトレーサメモリは高価であるためハードウェアm
を増加しない傾向にあり、よってトレースデータmを1
〜レ一サメモリ幅以内に制限する方法や、第2図に示す
ような予め書込むデータを選択して書込む方法等が採用
されている。
第2図において、トレーサメモリ1はトレースデータ選
択回路2の出力をアドレス指定回路3が指定したアドレ
スに対して、書込み制御部4がm込み指示を出したとき
柑込んで記憶することが可能であり、また書込みが停止
状態にあるとき診断υ制御部7が指定した読出しアドレ
スをアドレス指定回路3を介して受は取ると、そのアド
レスの内容を跣出寸ごとが可能である。
トレースデータ選択回路2は情報処理装置内の4つの制
御ユニットA−Dからのトレースデータ601〜604
を入力し、選択信号保持レジスタ9の内容に従って選択
出力してトレーサメモリ1にデータを供給する。ここで
制御ユニットA−Dの例としては種々考えられるが、演
算ユニット、当該演算ユニットを制御lツる制御ユニッ
ト、マイクロプログラムのアドレス変換ユニット、装置
内各種状態管理ユニット等が掲げられる。
アドレス指定回路3は停止条件検出回路5による停止指
示がないとき、トレーサメモリ1に対して走査可能な出
込みアドレスを供給し、停止指示が来ると占込みアドレ
スをホールドし、診断制御部7からの読出しアドレスを
受取ってトレーサメモリ1に供給することができる。
書込み制御部4は停止条件検出回路5による停止指示が
ないとき、トレーサメモリ1に所定の書込みタイミング
パルスを供給し、停止指示が来ると書込みタイミングパ
ルスの供給を停止する。
停止条件検出回路5は所定の書込み停止要因を検出し、
停止指示信号をアドレス指定回路3及び書込み制御部に
供給する。
トレースデータ601〜604はそれぞれ情報処理装置
内の制御ユニットA−Dで用意した!・レースデータを
表しており、この実施例の場合はトレースデータ601
〜604のデータ幅はトレーサメモリ1の書込みデータ
幅に等しくなっている。
診断制御部7は書込み停止状態にあるトレーサメモリ1
に対する読出しアドレスをアドレス指定回路3に送ると
ともに、トレースデータの選択信号の設定及び変更のた
め選択信号保持レジスタ9に指示信号を出す。
選択信号保持レジスタ9は診断制御部7の指示による選
択指示内容を保持し、トレースデータ選択回路2に選択
信号を供給する。
次に動作について説明する。トレーサメモリ1が書込み
停止状態にあるとき、診断制御部7の指示で選択信号保
持レジスタ9に]・レースデータ601を選択指示する
内容がセットされ、書込み停止状態が解除されると、書
込み制御部4の書込みタイミングパルスごとにアドレス
指定回路3の書込みアドレスが変化しながら、トレース
データ601の内容がトレースデータ選択回路2を介し
てトレーサメモリ1に順次書込まれていく。停止条件検
出回路5が停止条件を検出するとアドレス指定回路3、
書込み制御部4に対して停止指示信号を送出する。停止
指示信号を受信した書込み制御部4は書込みタイミング
パルスの送出を停止し、アドレス指定回路3は書込みア
ドレスをホールドする。
従ってトレーサメモリ1の書込みは停止する。この状態
で診断制御部7は読出しアドレスをアドレス指定回路3
を介してトレーサメモリ1に供給してその内容を読出す
。全ての内容を読出した後、診断制御部は必要ならば、
選択信号保持レジスタ9の内容を変更して(例えばトレ
ースデータ603を選択指示する内容)、書込み停止状
態を解除して1〜レーサメモリ1の店込みを再開する。
以後同様の動作の繰返しとなる。
上述した従来技術では、動作履歴したいデータを予め少
なく限定したり、予め固定的に選択して書込む様になっ
ているので、トレースデータの多い大型情報処理装置に
おいて十分な動作履歴ができない。特に、分散制御方式
の情報処理装置では、各制御ユニットの動作伍が時間経
過とともに変化するため、トレースデータを柔軟に変更
しながら動作履歴したくてし実現することができないと
いう大きな欠点があった。
発明の目的 本発明は上記従来のものの欠点を除去すべくなされたも
のであり、その目的とするところは、トレーサメモリの
容色を増大することなくトレースデータを柔軟に変更す
ることが可能な動作層厚記憶方式を提供することにある
1匪立且羞 本発明によれば、情報処理装置内の動作内容や動作状態
の履歴を記憶手段に記憶して残す動作履歴記憶方式であ
って、予め選定された複数の動作脂層用の入力されたト
レースデータを択一的に出力するトレースデータ選択回
路と、情報処理装置内の動作状況に応じて発生される信
号を入力としてこれ等信号に対し予め設定されている優
先順位に応じて前記トレースデータ選択回路の選択動作
に必要な選択信号を生成する選択コード生成回路と、前
記選択信号のコードが予め定められたコードになったと
きに、前記選択信号をホールドするホールド手段とを設
け、前記選択回路の選択出力とこの選択出力を選択する
ための前記選択信号とを前記記憶手段へ書込み制御する
ようにしたことを特徴とする動作履歴記憶方式が得られ
る。
1皇1 第1図は本発明の一実施例を示すブロック図である。
第1図において、トレーサメモリ1はトレースデータ選
択回路2の出力及びレジスタ11に保持された選択コー
ドを、アドレス指定回路3が指定したアドレスに対して
囚込み制御部4が書込み指示を出したとき書込んで記憶
することが可”能であり、また書込み停止状態にあると
き診断制御部7が指定した読出しアドレスをアドレス指
定回路3を介して受取ると、そのアドレスの内容を読出
すことが可能である。
トレースデータ選択回路2は装置内の4つの制御ユニッ
トA〜Dからの1へレースデータ601〜604を入力
し、レジスタ11に保持された選択コードに従って第3
図に示す内容を出力するものである。第3図を見ればわ
かるように、供給される選択コードは5種類あり、選択
コードが2進データ(以下同じ)として(oooo >
のときは、tII111ユニットA〜Dのトレースデー
タ601〜604の部分601a〜604aが出力され
る。部分601a〜604aはトレースデータら01〜
604のそれぞれ最も重要なデータ部分に相当する。選
択コードが(1000) 、  (0100)、  (
0010) 、  (0001)のときは、それぞれト
レースデータ601〜604がそのまま出力されること
になる。
第1図に戻って、アドレス指定回路3は停止条件検出回
路5による停止指示がないとき、トレーサメモリ1に対
して走査可能な書込みアドレスを供給し、停止指示が来
ると書込みアドレスをホールドし、診断制御部7からの
読出しアドレスを受取ってトレーサメモリ1に供給する
書込み制御部4は停止条件検出回路5による停止指示が
ないとき、トレーサメモリ1に所定の書込みタイミング
パルスを供給し、停止指示が来ると書込みタイミングパ
ルスの供給を停止する。
停止条件検出回路5は所定の書込み停止要因を検出し、
停止指示信号をアドレス指定回路3及び書込み制御部4
に供給する。
トレースデータ601〜604は先に説明した通り装置
内の制御ユニットA−Dからのトレースデータを示すも
ので、トレースデータ601の部分601aはトレース
データ601の中で最ム単要なデータを表し、部分60
1bはそれ以外のデータを表している。
例えば、トレースデータ601がアドレスとマイクロ命
令とからなっているものとすれば、アドレス部分が重要
データ601aに相当し1.マイクロ命令部分がそれ以
外のデータ601bに相当するものである。
トレースデータ602〜604についても同様のことが
いえる。
診断制御部7は書込み停止状態にあるトレーサメモリ1
に対する読出しアドレスをアドレス指定回路3に送出す
る。
トレースデータ選択コード生成回路8はトレースデータ
601〜604の優先順位を決定する複数の制御信号を
入力し、トレースデータ選択回路2に対して優先順位に
応じた出力を可能とするための選択コード信号を生成し
て供給する。
第4図は第1図のトレースデータ選択コード生成回路8
の入出力状態を詳細に表したブロック図であり、入力と
して制御部@SO〜S6があることがわかる。第5図は
第4図におけるトレースデータ選択コード生成回路8の
入力である制御信号SO〜S6と出力である選択コード
信号との関係を表す真理値表を表している。図中Xは0
.1いずれの値でも良いことを示ず。第5図を参照する
と、制御信号SO〜S6のうち最も優先順位の高いのは
制御信号SOであり、以下31 、82 、・・・・・
・、S6の順に優先順位が低くなることがわかる。
例えば、制御信号S1 、S4 、S6が1″で他はす
べて0″の場合、優先順位の最も高い制御信号$1のみ
で出力の選択コード(1000)が決定される。この選
択コードは第3図に示したトレースデータ選択回路2の
選択論理に対応している。
従って、制御信号$1は制御ユニットAのトレースデー
タ601(タイプPI)を選択させるための信号である
ことがわかる。他のSo 、82〜S6も同様のことが
云える。また制tilSO〜S6がすべて“0″のとき
は、第4図から選択コード(0000)が決定され、第
3図に対応さけると1〜レ一スデータ選択回路2の出力
は編集データ(タイプPO)が出力されることがわかる
。ここで、トレースデータ選択コード生成回路8の入力
である1till m信@SO〜S6は、装置内の動作
状況により発生される信号であり、例えば各制御ユニッ
トA−Dから発生され、各制御ユニット毎の動作状態信
号であるものとする。
これ等制御信号SO〜S6は、第3図及び第5図におい
て説明した如り優先順位が付されているので、優先順位
の高いトレースデータが必要な場合に、当該トレースデ
ータに対応する選択コードが生成される様対応制御信号
ビット(So〜S6の1つ)が論理1として発生される
のである。従って、]・レースデータ選択コード生成回
路8では、これ等制御信号ビットSO〜S6のうち優先
度の最も高いビットの論理1のものに対応したトレース
データのみを選択する様に選択コードを生成するもので
ある。
すべての制御信号ビットSO〜S6が論理0である場合
には、すべての制御ユニットA−D内の動作状態が変化
せず持ら状態であると考えることができるので、この場
合には第3図に示す如く制御ユニットA−Dのトレース
データ601〜604を同等選択することなく、単に各
トレースデータのうちの最も重要な部分6018〜GO
4a (タイプPO)のみが選択的に導入されることに
なる。かかる場合には、トレースデータを]・レーサメ
モリ1へ書込む必要はなく、単に最も重要な部分601
a〜604aである例えばマイクロ命令の対応アドレス
部分のみを記憶しておけば、各制御ユニットの動作履歴
は把握できるものであるからである。
レジスタ10は診断制御部7によりセットされるレジス
タであり、l・レースデータ選択コード生成回路8の選
択コード出力に対する比較データとフリップフロップ1
3のセット有効指示を保持する。
レジスタ11はトレースデータ選択コード生成回路8で
生成した選択コードを保持してトレーサメモリ1.トレ
スデータ選択回路2に選択コード信号を供給する。また
、フリップフロップ13がオンしているときレジスタ1
1の内容はホールドされる。レジスタ11の内容である
選択コードはトレースデータ選択回路2へ供給されると
同時に、トレーサメモリ1にも入力されて書込まれる。
これは1!:込まれたトレースデータがいずれの制御ユ
ニットのデータであるかを識別するためのものである。
比較器12はトレースデータ選択コード生成回路8で生
成した選択コードとそれに対応したレジスタ10の比較
データ出力とを比較して両者が一致したとき一致信号を
フリップ70ツブ13に供給する。
フリップフロップ13はレジスタ10のセット有効指示
出力が“1″のとき比較P!!12からの一致信号が″
1′°になったことを検出するとオンするフリップフロ
ップであり、その出力はレジスタ11のホールド信号と
して使用される。
トレーサメモリ1は停止条件検出回路5が停止条件を検
出していない間は選択コード信号及び選択コードに対応
して出力されたトレースデータ選択回路2の出力を、ア
ドレス指定回路が示すm込みアドレスに書込み制御部4
による書込みタイミングパルスが1”のとぎ書込んで記
憶する。尚、アドレス指定回路3の書込みアドレスは瓜
込みタイミングパルスごとにカウントアツプされる。停
止条件が検出されると、出込みアドレスがホールドされ
て書込みタイミングパルスが出なくなるので、トレーサ
メモリ1は書込み停止状態となり、診断制御部7による
読出しアドレスがアドレス指定回路2を介して与えられ
、記憶されているデータが読出される。必要があれば、
診断制御部7がレジスタ10を例えばフリップ70ツブ
13のセラ1〜有効及び比較データ(ooio>にセッ
トしてトレーナメモリ1の書込みが起動されれば、選択
コードが(0010)になった以後トレースデータ選択
回路2、トレーサメモリ1に供給される選択コードは(
0010)に固定して鵡込みを実施することが可能とな
る。
第6図はトレーサメモリ1の容量が256ワードの場合
の動作履歴を示したものであり、(A)はレジスタ10
がフリップフロップ13のセット無効にセットされてい
るケース、(B)はレジスタ10が7リツプフロツプ1
3のセット有効でかつ比較データが(1000)にセッ
トされているケースである。そして、制御信号が(oo
ooooo >→(0000011)→(000(10
(it )→(10(10001)と変化したところで
停止条件が検出されてトレーサメモリ1の占込みが停止
した場合を示している。(A)においては、停止条件検
出直前の最新トレースデータが、制御信号(10000
01)に対応してアドレス120〜150の領域内にタ
イプP2として記憶され、その前のトレースデ〜りが制
御部@ <ooooo。
1)に対応してアドレス50〜120の領域内にタイプ
P3として記憶されている。同様にして、またその前の
トレースデータがアドレスO〜50及び230〜255
の領域内にタイプP1として記憶され、一番古い1〜レ
ースデータがアドレス150〜230の領域内にタイプ
POとして記憶されている。
第6図(8)では、アドレス50〜150の領域内に、
トレースデータ選択コードを(1000)にボールドし
つつタイプP1のトレースデ〜り601を格納した場合
の例である。よってこの場合には、レジスタ10がフリ
ップフロップ13のセット有効でかつ比較データ(10
00)にレッ1〜されており、制御信号SO〜S6が第
6図(A)の場合と同様に変化した状態である。この様
にずれば、装ご内の状態に柔軟に反応してトレースデー
タを選択して記憶することができる他に、第6図(B)
に示す如く特定のトレースデータに着目して記憶するこ
とも可能となるのである。
発明の詳細 な説明したように本発明によれば、情報処理装置内の動
作状況を示す制御信号に応じてトレースデータを柔軟に
選択しながら動作履歴できるように構成したので、特に
大型情報処理装置や分散制御方式の情報処理装置のよう
なトレースデータが十分多い場合でも有効な動作履歴の
記憶が実現できるという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は従来技
術を示すブロック図、第3図はトレースデータ選択回路
の選択内容を示ず図、第4図はトレースデータ選択コー
ド生成回路の入出力図、第5図はトレースデータ選択コ
ード生成回路の入出力関係を只理値表にて示した図、第
6図(A)。 (B)は本発明の実施例の各動作態様による動作履歴を
比較して示す図である。 主要部分の符号の説明 1・・・・・・トレーサメモリ 2・・・・・・トレースデータ選択回路3・・・・・・
アドレス指定回路 4・・・・・・書込み制御部 5・・・・・・停止条件検出回路 8・・・・・・トレース・データ選択コード生成回路1
0.11・・・・・・レジスタ 12・・・・・・比較器

Claims (1)

    【特許請求の範囲】
  1. 情報処理装置内の動作内容や動作状態の履歴を記憶手段
    に記憶して残す動作履歴記憶方式であって、予め選定さ
    れた複数の動作履歴用の入力されたトレースデータを択
    一的に出力するトレースデータ選択回路と、情報処理装
    置内の動作状況に応じて発生される信号を入力としてこ
    れ等信号に対し予め設定されている優先順位に応じて前
    記トレースデータ選択回路の選択動作に必要な選択信号
    を生成する選択コード生成回路と、前記選択コード生成
    回路の入力信号の変化に無関係に前記選択信号をホール
    ドするホールド手段とを設け、前記選択回路の選択出力
    と前記選択信号とを前記記憶手段へ包込み制御するよう
    にしたことを特徴とする動作履歴記憶方式。
JP61067989A 1986-03-26 1986-03-26 動作履歴記憶方式 Pending JPS62224842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61067989A JPS62224842A (ja) 1986-03-26 1986-03-26 動作履歴記憶方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61067989A JPS62224842A (ja) 1986-03-26 1986-03-26 動作履歴記憶方式

Publications (1)

Publication Number Publication Date
JPS62224842A true JPS62224842A (ja) 1987-10-02

Family

ID=13360889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61067989A Pending JPS62224842A (ja) 1986-03-26 1986-03-26 動作履歴記憶方式

Country Status (1)

Country Link
JP (1) JPS62224842A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01150945A (ja) * 1987-12-09 1989-06-13 Nec Corp トレーサ
JPH034337A (ja) * 1989-05-12 1991-01-10 Internatl Business Mach Corp <Ibm> データ処理システム
JP2010205064A (ja) * 2009-03-04 2010-09-16 Fujitsu Ltd 障害解析のためのトレース装置およびトレース方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01150945A (ja) * 1987-12-09 1989-06-13 Nec Corp トレーサ
JPH034337A (ja) * 1989-05-12 1991-01-10 Internatl Business Mach Corp <Ibm> データ処理システム
JP2010205064A (ja) * 2009-03-04 2010-09-16 Fujitsu Ltd 障害解析のためのトレース装置およびトレース方法

Similar Documents

Publication Publication Date Title
US5335235A (en) FIFO based parity generator
JPS6321223B2 (ja)
US4326290A (en) Means and methods for monitoring the storage states of a memory and other storage devices in a digital data processor
EP0386719A2 (en) Partial store control circuit
JPS62224842A (ja) 動作履歴記憶方式
EP0040219A4 (en) DATA PROCESSOR HAVING COMMON MEANS OF CONTROLLING AND LOADING AND VERIFYING MEMORY.
US5345378A (en) Method and apparatus for operating a programmable controller for controlling a technical process
JPS62224840A (ja) 動作履歴記憶方式
JPS62224841A (ja) 動作履歴記憶方式
JPH0877143A (ja) ベクトルデータ処理装置
JPH08149160A (ja) データ受信装置
JPS5947384B2 (ja) 磁気バブルメモリ装置
JP2616490B2 (ja) 共有データ蓄積方式
JPH0115900B2 (ja)
JP2806645B2 (ja) スキャンパスエラー検出回路
JPS63123140A (ja) 履歴情報記憶装置
JP3469923B2 (ja) 2進出力信号プログラマ
JP2923869B2 (ja) イベント入力回路
JP2550537B2 (ja) 時分割多重タイマ方式
JPH11272444A (ja) 不揮発性メモリへのデータ書き込み装置及び方法
JPS6020779B2 (ja) 複合形電子計算機システム
JP2536651B2 (ja) 例外アドレスバッファ管理方式
JP2001228217A (ja) パターン制御回路
JPH05113901A (ja) トレーサ制御方式
JPH0561777A (ja) 記憶制御回路