JPS6285347A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6285347A JPS6285347A JP60226575A JP22657585A JPS6285347A JP S6285347 A JPS6285347 A JP S6285347A JP 60226575 A JP60226575 A JP 60226575A JP 22657585 A JP22657585 A JP 22657585A JP S6285347 A JPS6285347 A JP S6285347A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- instruction
- processing
- memory
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に処理を巻き戻して再
開可能な情報処理装置に関する。
開可能な情報処理装置に関する。
従来、この種の情報処理装置は、メモリに格納された命
令を順次処理するのみであった。
令を順次処理するのみであった。
上述した従来の情報処理装置は、命令を順次処理するの
みであったので、命令に誤りがあった場合には命令を修
正した後に最初から処理をやり直さなければならないと
いう欠点がある。
みであったので、命令に誤りがあった場合には命令を修
正した後に最初から処理をやり直さなければならないと
いう欠点がある。
本発明の目的は、上述の点に鑑み、命令に誤りがあった
場合に処理を巻き戻し命令を変更した後に処理を再開す
ることができる情報処理装置を提供することにある。
場合に処理を巻き戻し命令を変更した後に処理を再開す
ることができる情報処理装置を提供することにある。
本発明の情報処理装置は、中央処理装置で処理される命
令および処理データを格納するための命令および処理デ
ータ格納用メモリと、前記中央処理装置が命令を処理す
ることにより変化する前記中央処理装置内のレジスタ名
ないしは前記命令および処理データ格納用メモリのアド
レスおよびこれらの変化以前の内容を１−レースデータ
として格納するためのトレースデータ格納用メモリと、
前記中央処理装置に設けられトレースデータ格納開始ア
ドレスを示すトレーススタートアドレスレジスタおよび
最新のトレースデータ格納アドレスを示すトレースカレ
ントアドレスレジスタを含むトレースデータ管理手段と
、前記中央処理装置に設けられ外部装置に対する入出力
命令を検出して前記トレースカレントアドレスレジスタ
の内容を前記トレーススタートアドレスレジスタに格納
する入出力命令検出手段と、前記中央処理装置の処理を
前記命令および処理データ格納用メモリに格納された命
令によるか前記トレースデータ格納用メモリに格納され
たトレースデータによるかを指示する処理方向指示手段
と、前記中央処理装置を１回の処理が終結するごとに停
止させることのできる停止指示手段と、前記中央処理装
置に停止し、た処理を再開させる再開指示手段と、前記
中央処理装置の処理の停止中に前記中央処理装置内のレ
ジスタおよび前記命令および処理データ格納用メモリの
内容を表示するレジスタおよびメモリ表示手段と、前記
中央処理装置の処理の停止中に前記命令および処理デー
タ格納用メモリに格納された命令を変更する命令変更手
段とを有する。
令および処理データを格納するための命令および処理デ
ータ格納用メモリと、前記中央処理装置が命令を処理す
ることにより変化する前記中央処理装置内のレジスタ名
ないしは前記命令および処理データ格納用メモリのアド
レスおよびこれらの変化以前の内容を１−レースデータ
として格納するためのトレースデータ格納用メモリと、
前記中央処理装置に設けられトレースデータ格納開始ア
ドレスを示すトレーススタートアドレスレジスタおよび
最新のトレースデータ格納アドレスを示すトレースカレ
ントアドレスレジスタを含むトレースデータ管理手段と
、前記中央処理装置に設けられ外部装置に対する入出力
命令を検出して前記トレースカレントアドレスレジスタ
の内容を前記トレーススタートアドレスレジスタに格納
する入出力命令検出手段と、前記中央処理装置の処理を
前記命令および処理データ格納用メモリに格納された命
令によるか前記トレースデータ格納用メモリに格納され
たトレースデータによるかを指示する処理方向指示手段
と、前記中央処理装置を１回の処理が終結するごとに停
止させることのできる停止指示手段と、前記中央処理装
置に停止し、た処理を再開させる再開指示手段と、前記
中央処理装置の処理の停止中に前記中央処理装置内のレ
ジスタおよび前記命令および処理データ格納用メモリの
内容を表示するレジスタおよびメモリ表示手段と、前記
中央処理装置の処理の停止中に前記命令および処理デー
タ格納用メモリに格納された命令を変更する命令変更手
段とを有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す情Ｉｌｌ処理装置のブ
ロック図である。本実施例の情報処理装置は、中央処理
装置（以下、ＣＰＵと略記する）ｌ、命令および処理デ
ータ格納用メモリ２、トレースデータ格納用メモリ３、
停止指示手段４、再開指示手段５、処理方向指示手段６
、レジスタおよびメモリ表示手段７および命令変更手段
８から構成されている。
ロック図である。本実施例の情報処理装置は、中央処理
装置（以下、ＣＰＵと略記する）ｌ、命令および処理デ
ータ格納用メモリ２、トレースデータ格納用メモリ３、
停止指示手段４、再開指示手段５、処理方向指示手段６
、レジスタおよびメモリ表示手段７および命令変更手段
８から構成されている。
命令および処理データ格納用メモリ２は、ＣＰＵ１の処
理のための命令と処理されるデータとを格納している。
理のための命令と処理されるデータとを格納している。
また、トレースデータ格納用メモリ３は、ＣＰＵ ｌ内
のレジスタ名ないしはメモリ２のアドレスおよびそれら
の内容をトレースデータとして順に格納する。命令およ
び処理データ格納用メモリ２に格納された命令をＣＰＵ
Ｉが処理することにより、トレースデータ格納用メモリ
３に格納されたトレースデータの書換えが行われる。
のレジスタ名ないしはメモリ２のアドレスおよびそれら
の内容をトレースデータとして順に格納する。命令およ
び処理データ格納用メモリ２に格納された命令をＣＰＵ
Ｉが処理することにより、トレースデータ格納用メモリ
３に格納されたトレースデータの書換えが行われる。
第２図は第１図中に示したＣＰＵＩの一耶を示したもの
で、本発明の説明に必要な部分のみを記載している。第
２図を参照すれば、ＣＰＵＩは、入出力命令検出手段１
１．トレーススタートアドレスレジスタ１２およびトレ
ースカレントアドレスレジスタ１３を含んで構成されて
いる。
で、本発明の説明に必要な部分のみを記載している。第
２図を参照すれば、ＣＰＵＩは、入出力命令検出手段１
１．トレーススタートアドレスレジスタ１２およびトレ
ースカレントアドレスレジスタ１３を含んで構成されて
いる。
次に、このように構成された本実施例の情報処理装置の
動作について説明する。
動作について説明する。
処理方向指示手段６によりＣ，ＰＵｌの処理をメモリ２
に格納された命令で行うように設定し、再開指示手段５
によりＣＰＵ ｌの処理を再開させると、ＣＰＵ ｌは
メモリ２より次に処理を行う命令を読み出し、その命令
を処理する。この処理によって書き換えられるｃｐｕｔ
内のレジスタ名ないしメモリ２のアドレスおよびその内
容は、命令の処理前にメモリ３に格納されて保護される
。
に格納された命令で行うように設定し、再開指示手段５
によりＣＰＵ ｌの処理を再開させると、ＣＰＵ ｌは
メモリ２より次に処理を行う命令を読み出し、その命令
を処理する。この処理によって書き換えられるｃｐｕｔ
内のレジスタ名ないしメモリ２のアドレスおよびその内
容は、命令の処理前にメモリ３に格納されて保護される
。
処理終了後、ＣＰＵＩは停止指示手段４が停止指示を行
っているか否かを判断し、停止が指示されている場合は
そのまま停止する。停止が指示されていない場合は、メ
モリ２に格納された次に処理すべき命令を読み出し、同
様の処理を行う。
っているか否かを判断し、停止が指示されている場合は
そのまま停止する。停止が指示されていない場合は、メ
モリ２に格納された次に処理すべき命令を読み出し、同
様の処理を行う。
一方、処理方向指示手段６によりＣＰＵＬの処理をメモ
リ３に格納されたトレースデータで行うように設定し、
再開指示手段５によりＣＰＵＩの処理を再開させると、
ｃｐｕｉはメモリ３よりＣＰＵ１内のトレースカレント
アドレスレジスタ１３に基づき１つ前のトレースデータ
を読み出し、ＣＰＵＩ内のレジスタないしメモリ２内の
データを元の状態に戻す処理を行う。
リ３に格納されたトレースデータで行うように設定し、
再開指示手段５によりＣＰＵＩの処理を再開させると、
ｃｐｕｉはメモリ３よりＣＰＵ１内のトレースカレント
アドレスレジスタ１３に基づき１つ前のトレースデータ
を読み出し、ＣＰＵＩ内のレジスタないしメモリ２内の
データを元の状態に戻す処理を行う。
処理終了後、ＣＰＵＩは停止指示手段４が停止指示を行
っていか否かを判断し、停止が指示されている場合はそ
のまま停止する。停止が指示されていない場合は、メモ
リ３に格納されたさらに１つ前のトレースデータを読み
出し、同様の処理を行う。
っていか否かを判断し、停止が指示されている場合はそ
のまま停止する。停止が指示されていない場合は、メモ
リ３に格納されたさらに１つ前のトレースデータを読み
出し、同様の処理を行う。
レジスタおよびメモリ表示手段７は、ＣＰＵＩが停止し
ている際にＣＰＵＩ内の任意のレジスタの内容ないしメ
モリ２に格納された任意のデータを表示する。これによ
り、トレースデータによる処理によって再現されたＣＰ
Ｕ１内のレジスタないしメモリ２に格納されたデータを
表示する。
ている際にＣＰＵＩ内の任意のレジスタの内容ないしメ
モリ２に格納された任意のデータを表示する。これによ
り、トレースデータによる処理によって再現されたＣＰ
Ｕ１内のレジスタないしメモリ２に格納されたデータを
表示する。
命令変更手段８は、ＣＰＵ １が停止している際にメモ
リ２に格納された命令を変更する。
リ２に格納された命令を変更する。
トレーススタートアドレスレジスタ１２とトレースカレ
ントアドレスレジスタ１３とは、ＣＰＵＩの初期化の際
にリセットされ、トレースデータ格納毎にトレースカレ
ントアドレスレジスタ１３はインクリメントされる。ト
レーススタートアドレスレジスタ１２の内容とトレース
カレントアドレスレジスタ１３の内容とが等しい場合に
は、トレースデータに基づく処理の巻戻しは行われない
。
ントアドレスレジスタ１３とは、ＣＰＵＩの初期化の際
にリセットされ、トレースデータ格納毎にトレースカレ
ントアドレスレジスタ１３はインクリメントされる。ト
レーススタートアドレスレジスタ１２の内容とトレース
カレントアドレスレジスタ１３の内容とが等しい場合に
は、トレースデータに基づく処理の巻戻しは行われない
。
入出力命令検出手段１１は、外部装置に対する入出力命
令の処理を検出すると、巻戻し処理後の外部装置に対す
る重複入出力を禁止する目的で、トレーススタートアド
レスレジスタ１２にトレースカレットアドレスレジスタ
１３の内容をコピーし、入出力命令処理以前の状態への
巻戻しを禁止する。
令の処理を検出すると、巻戻し処理後の外部装置に対す
る重複入出力を禁止する目的で、トレーススタートアド
レスレジスタ１２にトレースカレットアドレスレジスタ
１３の内容をコピーし、入出力命令処理以前の状態への
巻戻しを禁止する。
トレースデータに基づく巻戻し処理が行われた場合には
、その処理毎にトレースカレントアドレスレジスタ１３
はデクリメントされる。
、その処理毎にトレースカレントアドレスレジスタ１３
はデクリメントされる。
第３図は、第１図中に示したトレースデータ格納用メモ
リ３に格納されるトレースデータのフォーマットの一例
を示したものである。本例の場合には、トレースデータ
は複数のデータから構成されており、最初に今回のトレ
ースで書き込まれるデータの個数２１が書き込まれ、そ
れに続けてレジスタ番号２２、そのレジスタの内容２３
、メモリアドレス２４およびそのアドレスのメモリの内
容２５が順次書き込まれる。この他にトレースデータが
ある場合には、同様に順番に書き込まれる。なお、トレ
ースデータの順番は、第３図では特に意味を持たない。
リ３に格納されるトレースデータのフォーマットの一例
を示したものである。本例の場合には、トレースデータ
は複数のデータから構成されており、最初に今回のトレ
ースで書き込まれるデータの個数２１が書き込まれ、そ
れに続けてレジスタ番号２２、そのレジスタの内容２３
、メモリアドレス２４およびそのアドレスのメモリの内
容２５が順次書き込まれる。この他にトレースデータが
ある場合には、同様に順番に書き込まれる。なお、トレ
ースデータの順番は、第３図では特に意味を持たない。
また、レジスタ番号２２とメモリアドレス２４とは識別
子のようなもので区別されるが、第３図中には明記して
いない。最後に、再度今回のトレースで占き込まれたデ
ータの個数２６が書き込まれ、トレースデータによる巻
戻し処理の際にこのデータが利用される。
子のようなもので区別されるが、第３図中には明記して
いない。最後に、再度今回のトレースで占き込まれたデ
ータの個数２６が書き込まれ、トレースデータによる巻
戻し処理の際にこのデータが利用される。
以上説明したように本発明は、トレースデータに基づく
処理の巻戻し機能および命令を変更するｍ能により、命
令に誤りがあった場合に処理を巻戻し命令を変更して処
理を再開することが可能となり、最初から処理をやり直
すことが困難な場合でも命令変更の妥当性の確認が行え
る効果がある。
処理の巻戻し機能および命令を変更するｍ能により、命
令に誤りがあった場合に処理を巻戻し命令を変更して処
理を再開することが可能となり、最初から処理をやり直
すことが困難な場合でも命令変更の妥当性の確認が行え
る効果がある。
第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図、 第２図は第１図中に示した中央処理装置の要部を示すブ
ロック図、 第３図はトレースデータのフォーマントの一例を示す図
である。 図において、 １・・・中央処理装置、 ２・・・命令および処理データ格納用メモリ、３・・・
トレースデータ格納用メモリ、４・・・停止指示手段、 ５・・・再開指示手段、 ６・・・処理方向指示手段、 ７・・・レジスタおよびメモリ表示手段、８・・・命令
変更手段、 Ｉｆ・・・入出力命令検出手段、 １２・・・トレーススタートアドレスレジスタ、１３・
・・トレースカレントアドレスレジスタ、２１・・・１
回のトレースで書き込まれるデータの個数、 ２２・・・レジスタ番号、 ２３・・・レジスタの内容、 ２４・・・メモリアドレス、 ２５・・・メモリの内容、 ２６・・・１回のトレースで書き込まれたデータの個数
である。 第１図
ク図、 第２図は第１図中に示した中央処理装置の要部を示すブ
ロック図、 第３図はトレースデータのフォーマントの一例を示す図
である。 図において、 １・・・中央処理装置、 ２・・・命令および処理データ格納用メモリ、３・・・
トレースデータ格納用メモリ、４・・・停止指示手段、 ５・・・再開指示手段、 ６・・・処理方向指示手段、 ７・・・レジスタおよびメモリ表示手段、８・・・命令
変更手段、 Ｉｆ・・・入出力命令検出手段、 １２・・・トレーススタートアドレスレジスタ、１３・
・・トレースカレントアドレスレジスタ、２１・・・１
回のトレースで書き込まれるデータの個数、 ２２・・・レジスタ番号、 ２３・・・レジスタの内容、 ２４・・・メモリアドレス、 ２５・・・メモリの内容、 ２６・・・１回のトレースで書き込まれたデータの個数
である。 第１図
Claims (1)
- 【特許請求の範囲】 中央処理装置で処理される命令および処理データを格納
するための命令および処理データ格納用メモリと、 前記中央処理装置が命令を処理することにより変化する
前記中央処理装置内のレジスタ名ないしは前記命令およ
び処理データ格納用メモリのアドレスおよびこれらの変
化以前の内容をトレースデータとして格納するためのト
レースデータ格納用メモリと、 前記中央処理装置に設けられトレースデータ格納開始ア
ドレスを示すトレーススタートアドレスレジスタおよび
最新のトレースデータ格納アドレスを示すトレースカレ
ントアドレスレジスタを含むトレースデータ管理手段と
、 前記中央処理装置に設けられ外部装置に対する入出力命
令を検出して前記トレースカレントアドレスレジスタの
内容を前記トレーススタートアドレスレジスタに格納す
る入出力命令検出手段と、前記中央処理装置の処理を前
記命令および処理データ格納用メモリに格納された命令
によるか前記トレースデータ格納用メモリに格納された
トレースデータによるかを指示する処理方向指示手段と
、 前記中央処理装置を１回の処理が終結するごとに停止さ
せることができる停止指示手段と、前記中央処理装置に
停止した処理を再開させる再開指示手段と、 前記中央処理装置の処理の停止中に前記中央処理装置内
のレジスタおよび前記命令および処理データ格納用メモ
リの内容を表示するレジスタおよびメモリ表示手段と、 前記中央処理装置の処理の停止中に前記命令および処理
データ格納用メモリに格納された命令を変更する命令変
更手段と、 を有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226575A JPS6285347A (ja) | 1985-10-09 | 1985-10-09 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226575A JPS6285347A (ja) | 1985-10-09 | 1985-10-09 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285347A true JPS6285347A (ja) | 1987-04-18 |
Family
ID=16847313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60226575A Pending JPS6285347A (ja) | 1985-10-09 | 1985-10-09 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285347A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0264827A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | データ処理装置 |
| JPH07191875A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | デバッガー |
| JPH08320813A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | プログラムシミュレータ装置及びプログラムデバッグ方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165106A (ja) * | 1983-03-11 | 1984-09-18 | Hitachi Ltd | オンラインデバツグ装置 |
-
1985
- 1985-10-09 JP JP60226575A patent/JPS6285347A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165106A (ja) * | 1983-03-11 | 1984-09-18 | Hitachi Ltd | オンラインデバツグ装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0264827A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | データ処理装置 |
| JPH07191875A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | デバッガー |
| JPH08320813A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | プログラムシミュレータ装置及びプログラムデバッグ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6285347A (ja) | 情報処理装置 | |
| JPH05225076A (ja) | 共通情報管理方法及びシステム | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPH0373015B2 (ja) | ||
| JP2719676B2 (ja) | 並列演算処理装置 | |
| JPS6010332B2 (ja) | 出力命令の重複使用チェック装置 | |
| JPH0478938A (ja) | コンピュータ運用支援システム | |
| JPS61115155A (ja) | 情報処理装置の制御方式 | |
| JP3789248B2 (ja) | プログラムロード方法、プログラムロード装置及びその記録媒体 | |
| JP2869205B2 (ja) | データ処理装置のリピート回路 | |
| JPS62204365A (ja) | 情報処理システム | |
| JPS62211747A (ja) | システム異常時のメモリダンプ方式 | |
| JP2000187518A (ja) | コンピュータシステム | |
| JPS62108333A (ja) | 半導体装置 | |
| JPS588364A (ja) | 状態履歴記憶方式 | |
| JPH0934802A (ja) | チェックプログラムにおけるエラー表示方法 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH07244536A (ja) | レジューム支援機構 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH03147130A (ja) | オペレーティングシステム修正方式 | |
| JPH01130234A (ja) | 障害探索方式 | |
| JPS61221937A (ja) | 例外事象検出方式 | |
| JPS63278147A (ja) | レジスタ誤使用防止制御方式 | |
| JPS62278643A (ja) | 再試行制御方式 | |
| JPH01258146A (ja) | システム障害探索装置 |