JPS59109960A - 記憶域のダンプ方式 - Google Patents

記憶域のダンプ方式

Info

Publication number
JPS59109960A
JPS59109960A JP57221026A JP22102682A JPS59109960A JP S59109960 A JPS59109960 A JP S59109960A JP 57221026 A JP57221026 A JP 57221026A JP 22102682 A JP22102682 A JP 22102682A JP S59109960 A JPS59109960 A JP S59109960A
Authority
JP
Japan
Prior art keywords
storage area
cpu1
content
signal
dump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57221026A
Other languages
English (en)
Inventor
Masanori Shigeta
繁田 政則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57221026A priority Critical patent/JPS59109960A/ja
Publication of JPS59109960A publication Critical patent/JPS59109960A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分町 本発明は電子計算機システムにおける記憶域の状態を複
写する記憶域のダンプ方式にNするものである。
(b)  従来技術と問題点 電子計算機システムは必要時に記憶域の状態を保粕し、
その内容を検的したり、F#f後の処理を決定するため
に記憶域のダンプを行うということが一紗に用いられて
いる。しかしながら世在のダンプ処理の方法は、タンプ
処理を行うことを、電子計舞桜、に任せられ従って電子
計電機の負荷が増大するといった欠点と電子計ヤ根に障
害が発生するとタンプ処理に多大の人手を要するといっ
た欠点とタンプしたテークを出力する1県にも種々人手
を要するといった欠点があった− (C)  発1!]の目的 本発明は上記従来の欠点に鑑み、電子計穿棒の負荷を3
に少し彊つタンプ処理に工数を必要としない記憶域のダ
ンプ方式を提供することを目的とするものである。
(d)  発明の構成 簡単に述べると本発明は、電子計神桜システムにタンプ
機構を備え、タスク異常時のタンプ指示と仙のタンプ指
示と電子計シ機の不納中なることを示す信号とを判断し
所要の記憶域のタンク内容を読取るとともに、タンク内
容を編集し出力するようにしたことを特徴とするもので
ある。
(e)  発明の実施例 以下本発明の実施例を図によって詳細に説明する。
図は本発明による記憶域のクンフカ式を不す一実施例の
ブロック図であワ、]は中−51処理装油。
2は記憶装置、3けダンプ機構、4けメモ1ハ 5は島
11集部、6はインパーク[凹陥、7は41回路。
8はタンプ出力決定部をそれぞれ不−4−0中央処理装
置lけ記憶装置「t2の内蔵する仲介により処理を%l
J々行っており、この11)1に発生するイψ々な障害
に対処するだめにジョブ処灼I単位にタンク処理を行っ
てい/6.−力クンフ槻構:うは中央処理装置1よりの
ジョブ処理単位のタンプ指示信号Aと前作中即ち甲タダ
ーL理装置1が支障々く連用されていることを不す信M
、 Bとを受信する。e4+jBはインバータ回路6に
てN転され即ち中央処理装置1に障害が発生した1角に
“]”と々ってオア回路7の一方へのl”入力となり、
イI−IJPJAの“l”はオア(ロ)flIt’7の
他方入力となる。従ってオア回路7は侶″!5Aが]”
攻、は細りBが“0”のlPfに通”状態となる。即ち
ジョブ処理単位のタンク指示或は中央処理装置面lが障
害を発生するとタンプ出力決定部8にその旨連絡する。
dii、タンプ出力決定部8には他のタンプ指軍fIす
Cも入力される。タンプ出力決定部8けタンプ出力する
こさを決定し、多ンブ侠・角jした中央グし坤装敏]の
記憶域からメモリ4にこの内容を胱込むように動作する
とともに、このメモリ4の格納内容を細莱都5によh編
集17て出力する。勿h〜集は出力される出力装置例え
ばプリンタ装置、″9字表示装置面に行うことは云う捷
でもない、。
(f)  発明の効果 以上、詳細に説明したように、木兄1lllI:1ll
−1中央処理装置のダンプ処理をダンプ析構に少せるこ
とにより電子計算機のIIJ+・理能力が向上するとと
もに。
ダンプ指示を判断して出力を自動釣に作製する工数の和
からない記憶域のクンフカ式となり、電子計算機システ
ムに適用すれば工数削軸4上利点の多いものとなる。
【図面の簡単な説明】
図は本発明による記憶域のクンフカ式を示す一実施例の
ブロック図である。図において、1は中央処理装置、2
は記偲装抽゛、3けタンク機構、5は編集部、8はタン
プ出力決定部をそれぞれ示す、。

Claims (1)

  1. 【特許請求の範囲】 所要時における記憶域の状態を初案する電子計算機シス
    テムにおける記憶域のダンプ方式であって、ム電子計舞
    槻システムにタンプ&構を伽え。 該タンプ機構がタスク異常時等のダンプ指示及び前記電
    子計神様の不動中なることを示す@号とにより起動され
    、所要の前記記憶域のダンプ内容を@収るとともに、タ
    ンク内容を編集し出力するようにしたことを特徴とする
    記憶域のダンツ一方式。
JP57221026A 1982-12-15 1982-12-15 記憶域のダンプ方式 Pending JPS59109960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57221026A JPS59109960A (ja) 1982-12-15 1982-12-15 記憶域のダンプ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57221026A JPS59109960A (ja) 1982-12-15 1982-12-15 記憶域のダンプ方式

Publications (1)

Publication Number Publication Date
JPS59109960A true JPS59109960A (ja) 1984-06-25

Family

ID=16760319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57221026A Pending JPS59109960A (ja) 1982-12-15 1982-12-15 記憶域のダンプ方式

Country Status (1)

Country Link
JP (1) JPS59109960A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147524A (ja) * 1985-12-20 1987-07-01 Nec Corp 対話形式主記憶部編集表示方式
JPS6347851A (ja) * 1986-08-15 1988-02-29 Nec Corp アボ−トダンプ出力方式
JPH05204714A (ja) * 1992-01-30 1993-08-13 Sanyo Electric Co Ltd データ収集装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147524A (ja) * 1985-12-20 1987-07-01 Nec Corp 対話形式主記憶部編集表示方式
JPS6347851A (ja) * 1986-08-15 1988-02-29 Nec Corp アボ−トダンプ出力方式
JPH05204714A (ja) * 1992-01-30 1993-08-13 Sanyo Electric Co Ltd データ収集装置

Similar Documents

Publication Publication Date Title
JPH0820978B2 (ja) 障害解析情報の編集出力方式
JPS59109960A (ja) 記憶域のダンプ方式
JPH0717325B2 (ja) エレベ−タ−の制御装置
JPS6050626A (ja) デユプリケ−タ
JPS61177558A (ja) ランダムアクセスメモリの機能チエツク方法
JPS60181947A (ja) メモリ診断方式
JPH0217550A (ja) マルチプロセッサシステムの障害処理方式
JPS60122426A (ja) 書込みデ−タチエック方式
JPH0776983B2 (ja) Icカード
JPS59104712A (ja) 磁気デイスク装置に於ける交代トラツク処理方式
JPS5920366U (ja) 取引操作装置
JPS6045853A (ja) 履歴診断方式
JPS63201741A (ja) ダンプ情報編集出力方式
JPS62171048A (ja) メモリダンプ制御装置
CN116150173A (zh) 一种基于工商数据平台的企业信息更新方法、系统及介质
JPS6261130A (ja) テストカバレツジ自動図示処理方式
JPS60549A (ja) メモリ試験方式
JP2514023B2 (ja) プログラマブル制御装置の制御方法
JPH04120642A (ja) Ram故障検出方式
JPH04352042A (ja) メモリダンプ収集方式
JPS62184525A (ja) フオ−ムオ−バレイロ−ド方式
JPS58101302A (ja) バツクアツプコントロ−ラを具備するプロセス制御方式
JPS63257962A (ja) 磁気デイスクの再フオ−マツト時のデ−タ退避/復元方式
JPS63201740A (ja) サ−ビスプロセツサのデ−タ編集方式
JPH0344743A (ja) コンソール障害処理方式