JPS62163391A - 混成集積回路の端子近傍パタ−ンの実装方法 - Google Patents
混成集積回路の端子近傍パタ−ンの実装方法Info
- Publication number
- JPS62163391A JPS62163391A JP526486A JP526486A JPS62163391A JP S62163391 A JPS62163391 A JP S62163391A JP 526486 A JP526486 A JP 526486A JP 526486 A JP526486 A JP 526486A JP S62163391 A JPS62163391 A JP S62163391A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- terminals
- mounting
- hybrid integrated
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
集積回路基板の端部に配列してなる端子列の近傍に抵抗
、コンデンサ等の２電極のチップ部品を実装するパター
ンの実装方法であって、２電極のチップ部品を半田付け
する２つの電極パターンを結ぶ線と、端子列とが直交す
るように設けることにより端子の半田デインプ時にチッ
プ部品の脱落。
、コンデンサ等の２電極のチップ部品を実装するパター
ンの実装方法であって、２電極のチップ部品を半田付け
する２つの電極パターンを結ぶ線と、端子列とが直交す
るように設けることにより端子の半田デインプ時にチッ
プ部品の脱落。
移動を防止する。
本発明は、混成集積回路の端子近傍パターンの実装方法
に係り、とくに２電極のチップ部品を半田付けする２つ
の電極パターンを結ぶ線と、端子列とを直交するように
した混成集積回路の端子近傍パターンの実装方法に関す
る。
に係り、とくに２電極のチップ部品を半田付けする２つ
の電極パターンを結ぶ線と、端子列とを直交するように
した混成集積回路の端子近傍パターンの実装方法に関す
る。
近年、電子装置は電子部品の高密度集積技術の驚異的進
展に伴なって小形、軽量化の傾向にあることは周知であ
る。したがって電子装置に用いられる混成集積回路も、
高密度実装を余儀なくされ実装される部品もチップ化さ
れたものが多用されている。ところがこれらチップ部品
はりフロー手法（低温で半田付けができる）により接着
されている関係上、チップ部品の近傍に端子等を半田デ
ィツプ（高温で半田付けする）により接着すると、端子
近傍に実装されたチップ部品が脱落する虞れがあるので
、端子列近傍に実装されたチップ部品の接着部にＹ％！
を与えないような混成集積回路の端子近傍パターンの実
装方法の改善が望まれている。
展に伴なって小形、軽量化の傾向にあることは周知であ
る。したがって電子装置に用いられる混成集積回路も、
高密度実装を余儀なくされ実装される部品もチップ化さ
れたものが多用されている。ところがこれらチップ部品
はりフロー手法（低温で半田付けができる）により接着
されている関係上、チップ部品の近傍に端子等を半田デ
ィツプ（高温で半田付けする）により接着すると、端子
近傍に実装されたチップ部品が脱落する虞れがあるので
、端子列近傍に実装されたチップ部品の接着部にＹ％！
を与えないような混成集積回路の端子近傍パターンの実
装方法の改善が望まれている。
第２図は、従来の混成集積回路の端子近傍パターンに２
電極チップ部品を実装した要部平面図である。
電極チップ部品を実装した要部平面図である。
図において、セラミック等からなる混成集積回路基板１
の端部に多数の端子２を半田付けする端子取付はパター
ン１１を形成し、この端子取付はパターン１１に近接し
て抵抗、コンデンサ等の２極形のチップ部品３の電極パ
ターン４．４′を結ぶ線が端子取付はパターン１１と平
行となるように形成し、この電極パターン４，４′にチ
ップ部品３をリフロー手法により半田接着したるのち、
端子取付パターン１１に端子２を半田デイツプ槽に浸漬
して半田付けするのであるが、半田デイツプ槽に浸漬す
ると半田デイツプ槽の溶融半田面５が、チップ部品３に
近接するので、リフロー手法により半田付けされたチッ
プ部品３の半田が溶けてチップ部品３が２点鎖線の如く
なることがある。
の端部に多数の端子２を半田付けする端子取付はパター
ン１１を形成し、この端子取付はパターン１１に近接し
て抵抗、コンデンサ等の２極形のチップ部品３の電極パ
ターン４．４′を結ぶ線が端子取付はパターン１１と平
行となるように形成し、この電極パターン４，４′にチ
ップ部品３をリフロー手法により半田接着したるのち、
端子取付パターン１１に端子２を半田デイツプ槽に浸漬
して半田付けするのであるが、半田デイツプ槽に浸漬す
ると半田デイツプ槽の溶融半田面５が、チップ部品３に
近接するので、リフロー手法により半田付けされたチッ
プ部品３の半田が溶けてチップ部品３が２点鎖線の如く
なることがある。
〔発明が解決しようとする問題点〕
上記混成集積回路の端子近傍パターンの実装方法にあっ
てば、端子取付はパターンに端子を半田ディツプにより
半田付けする際に、すでに半田付けされているチップ部
品の半田力ｑ容けて、チップ部品が脱落あるいは移動し
て特性不良となり、信頼性の低下につながる等の問題点
があった。
てば、端子取付はパターンに端子を半田ディツプにより
半田付けする際に、すでに半田付けされているチップ部
品の半田力ｑ容けて、チップ部品が脱落あるいは移動し
て特性不良となり、信頼性の低下につながる等の問題点
があった。
本発明は、上記の問題点を解決して端子の半田デイツプ
時にチップ部品が影響を受けない混成集積回路の端子近
傍パターンの実装方法を提供するものである。
時にチップ部品が影響を受けない混成集積回路の端子近
傍パターンの実装方法を提供するものである。
すなわち、混成集積回路基板に配列してなる端子の近傍
に実装する２電極の千ノブ部品の電極パターンを結ぶ線
が、前記配列した端子の列に対し直交するように設ける
ことによって解決される。
に実装する２電極の千ノブ部品の電極パターンを結ぶ線
が、前記配列した端子の列に対し直交するように設ける
ことによって解決される。
上記混成集積回路の端子近傍パターンの実装方法は、２
電極形のチップ部品を実装する２つの電極パターンを結
ぶ線が多数配列した端子取付はパターンと直交するよに
したことにより、端子パターン近傍側のチップ部品を半
田付けした半田が溶けても、他方の半田は溶けないので
チップ部品は移動しない。
電極形のチップ部品を実装する２つの電極パターンを結
ぶ線が多数配列した端子取付はパターンと直交するよに
したことにより、端子パターン近傍側のチップ部品を半
田付けした半田が溶けても、他方の半田は溶けないので
チップ部品は移動しない。
第１図は、本発明の一実施例を説明する要部平面図で、
第２図と同等の部分については洞−符号を付している。
第２図と同等の部分については洞−符号を付している。
図において、セラミック等からなる混成集積回路基板１
の端部に多数の端子２を半田付けする端子取付はパター
ン１１を形成し、この端子取付はパターン１１に近接し
て抵抗、コンデンサ等の２極形のチップ部品３の電極パ
ターン４，４′を結ぶ線が端子取付はパターン１１と直
交するように形成し、この電極パターン４．４′にチッ
プ部品３をリフロー手法により半田接着したるのち、端
子取付はパターン１１に端子２を半田デイツプ槽に浸漬
して半田付けするのであるが、半田デイツプ槽に’／＋
’ＩＲすると半田デイツプ槽の熔融半田面５が、端子
取付パターン１１に近接しているすでに半田付けされた
チップ部品３の電極パターン４′の半田が溶けるが、他
の側の電極パターン４の半田は溶けないようにしたもの
である。
の端部に多数の端子２を半田付けする端子取付はパター
ン１１を形成し、この端子取付はパターン１１に近接し
て抵抗、コンデンサ等の２極形のチップ部品３の電極パ
ターン４，４′を結ぶ線が端子取付はパターン１１と直
交するように形成し、この電極パターン４．４′にチッ
プ部品３をリフロー手法により半田接着したるのち、端
子取付はパターン１１に端子２を半田デイツプ槽に浸漬
して半田付けするのであるが、半田デイツプ槽に’／＋
’ＩＲすると半田デイツプ槽の熔融半田面５が、端子
取付パターン１１に近接しているすでに半田付けされた
チップ部品３の電極パターン４′の半田が溶けるが、他
の側の電極パターン４の半田は溶けないようにしたもの
である。
なお、本実施例ではチップ部品３を１個について説明し
たが、複数個であっても同様である。
たが、複数個であっても同様である。
以上の説明から明らかなように、本発明によれば端子の
半田デイツプ時におけるチップ部品の脱落、移動等がな
くなり、信頼性の向上に極めて有効である。
半田デイツプ時におけるチップ部品の脱落、移動等がな
くなり、信頼性の向上に極めて有効である。
第１図は、本発明の一実施例を説明する要部平面図、
第２図は、従来の混成集積回路の端子近傍パターンに２
電極チップ部品を実装した要部平面図である。 図において、ｌは集積回路基板、２は端子、３はチップ
部品、４．４′は電極パターン、５は溶融半田面、１１
は端子取付パターン、をそれぞれ示５；ｚｐｓ４：’ｆ
ｒＢａｙ １老残’に＃（ｊＪＴｈ’ＥＪ１ｉ−
＠ １ 図 挟謹ノチ・７ｒ都Ｌ’ｆ−琴例 第 ２ｒＸＪ
電極チップ部品を実装した要部平面図である。 図において、ｌは集積回路基板、２は端子、３はチップ
部品、４．４′は電極パターン、５は溶融半田面、１１
は端子取付パターン、をそれぞれ示５；ｚｐｓ４：’ｆ
ｒＢａｙ １老残’に＃（ｊＪＴｈ’ＥＪ１ｉ−
＠ １ 図 挟謹ノチ・７ｒ都Ｌ’ｆ−琴例 第 ２ｒＸＪ
Claims (1)
- 混成集積回路基板（１）に配列してなる端子（２）の
近傍に実装する２電極のチップ部品（３）の電極パター
ン（４）、（４′）を結ぶ線が、前記配列した端子（２
）の列に対し直交するように設けることを特徴とする混
成集積回路の端子近傍パターンの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP526486A JPS62163391A (ja) | 1986-01-14 | 1986-01-14 | 混成集積回路の端子近傍パタ−ンの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP526486A JPS62163391A (ja) | 1986-01-14 | 1986-01-14 | 混成集積回路の端子近傍パタ−ンの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62163391A true JPS62163391A (ja) | 1987-07-20 |
Family
ID=11606369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP526486A Pending JPS62163391A (ja) | 1986-01-14 | 1986-01-14 | 混成集積回路の端子近傍パタ−ンの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163391A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202984A (ja) * | 1984-03-28 | 1985-10-14 | 松下電器産業株式会社 | 混成集積回路 |
-
1986
- 1986-01-14 JP JP526486A patent/JPS62163391A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202984A (ja) * | 1984-03-28 | 1985-10-14 | 松下電器産業株式会社 | 混成集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406458A (en) | Printed circuit board having tapered contact pads for surface mounted electrical components | |
| JPS62163391A (ja) | 混成集積回路の端子近傍パタ−ンの実装方法 | |
| JPH0787266B2 (ja) | 半田付け装置 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JPS62163392A (ja) | 電子部品の半田付け方法 | |
| JPH0593073U (ja) | プリント基板実装構造 | |
| JPH06204652A (ja) | プリント回路基板 | |
| JPH0446381Y2 (ja) | ||
| JPH0125491Y2 (ja) | ||
| JPS63169096A (ja) | 表面実装部品の実装構造 | |
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPH04243187A (ja) | プリント基板 | |
| JPS60201692A (ja) | 配線回路装置 | |
| JPH067275U (ja) | プリント基板 | |
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| JPH0427098Y2 (ja) | ||
| JPS58197897A (ja) | はんだ接合方法 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JPH03274738A (ja) | 配線基板 | |
| JPH067274U (ja) | プリント基板 | |
| JPS5975690A (ja) | 印刷配線板への電子部品の実装方法 | |
| JPH067273U (ja) | プリント基板 | |
| JPS6185887A (ja) | はんだ盛量過多防止機能付チツプ部品 | |
| JPS5999787A (ja) | 厚膜配線基板 |