JPS62145475A - 画像処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は画像処理方式に関し、特にバスの占有時間を短
縮可能とする画像処理方式に関するものである。

従来技術 第３図は従来の画像処理システムの一例を示す機能ブロ
ック図である１図において、１はシステムの制御プログ
ラムを格納するとともに、原画像データを記憶する機能
をも有するシステムメモリであり、後述するＣＰＵ７か
ら直接、または、ＣＰＵ７の制御の下にＣＲＴ制御部３
を介してアクセス可能なものである。

２は表示データ゛を記憶する表示データ格納用メモリ、
３は該表示データ格納用メモリ２を制御するＣＲＴ制御
部である。４は表示用のＣＲＴ、５は上記表示用データ
格納用メモリ２からパラレルに読出された表示データを
、シリアルデータに変換するためのシフトレジスタであ
る。

また、６はバス、７は該バス６を介してシステム全体の
制御を行うＣＰＵ、８は入出力装置を示している。

上述の如く構成されたＣＲＴ表示部を有する画像処理装
置において、画像を入力し表示する場合には以下のよう
にする。すなわち、スキャナ等の入力装置から入力され
る原画像は、ＣＰＵ７の制御の下に、バス６を経由して
システムメモリ１に格納される。そして、この画像をＣ
ＲＴ４に表示する際は、ＣＰＵ７の制御の下に、ＣＲＴ
制御部３を介して上記システムメモリ１内の原画像デー
タを読出し、表示データ格納用メモリ２に転送した後、
逐次読出して並列直列変換用シフトレジスタ５により変
換して前記ＣＲＴ４に表示するものである。

ここで問題となるのは、上記システムメモリ１の内容を
表示データ格納用メモリ２に転送する場合に、長時間前
記パス６を占有することである。

すなわち、上記システムメモリ１の内容の、表示データ
格納用メモリ２への転送は、ＣＰＵ７の制御の下に前記
バス６を介して行われるため、この期間、バス６が上記
データ転送処理に占有される結果、他の入出力装置の制
御等システムのスループットが低下することになる。

目　　　　　的 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の画像処理方式における上述の如き
問題を解消し、上記データ転送処理を行う際における、
バスの占有時間を短縮可能とする画像処理方式を提供す
ることにある。

構　　　成 本発明は上記目的を達成するため、システムメモリと、
表示データ格納用メモリと、該メモリを制御するＣＲＴ
制御部と、表示用ＣＲＴおよびバスを介してシステム全
体の制御を行うＣＰＵを有する画像処理装置において、
前記システムメモリと前記ＣＲＴ制御部との間に切替え
手段を設け、前記ＣＰＵが該切替え手段を制御すること
により前記システムメモリを前記ＣＰＵと前記ＣＲＴ制
御部からアクセス可能とし、前記ＣＲＴ制御部が前記シ
ステムメモリと前記表示データ格納用メモリとの間のデ
ータ転送を行うことを特徴とするものである。

以下、本発明の構成を実施例に基づいて、より詳細に説
明する。

第１図は本発明の一実施例を示す機能ブロック図である
０図において、記号１〜８は第３図に示したと同様の構
成要素を示しており、９は前記システムメモリ１をＣＰ
Ｕ７からバス６を介してアクセスするバスと、バス６を
介さずにＣＲＴ制御部３との間で直接データ転送するバ
スとを切替えるマルチプレクサを示している。

上記構成要素１〜８の構成について、再度詳細に説明し
ておく。

システムメモリ１はシステムの制御プログラムを格納す
るとともに、原画像データを記憶する機能をも有するも
のである。表示データ格納用メモリ２は表示用データを
格納するメモリで、常に。

下記のＣＲＴ制御部３の制御下におかれている。

ＣＲＴ制御部３は１表示データ格納用メモリ２からの表
示データ読出し用アドレスの生成、ＣＲＴ制御信号（同
期信号、ブランキング信号）の生成等、表示制御を行う
とともに、更に、上記システムメモリ１と表示データ格
納用メモリ２との間のデータ転送を行う機能を有するも
のである。このデータ転送の転送元メモリ領域、転送先
メモリ領域は、予めＣＰＵ７によってＣＲＴ制御部３内
に設定されるものである。

上述の如く構成された本実施例によれば、前記マルチプ
レクサ９をＣＰＵ７から制御して切替えることにより、
前記システムメモリ１を、ＣＰＵ７からバス６を介して
アクセスするバスと、バス６を介さずにＣＲＴ制御部３
との間で直接データ転送するバスとに切替えることがで
きる。

以下、本実施例の動作を１画像を入力表示する場合につ
いて説明する。

入力画像データは、上記マルチプレクサ９を、ＣＰＵ７
からバス６を介してシステムメモリ１をアクセスするモ
ードに設定しておくことにより。

スキャナ等の入力装置からシステムメモリ１に格納され
る。

次に、ＣＰＵ７はマルチプレクサ９を、前記ＣＲＴ制御
部３とシステムメモリ１との間でデータ転送するモード
に切替え、ＣＲＴ制御部３に画像データ転送元領域（こ
の場合、システムメモリ１）と転送先領域（同、表示デ
ータ格納用メモリ２）を設定する。これに次いで、ＣＰ
Ｕ７はＣＲＴ制御部３にデータ転送の起動コマンドを与
え、ＣＲＴ制御部３はこれにより、システムメモリ１か
ら表示データ格納用メモリ２への画像データ転送を実行
する。転送が終了すると、ＣＲＴ制御部３は。

転送終了をＣＰＵ７に知らせるためのステータスフラグ
をセットする。

画像がＣ：ＲＴ４に表示されている間に、オペレータに
よる画像の編集が行われた場合等、表示データ格納用メ
モリ２の内容をシステムメモリ１に転送する必要が生じ
た場合には、上に述べた手順と逆の手順により、前記マ
ルチプレクサ９を切替えて、バス６を介さずにデータ転
送を行うことができる。

上記実施例によれば、システムメモリ１と、表示データ
格納用メモリ２との間のデータ転送を行う際において、
バス６を長時間占有することがなくなるという効果があ
る。

第２図は、本発明の他の実施例を示す機能ブロック図で
ある８図において、記号１，２および４〜７は先に第１
図に示したと同様の構成要素を示しており、３Ａ、３Ｂ
はそれぞれ後述するビットマツプ用メモリＩＯＡ、ＩＯ
Ｂを制御するＣＲＴ制御部、９Ａ、９Ｂは後に詳述する
切替え機能を有するマルチプレクサ、ＩＯＡ、ＩＯＢは
それぞれ２００ｄｐｉおよび１００ｄｐｉの画像密度の
ビットマツプメモリを示している。

以下、上記各構成要素の構成について、詳細に説明する
。

システムメモリ１はシステムの制御プログラムを格納す
るものである６表示データ格納用メモリ２は表示用デー
タを格納するメモリで、常に、下記のＣＲＴ制御部３Ｂ
の制御下におかれている。

ＣＲＴ制御部３Ａは、上記２００ｄｐｉビツトマツプメ
モリＩＯＡに対する、グラフィック描画、データ転送、
メモリリフレッシュ等の制御を行い、また。

下記のＣＲＴ制御部３Ｂに対してスレーブとして同期動
作を行うものである。

ＣＲＴ制御部３Ｂは、前記表示データ格納用メモリ２か
らの表示データの読出し、　１ｏＯｄｐｉビツトマツプ
メモリＩＯＢおよび表示データ格納用メモリ２に対する
グラフィック描画、データ転送、メモリリフレッシュ等
の制御を行い、また、前記ＣＲＴ４に対する同期信号を
発生する機能を有するものである。

ＣＲＴ４．並列直列変換用シフトレジスタ５゜バス６、
ＣＰＵ７については、第１図に示した実施例に関する説
明の通りである。

マルチプレクサ９Ａは、上記２００ｄｐｉビツトマツプ
メモリ１ＯＡｔ＆ＣＰＵ７からバス６を介してアクセス
するバスと、バス６を介さずにＣＲＴ制御部３Ａとの間
で直接データ転送するバスとを切替える機能を有するも
のである。同様に、マルチプレクサ３Ｂは、上記１００
ｄｐｉビツトマツプメモリＩＯＢをＣＰＵ７からバス６
を介してアクセスするパスと、バス６を介さずにＣＲＴ
制御部３Ｂとの間で直接データ転送するバスとを切替え
る機能を有するものである。

なお、ｌｌはフロッピーディスク装［１１Ａ、ハードデ
ィスク装置１１Ｂを制御する記憶装置制御部、１２は画
像密度２００ｄｐｉと１００ｄｐｉの変換を行う画像密
度変換回路であり、１３Ａは画像読取りを行うスキャナ
、１３はスキャナ・インタフェース、１４Ａはプリンタ
、１４はプリンタ・インタフェースを示している。

第２図に示した画像処理装置において、破線で囲んだ部
分は、先に第１図に示した実施例に対応するものである
。すなわち、第１図におけるシステムメモリ１を第２図
における１００ｄｐｉビツトマツプメモリＩＯＢと読替
えることにより、上記破線で囲んだ部分に関して、上記
ビットマツプメモリ１０Ｂと、表示データ格納用メモリ
２との間のデータ転送を行う際に、バス６を長時間占有
することがないという効果があることが理解されよう。

ところで、第２図に示した実施例においては。

下記の如き全く別の作用がある。

上述の如く構成されたＣＲＴ表示部を有する画像処理装
置において、画像を入力し表示する場合には以下のよう
にする。すなわち、上記スキャナ１３Ａから１例えば、
２００ｄｐｉの画像密度で入力される原画像データは、
前記マルチプレクサ９Ａを、ＣＰＵ７からバス６を介し
てアクセスするモードに設定しておくことにより、上記
スキャナ・インタフェース１３を介して前記２００ｄｐ
ｉビツトマツプメモリＩＯＡに格納される。

この原画像データをＣＲＴ４に表示するには。

まず、ＣＰＵ７から前記マルチプレクサ９Ｂを、ＣＰＵ
７からバス６を介してアクセスするモードに設定してお
くことにより、上記２００ｄｐｉビツトマツプメモリＩ
ＯＡ内の原画像データを画像密度変換回路１２により１
例えば、１００ｄｐｉの画像密度に変換して前記１００
ｄｐｉビツトマツプメモリＩＯＢ内に格納する。

次に、ＣＰＵ７はマルチプレクサ９Ｂを、前記ＣＲＴ制
御部３Ｂと１００ｄｐｉビツトマツプメモリ１０Ｂとの
間でデータ転送するモードに切替え、このデータをＣ’
Ｐ　Ｕ　７の制御の下にＣＲＴ制御部３Ｂを介して読出
し１表示データ格納用メモリ２に格納した後、逐次読出
して並列直列変換用シフトレジスタ５により変換してＣ
ＲＴ４に表示するものである。

ここで、オペレータによる画像編集が行われ、その結果
を原画像データに反映させる場合には。

ＣＰＵ７から上記マルチプレクサ９Ａおよび同９Ｂを、
ＣＰＵ７から上記２００ｄｐｉビツトマツプメモリＩＯ
Ａおよび１００ｄｐｉビツトマツプメモリＩＯＢを直接
アクセスするモードに切替え、ＣＲＴ制御部３Ａおよび
ＣＲＴ制御部３Ｂを介して、上記オペし・−夕による画
像編集の内容を、２００ｄｐｉビツトマツプメモリＩＯ
Ａと、１００ｄｐｉビツトマツプメモリＩＯＢとに同時
に書込むようにする。

上記実施例によれば、オペレータの画像編集等の処理内
容を１表示データ格納用メモリに反映させると同時に、
原画像に対しても反映させることができるので、画像処
理が大幅に高速に行えるという効果がある。

なお、上記各実施例においては二番メモリをアクセスす
るバスを切替える手段として、マルチプレクサを用いた
例を示したが、この切替え手段は上記マルチプレクサに
限られるものではなく、他の同様な手段を用いることが
できるのは言うまでもないことである。

効　　　果 以上述べた如く、本発明によれば、画像データを表示用
バッファメモリに転送する場合に、長時間バスを占有す
ることがなくなり、システムのスループットを向上させ
ることができるという顕著な効果を奏するものである。

【図面の簡単な説明】

第１図、第２図は本発明の実施例を示す画像処理システ
ムの機能ブロック図、第３図は従来のシステムの機能ブ
ロック図である。 １ニジステムメモリ、２：表示データ格納用メモリ、３
，３Ａ、３Ｂ：ＣＲＴ制御部、５：シフトレジスタ、６
：バス、７　：　ＣＰＵ、９．９Ａ、９Ｂ：マルチプレ
クサ、　ＩＯＡ、　ＩＯＢ　：ビットマップメモリ。 第　　　　　１　　　　　図 第　　　　　３　　　　　図

Claims (2)

【特許請求の範囲】
1. （１）システムメモリと、表示データ格納用メモリと、
   該メモリを制御するＣＲＴ制御部と、表示用ＣＲＴおよ
   びバスを介してシステム全体の制御を行うＣＰＵを有す
   る画像処理装置において、前記システムメモリと前記Ｃ
   ＲＴ制御部との間に切替え手段を設けて、前記ＣＰＵが
   該切替え手段を制御することにより、前記システムメモ
   リを前記ＣＰＵからアクセスするパスと、前記ＣＲＴ制
   御部との間で直接データ転送するパスとを切替え可能と
   し、前記ＣＲＴ制御部が前記システムメモリと前記表示
   データ格納用メモリとの間のデータ転送を行うことを特
   徴とする画像処理方式。
2. （２）システムメモリと、第１の画像密度を有する表示
   データ格納用メモリと、該メモリを制御する第１のＣＲ
   Ｔ制御部と、表示用ＣＲＴおよびバスを介してシステム
   全体の制御を行うＣＰＵを有する画像処理装置において
   、前記表示データ格納用メモリの有する画像密度とは異
   なる第２の画像密度を有する原画像データ格納用メモリ
   と、該メモリを制御する第２のＣＲＴ制御部と、画像密
   度を前記第１の密度と第２の密度との間で変換する画像
   密度変換手段と、前記第１のＣＲＴ制御部と表示データ
   格納用メモリとの間に配置される第１の切替え手段およ
   び前記第２のＣＲＴ制御部と原画像データ格納用メモリ
   との間に配置される第２の切替え手段を設けて、前記Ｃ
   ＰＵが前記２つの切替え手段を制御することにより、前
   記原画像格納用メモリを前記ＣＰＵからアクセスするパ
   スと、前記第２のＣＲＴ制御部との間で直接データ転送
   するパスとを切替え可能に、また、前記表示データ格納
   用メモリを前記ＣＰＵからアクセスするパスと、前記第
   １のＣＲＴ制御部との間で直接データ転送するパスとを
   切替え可能とし、オペレータによる画像操作を前記表示
   データ格納用メモリと原画像データ格納用メモリに並行
   して反映させることを特徴とする画像処理方式。