JPH1195733A - 表示制御システム - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ２台の表示制御回路を有し、ともに表示形式
の違う２台の表示装置に出力表示をさせることができる
表示制御システムの回路規模の削減及びコストの低減を
目的とする。 【解決手段】 表示制御回路１１は、バス制御回路２１
と、描画制御回路２２と、メモリ制御回路２３と、ＣＲ
Ｔ表示制御回路２４とを有し、ＣＲＴ用の表示データし
か出力しない。一方、表示制御回路１２は、従来同様、
上記構成に加えて、ＬＣＤ表示制御回路、Ｄ／Ａ変換回
路、及びＬＣＲ用メモリ制御回路を備え、ＬＣＤとＣＲ
Ｔとに接続されている。表示制御回路１１から出力され
る表示データは、表示制御回路１２のＣＲＴ用データの
代わりに入力され、表示制御回路１２は、ＬＣＤ及びＣ
ＲＴに出力表示を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示制御システム
に関し、特に、２台の表示制御回路からの出力の一方を
表示方式の異なる２台の表示装置に表示させる表示制御
システムに関する。

【０００２】

【従来の技術】従来、この種の表示制御システムは、図
３に示すように、同一構成の２台の表示制御回路３１
と、双方の表示制御回路３１にそれぞれ接続される２台
のセレクタ３２とを有している。

【０００３】各表示制御回路３１は、それぞれが接続さ
れた情報処理装置からの指示に従い、フレームバッファ
３３を利用してＬＣＤ３４用及びＣＲＴ３５用の出力信
号を生成し、セレクタ３２を介して、ＬＣＤ３４及びＣ
ＲＴ３５へ出力する。

【０００４】セレクタ３２は、いずれか一方の表示制御
回路３１からの表示データを選択し、ＬＣＤ３４とＣＲ
Ｔ３５との双方に同一の出力表示を行わせている。

【０００５】各表示制御回路３１は、図４に示すように
構成されている。即ち、表示制御回路３１は、情報処理
装置のシステムバス４１に接続されるバス制御回路４２
と、描画制御回路４３と、メモリ制御回路４４と、ＣＲ
Ｔ表示制御回路４５と、ＬＣＤ表示制御回路４６と、Ｄ
／Ａ変換器４７とを有している。

【０００６】バス制御回路４２は、システムバス４１か
らコマンド、パラメータ等を受けとり、描画制御回路４
３、ＣＲＴ表示制御回路４５、またはＬＣＤ表示制御回
路４６へ出力する。

【０００７】描画制御回路４３は、情報処理装置側から
の要求に応じて、フレームバッファ３３に対して描画を
行う。

【０００８】ＣＲＴ表示制御回路４５は、情報処理装置
からの設定に従い、ＣＲＴ表示用の同期信号を生成し、
その同期信号に合わせて表示アドレス信号を用いて、フ
レームバッファ３３からデータを読み出し、デジタルＲ
ＧＢデータに変換し、同期信号とともに出力する。

【０００９】ＬＣＤ表示制御回路４６は、ＣＲＴ表示制
御回路から出力されるデジタルＲＧＢデータを、ＣＲＴ
の同期信号に合わせて取り込み、データの表示位置に対
応するよう、ＬＣＤ用フレームバッファのアドレス信号
を生成して、フレームバッファ３３にデータを格納す
る。また、ＬＣＤ表示制御回路４６は、ＬＣＤ表示用の
同期信号を生成し、その同期信号に合わせて表示アドレ
スを生成し、同期信号に合わせて表示アドレスを生成し
フレームバッファ３３から読み出したデータをＬＣＤ用
の表示データに変換して同期信号に合わせて出力する。

【００１０】Ｄ／Ａ変換器４７は、デジタルＲＧＢデー
タをアナログＲＧＢデータに変換して出力する。

【００１１】フレームバッファ３３は、ＣＲＴ用フレー
ムバッファとＬＣＤ用フレームバッファとを含み、メモ
リ容量及びアクセス性能によって１つまたは２つのバッ
ファで構成される。

【００１２】メモリ制御回路４４は、ＣＲＴ用フレーム
バッファ用のメモリ制御回路と、ＬＣＤ用フレームバッ
ファ用のメモリ制御回路とを含む。ＣＲＴ用フレームバ
ッファ用のメモリ制御回路は、描画のためのアクセスと
表示のためのアクセスとの調停を行い、フレームバッフ
ァに対する制御信号を生成する。また、ＬＣＤ用フレー
ムバッファ用のメモリ制御回路は、ＣＲＴ表示データ
（デジタルＲＧＢデータ）の書き込みと読み出しの調停
を行うとともに、フレームバッファに対する制御信号を
生成する。なお、この２つのメモリ制御回路動作は１台
のメモリ制御回路で実現することもできる。ただし、そ
の場合には、ＣＲＴ用フレームバッファへの描画、ＣＲ
Ｔ表示のための読み出し、デジタルＲＧＢデータの格納
及びＬＣＤ表示のための読み出しの各動作間での調停が
必要になる。

【００１３】以上のような構成なので、この表示制御回
路３１では、情報処理装置からの指示に従って、ＬＣＤ
３４及びＣＲＴ３５に２台の表示制御回路のうちの一方
からの表示データを表示させることができる。

【００１４】なお、図４において、三本一組の矢印は、
左または上から順番にアドレス信号、データ信号、及び
制御信号を表わしている。また、二本一組の矢印は、上
側が同期信号、下側が表示データを表わしている。

【００１５】また、市販されている表示制御ＬＳＩ（例
えば、Windows アクセラレータ）は、図４に示す、バス
制御回路４２、描画制御回路４３、ＣＲＴ表示制御回路
４５、ＬＣＤ表示制御回路４６、Ｄ／Ａ変換器４７、及
びメモリ制御回路４４を含んでいる。

【００１６】

【発明が解決しようとする課題】従来の表示制御システ
ムは、同一構成の２台の表示制御回路と２台のセレクタ
とを有し、回路構成が冗長となっており、回路規模が大
きく、コストが高いという問題点がある。

【００１７】本発明は、回路規模を縮小し、コストの低
減を実現した表示制御システムを提供することを目的と
する。

【００１８】なお、特開平３−１８２７９４号公報に
は、単一の表示制御装置で複数の制御装置の表示制御を
行う技術が開示されているが、これらは同一表示形式の
表示装置を使用するものであり、ＬＣＤとＣＲＴといっ
た表示形式の異なる表示装置に適用することはできな
い。

【００１９】また、特開昭６１−２８２８８６号公報に
は、複数の表示形式の異なる表示装置に出力表示をさせ
る技術が開示されているが、複数の表示制御回路からの
出力表示を選択的に実行させることについては開示され
ていない。

【００２０】

【課題を解決するための手段】本発明は、第１及び第２
の情報処理装置からの出力表示要求に応答して、表示形
式の互いに異なる第１及び第２の表示装置に同時に出力
表示を行わせる表示制御システムにおいて、前記第１の
情報処理装置からの出力表示要求に応答して前記第１の
表示装置用の第１の表示データを出力する第１の表示制
御回路と、前記第２の情報処理装置からの出力要求に応
答して前記第１の表示装置用の第２の表示データを生成
する表示データ生成手段と、前記第２の表示データを前
記第２の表示装置用の第３の表示データに変換する表示
データ変換手段とを有する第２の表示制御回路とを有
し、前記第１の表示データを前記第２の表示データの代
わりに前記第２の表示制御回路へ供給できるようにした
ことを特徴とする。

【００２１】また、本発明は、前記第１の表示装置がＣ
ＲＴであり、前記第２の表示装置がＬＣＤであることを
特徴とする。

【００２２】さらに、本発明は、前記第１の表示制御回
路が、前記第１の情報処理装置のシステムバスに接続さ
れる第１のバス制御回路と、第１のＣＲＴ用フレームバ
ッファに描画を行う第１の描画制御回路と、前記第１の
ＣＲＴ用フレームバッファからデータを読み出して前記
第１の表示データとして出力する第１のＣＲＴ表示制御
回路とを有し、前記第２の表示制御回路が、前記第２の
情報処理装置のシステムバスに接続される第２のバス制
御回路と、第２のＣＲＴ用フレームバッファに描画を行
う第２の描画制御回路と、前記第２のＣＲＴ用フレーム
バッファからデータを読み出して前記第２の表示データ
として出力する第２のＣＲＴ表示制御回路と、前記第２
の表データを前記第３の表示データに変換するＬＣＤ表
示制御回路とを有し、前記第１の表示データが前記第２
のＣＲＴ表示制御回路に入力される用にしたことを特徴
とする。

【００２３】

【作用】ＬＣＤ表示制御回路を有する表示制御回路から
の出力表示を行う場合は、ＬＣＤ表示制御回路を有する
表示制御回路が、従来と同様の動作を行う。

【００２４】ＬＣＤ表示制御回路を持たない表示制御回
路からの出力表示を行う場合は、ＬＣＤ表示制御回路を
有する表示制御回路が従来と同様の動作を行い、その動
作においてＣＲＴ表示のためにフレームバッファからデ
ータを読み出すタイミングに合わせて、ＬＣＤ表示制御
回路を持たない表示制御回路がフレームバッファの出力
データに代えて表示させようとするデータを読み込ませ
る。これにより、ＬＣＤ表示制御回路を有する表示制御
回路は、ＣＲＴ及びＬＣＤの両方の表示データを出力す
る。

【００２５】表示データを出力するのは、ＬＣＤ表示制
御回路を有する表示制御回路のみであるから、表示デー
タを選択するためのセレクタも不要である。

【００２６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。

【００２７】図１に本発明の一実施の形態を示す。図１
の表示制御システムは、２台の表示制御回路１１、１２
を有している。また、各表示制御回路１１、１２には、
それぞれフレームバッファ１３、１４が接続されてい
る。一方の表示制御回路（Ａ）１１は、後述するような
構成となっており、他方の表示制御回路（Ｂ）１２から
のアドレス信号及び制御信号に応答してデータ信号を出
力する。また、他方の表示制御回路（Ｂ）１２は従来と
同様の構成であるが、上記のように、表示制御回路
（Ａ）１１からのデータ信号を取り扱う。また、この表
示制御システムでは、表示制御回路１２にＬＣＤ１５と
ＣＲＴ１６の両方が接続されている。

【００２８】この表示制御システムでは、表示制御回路
１１からの表示データを使用して出力表示を行うモード
（モードＡと呼ぶ）と、表示制御回路１２からの表示デ
ータを使用して出力表示を行うモード（モードＢと呼
ぶ）とがある。

【００２９】モードＡでは、表示制御回路１２が、単独
で従来通り動作することにより出力表示が行われる。ま
た、モードＢでは、表示制御回路１２従来通り動作させ
るとともに、表示制御回路１１を動作させ、表示制御回
路１２が、フレームバッファからデータを読み出すタイ
ミングで表示制御回路１１からデータを出力させる。表
示制御回路１２は、表示制御回路１１からのデータを用
いてＬＣＤ１５及びＣＲＴ１６に出力表示を行う。

【００３０】次に、図２を参照して表示制御回路１１に
ついて説明する。

【００３１】図２に示すように、この表示制御回路１１
は、システムバスに接続されるバス制御回路２１、描画
制御回路２２、メモリ制御回路２３、及びＣＲＴ表示制
御回路２４を有している。換言すると、この表示制御回
路１１は、従来の表示制御回路３１から、ＬＣＤ表示制
御回路４６、Ｄ／Ａ変換器４７、及びＬＣＤ用フレーム
バッファ用メモリ制御回路が省略された構成となってい
る。

【００３２】バス制御回路２１は、描画制御回路２２及
びＣＲＴ表示制御回路２４に対する、情報処理装置（図
示せず）からのコマンドや、パラメータをシステムバス
から受けとる。

【００３３】描画制御回路２２は、情報処理装置からの
要求に従ってＣＲＴ用フレームバッファ１３に対する描
画を行う。

【００３４】ＣＲＴ表示制御回路２４は、他の表示制御
回路１２からのＣＲＴ表示用の同期信号に合わせて表示
アドレスを生成し、フレームバッファ１３から読み出し
たデータを、表示制御回路１２のフレームバッファ１４
からの読み出しタイミングに合わせて出力し、フレーム
バッファ１４からの読み出しデータの代わりに、表示制
御回路１２に読み込ませる。つまり、ＣＲＴ表示制御回
路２４の出力データは表示制御回路１２のＣＲＴ表示制
御回路に供給される。

【００３５】メモリ制御回路２３は、ＣＲＴ用フレーム
バッファ１３への描画のためのアクセスと、表示のため
のアクセスとの調停を行い、フレームバッファ１３に対
する制御信号を発生する。

【００３６】次に、表示制御回路１１からの出力データ
を、表示制御回路１２にフレームバッファからの読み出
しデータの変わりとして表示制御回路１２に読み込ませ
るための方法について説明する。

【００３７】表示制御回路１２が、ＣＲＴ用フレームバ
ッファとＬＣＤ用フレームバッファとを別々に持ってい
る場合は、表示制御回路１２のＣＲＴ用垂直同期信号を
きっかけに、ＣＲＴ用フレームバッファに対してデータ
出力イネーブル信号がアサートされる度に順次データを
出力するようにする。その際、表示制御回路１２のＣＲ
Ｔ用フレームバッファのデータ出力イネーブル信号はデ
ィセーブル方向に固定しておくことにより、フレームバ
ッファ１４からのデータ出力がされなくなり、ワイヤー
ド接続された表示制御回路１１の出力データを表示制御
回路１２へ入力させることができる。

【００３８】また、表示制御回路１２が、ＣＲＴ用フレ
ームバッファとＬＣＤ用フレームバッファとを共用して
いる場合は、フレームバッファ１４からの読み出しとし
て、ＣＲＴ表示のための読み出しと、ＬＣＤ表示のため
の読み出しとがあるため、どちらの読み出しが行われて
いるのかをアドレス信号の一部から判断する。そして、
ＣＲＴ用読み出しのときのみ、表示制御回路１２のフレ
ームバッファ１４に対するデータ出力イネーブル信号を
ディセーブルにゲートし、そのタイミングに合わせて表
示制御回路からの出力データを表示制御回路１２に読み
込ませる。

【００３９】以上のようにして、モードＢでは従来と同
様にして出力表示がなされ、モードＡでは、表示制御回
路１１からの出力データを、表示回路１２に入力し、表
示回路１２において、ＬＣＤ用のデータへの変換及び、
Ｄ／Ａ変換を行うようにしたことで、出力表示を行うこ
とができる。

【００４０】また、本実施の形態では、モードＡの場合
も、モードＢの場合も表示制御回路１２から表示データ
が出力されるため、表示データを選択するためセレクタ
が不要である。

【００４１】

【発明の効果】本発明によれば、複数の表示制御回路で
一部の内部回路を共用するようにしたことで、回路規模
を削減できる。また、出力データを選択するセレクタが
不要となる。よって、コストの削減を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示すブロック図であ
る。

【図２】図１の表示制御回路の一方の詳細を示すブロッ
ク図である。

【図３】従来の表示制御システムを示すブロック図であ
る。

【図４】図３の表示制御回路の詳細な構成を示すブロッ
ク図である。

【符号の説明】

１１，１２ 表示制御回路 １３，１４ フレームバッファ １５ ＬＣＤ １６ ＣＲＴ ２１ バス制御回路 ２２ 描画制御回路 ２３ メモリ制御回路 ２４ ＣＲＴ表示制御回路 ３１ 表示制御回路 ３２ セレクタ ３３ フレームバッファ ３４ ＬＣＤ ３５ ＣＲＴ ４１ システムバス ４２ バス制御回路 ４３ 描画制御回路 ４４ メモリ制御回路 ４５ ＣＲＴ表示制御回路 ４６ ＬＣＤ表示制御回路 ４７ Ｄ／Ａ変換器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１及び第２の情報処理装置からの出力
   表示要求に応答して、表示形式の互いに異なる第１及び
   第２の表示装置に同時に出力表示を行わせる表示制御シ
   ステムにおいて、 前記第１の情報処理装置からの出力表示要求に応答して
   前記第１の表示装置用の第１の表示データを出力する第
   １の表示制御回路と、 前記第２の情報処理装置からの出力要求に応答して前記
   第１の表示装置用の第２の表示データを生成する表示デ
   ータ生成手段と、前記第２の表示データを前記第２の表
   示装置用の第３の表示データに変換する表示データ変換
   手段とを有する第２の表示制御回路とを有し、 前記第１の表示データを前記第２の表示データの代わり
   に前記第２の表示制御回路へ供給できるようにしたこと
   を特徴とする表示制御システム。
2. 【請求項２】 前記第１の表示装置がＣＲＴであり、前
   記第２の表示装置がＬＣＤであることを特徴とする請求
   項１の表示制御システム。
3. 【請求項３】 前記第１の表示制御回路が、前記第１の
   情報処理装置のシステムバスに接続される第１のバス制
   御回路と、第１のＣＲＴ用フレームバッファに描画を行
   う第１の描画制御回路と、前記第１のＣＲＴ用フレーム
   バッファからデータを読み出して前記第１の表示データ
   として出力する第１のＣＲＴ表示制御回路とを有し、 前記第２の表示制御回路が、前記第２の情報処理装置の
   システムバスに接続される第２のバス制御回路と、第２
   のＣＲＴ用フレームバッファに描画を行う第２の描画制
   御回路と、前記第２のＣＲＴ用フレームバッファからデ
   ータを読み出して前記第２の表示データとして出力する
   第２のＣＲＴ表示制御回路と、前記第２の表データを前
   記第３の表示データに変換するＬＣＤ表示制御回路とを
   有し、 前記第１の表示データが前記第２のＣＲＴ表示制御回路
   に入力される用にしたことを特徴とする請求項２の表示
   制御システム。