JPS62143130A - 中央処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、中央処理装置に係り、特に複数ビットのシ
フト動作に関するものである。

〔従来の技術〕

第４図は、従来の複数ビットのシフト命令を持つ中央処
理装置の内部構造を示すブロック図で、（１）は内部バ
ス、（２）はデータレジスタ、（３）は前記内部バスか
らの入力データを下位ビット方向にシフト６せる右シフ
タ、（４）は前記内部バスからの入力データを上位ビッ
ト方向にシフトされる左シフタ、（５）は前記内部バス
への出力を、前記右シフタの出力とするか、前記左シフ
タの出力とするがを選択するヌイツチ回路、（６）は、
前記ヌイッチ回路を制御する制御線、（７）は算術演算
器である。

従来の複数ビットのシフト命令を持つ中央処理装置は上
述のような構成である。

上述のような、ｎビット長データのシフト命令を持つ中
央処理装置で、ｎ＋１ビット以上のデータのシフトを行
なうためには、シフトしようとするデータ’（、ｎビッ
トづつに分割し、下立ビット方向ヘシフトする右シフト
の場合は上位側から、上位ビット方向ヘシフトする左シ
フトの場合は下位１ｔｌｌから、順次ｎビットづつシフ
トし、この時、シフトによってあふれたビットを、次の
シフ）Ｋよって生じた空きビットに埋め込む。このシー
ケンスを繰り返す事によりｎ＋１ビット以上のデータの
シフトを実現する。

しかし、従来の複数ビットシフトが可能な中央処理装置
では、あふれたビットを保持するレジスタがないため、
次のような手順でシフトラ行なっている。

簡単のために、２ｎビツトのデータを上位ビット方向へ
ｍビットシフトする場合を考える。第６図（ａ）は、シ
フトしようとする２０ビツトのデータの構造を示す。

まず、第５図（ｂ）のように前記２０ビツトデータの下
（ｉｎビットを上位ビット方向にｍビットシフトする。

次に、第５図（Ｃ）のように前記下位ｎビットを下位ビ
ット方向にｎ−ｍビットシフトし、この結果をあふれビ
ットとしてデータレジスタ（Ｒ１）との論理和をとる。

こうして、第５図（ｇ）のように前記２１ビツトのデー
タが上位ビット方向にｍビットシフトされ、あふれビッ
トが前記データレジスタ（Ｒ２’）に格納される事にな
る。なお、第５図中の２の部分のデータはＯである。

〔発明が解決しようとする問題点〕

上記のように、従来のｎビット長データのシフト命令を
持つ中央処理装置でｎ＋１ビット以上のデータのシフト
をする場合、シフトによって生じるあふれビットを、次
のシフトによって生じた空きビットに埋め込むためにソ
フトウェアによる複雑な処理をしなければならず、長い
ビット長データのシフトでは、処理に時間がかかる問題
点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、前記あふれビットの処理をハードウェア的
に行なう事により、長いビット長データのシフト処理を
簡単にする事を目的とする。

〔問題点を解決するための手段〕

この発明に係る中央処理装置は、シフトによるあふれビ
ットを保持するレジアタを備えたものである。

〔作用〕

この発明においては、ビット長の長いデータのシフト処
理を短時間に行なう事ができる。

〔実施例〕

第１図は、この発明の一実施例の中央処理装置の構成を
示すブロック図である。第４図と同一符号は同一のもの
を示す。第１図において、（８）は、（３）のｎビット
右シフタまたは（４）のｎビット左シフタからの出力を
あふれビットとして保持する、ｎビットのあふれレジス
タである。

第１図のような構成の中央処理装置において、ｎ＋ｌビ
ット以上のデータのシフトを行なう場合について説明す
る。ここでは、簡単のために第３図で、２０ビツトのデ
ータを上位ビット叫にｍビットシフトする場合について
考える。

第８図（ａ）は、シフトしようとする２０ビツトのデー
タを示す。まず、第３図（ｂ）のように、データの下位
ｎビットを第１図（４）の左シフタに入力して上位ビッ
ト方向にｍビットシフトし、それと同時Ｋ　Ｏｆｆ　？
下位ｎビットを第１図（３）の右シフタに入力して下位
ビット方向にｎ　−ｍビットシフトしてその結果をあふ
れレジスタに記憶させる。

次に、第８図（Ｃ）のようにデータの上位ｎビットを第
１図（４）の左シフタに入力して上位ビット方向にｍビ
ットシフトしてその結果と前記あふれレジスタの論理和
をとり、それと同時に、前記上位ｎビットを第１図（３
）の右シフタを辿して下位ビット方向にｎ　−ｍビット
シフトしてあふれレジスタに記憶させる。

これによって、第８図ｆｄ）のように２ｎビツトのデー
タを上位ビット方向にｍビットシフトされる。

このようにあふれレジヌタ設ける事により、２ステツプ
の命令で２ｎビツトのデータをシフトさせる事ができる
。

なお、上記実施例では、あふれビ′ントの空きビットへ
の埋め込みを、シフト動作の後に論理和をとる事で行な
っているが、第２図に示すように、シフタ内部に、シフ
トと同時にシフト結果とあふれビットの論理和をとる回
路を設けてもよい、第２図０１は、（３）の右シフタま
たは（４）の左シフタの出カド、あふれレジスタの論理
和をとるＯ凡ゲートで、第２図０υは、あふれビットの
埋め込みを行なうかどうかを選択するＡＮＤゲート、第
２図（９）は、そのＡ　Ｎ　Ｄゲートを制御する制御線
である。

〔発明の効果〕

以上のように、この発明によればあふれビットを保持す
るレジスタを設けたので、ビット長の長いデータのシフ
トが簡単に短時間で行なえる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による中央処理装置の構成
ブロック図、第２図はこの発明の他の実施例による中央
処理装置の構成ブロック図、第８図はこの発明の一実施
例の中央処理装置で２ｎビツトデータを上位ビット方向
へｍビットシフトする場合の動作を示した図、第４図は
従来の中央処理装置の構成ブロック図、第５図は従来の
中央処理装置で２ｎビツトデータを上位ビット方向へｍ
ビットシフトする場合の動作を示した図である。 （３）は右シフタ、（４）は左シフタ、（８）はあふれ
レジスタである。 図中、同一符号は同一または相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）２ビット以上のシフトを行なうシフタと、このシ
   フタからあふれたビットを保持するレジスタとを備えた
   事を特徴とする中央処理装置。
2. （２）シフタは下位ビット方向にシフトする右シフタと
   、上位ビット方向にシフトする左シフタとから成り、下
   位ビット方向にシフトさせる右シフト命令を実行する時
   は前記左シフタの出力をあふれビットとして前記レジス
   タに書き込み、また、上位ビット方向にシフトさせる左
   シフト命令を実行する時は前記右シフタの出力をあふれ
   ビットとして前記レジスタに書き込む事を特徴とする特
   許請求の範囲第１項に記載の中央処理装置。
3. （３）シフト動作と同時にシフトによつて生じた空きビ
   ットにあふれレジスタの内容を埋め込む動作が可能な事
   を特徴とした中央処理装置。