JPS62143102A - 集約配線のフエイルセ−フ方式 - Google Patents
集約配線のフエイルセ−フ方式Info
- Publication number
- JPS62143102A JPS62143102A JP28292685A JP28292685A JPS62143102A JP S62143102 A JPS62143102 A JP S62143102A JP 28292685 A JP28292685 A JP 28292685A JP 28292685 A JP28292685 A JP 28292685A JP S62143102 A JPS62143102 A JP S62143102A
- Authority
- JP
- Japan
- Prior art keywords
- fail
- safe
- data
- turned
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多重データの伝送方式に係り、特に親局と子
局間の多重データ伝送を行う際の信頼性向上のために好
適なフェイルセーフ方式に関する。
局間の多重データ伝送を行う際の信頼性向上のために好
適なフェイルセーフ方式に関する。
自動車には１例えば各種のモータ、ランプなどの電装品
、また自動車制御用の各種のセンサ、アクチュエータな
どの電気装置が多数配置されている。その数は自動車の
エレクトロニクス化に伴ない増加の一途をたどっている
。
、また自動車制御用の各種のセンサ、アクチュエータな
どの電気装置が多数配置されている。その数は自動車の
エレクトロニクス化に伴ない増加の一途をたどっている
。
第２図に、このような多重伝送方式による自動車内集約
配線システムの一例を示す。信号伝送路として光フアイ
バケーブルＯＦを用い、中央制御装置ＣＣＵ （Ｃｅｎ
ｔｒａｌ Ｃｏｎｔｒｏｌ Ｕｎｉｔの略。以下単にＣ
ＣＵ−という、）と複数個の端末処理装置ＬＣＵ（Ｌｏ
ｃａｌ Ｃｏｎｔｒｏｌ Ｕｎｉｔの略。以下単にＬＣ
Ｕという。）間を光信号チャンネルで共通結合したもの
で、写７の分岐点には、光分岐コネクタτでが設けであ
る。ＣＣＵは自動車のダツシュボード近傍などに設置さ
れ、システム全体の制御を行うようになっている、ＬＣ
Ｕは各種スイッチ丁Ｗ、メー車内に多数設置しである電
気装置の近傍に、分散して設置されている。ＣＣＵおよ
びＬＣＵがＯＦと結合する部分には、光信号と電気信号
を双方向に変換する光電変換モジュールＯ／Ｅが設けら
れている。
配線システムの一例を示す。信号伝送路として光フアイ
バケーブルＯＦを用い、中央制御装置ＣＣＵ （Ｃｅｎ
ｔｒａｌ Ｃｏｎｔｒｏｌ Ｕｎｉｔの略。以下単にＣ
ＣＵ−という、）と複数個の端末処理装置ＬＣＵ（Ｌｏ
ｃａｌ Ｃｏｎｔｒｏｌ Ｕｎｉｔの略。以下単にＬＣ
Ｕという。）間を光信号チャンネルで共通結合したもの
で、写７の分岐点には、光分岐コネクタτでが設けであ
る。ＣＣＵは自動車のダツシュボード近傍などに設置さ
れ、システム全体の制御を行うようになっている、ＬＣ
Ｕは各種スイッチ丁Ｗ、メー車内に多数設置しである電
気装置の近傍に、分散して設置されている。ＣＣＵおよ
びＬＣＵがＯＦと結合する部分には、光信号と電気信号
を双方向に変換する光電変換モジュールＯ／Ｅが設けら
れている。
ＣＣＵはマイクロコンピュータを備え、シリアルデータ
による通信機能を持ち、ＬＣＵには通信回路ＣＩ Ｍ
（Ｃｏｍｍｕｎｉｃａｔｉｏｎ ＆丁ｎｔｅｒｆａｃｅ
Ｍｏｄｕｌｅの略、以下、単にＣＩＭという。）が設
けられている。
による通信機能を持ち、ＬＣＵには通信回路ＣＩ Ｍ
（Ｃｏｍｍｕｎｉｃａｔｉｏｎ ＆丁ｎｔｅｒｆａｃｅ
Ｍｏｄｕｌｅの略、以下、単にＣＩＭという。）が設
けられている。
上記従来技術は、フェイルセーフの点について考慮され
ていなかった。具体的には、光フアイバケーブルの断線
、光分岐コネクタの故障、光電変換モジュールの故障な
どによる伝送路故障に対してのフェイルセーフである。
ていなかった。具体的には、光フアイバケーブルの断線
、光分岐コネクタの故障、光電変換モジュールの故障な
どによる伝送路故障に対してのフェイルセーフである。
これは、ＣＣＵからの制御指令が伝わらないＬＣＵが存
在するということを意味している。各ＬＣＵは各種スイ
クチ。
在するということを意味している。各ＬＣＵは各種スイ
クチ。
メータ、ランプ、センサに接続しているので、故障時に
は上記電気装置の制御が全くできなくなる。
は上記電気装置の制御が全くできなくなる。
そのために種々の問題が生じる。例えば、雨天走行中は
ワイパを使用しているが、もしも伝送路が故障したとき
にワイパが作動しなくなると、非常に危険である。また
、冬期走行中はデフロスタを使用しているが、同様に故
障したときにデフロスタが作動しなくなると、非常に危
険である。またエアコン使用時に同様の理由でエアコン
が作動しなくなると、非常に不快である。
ワイパを使用しているが、もしも伝送路が故障したとき
にワイパが作動しなくなると、非常に危険である。また
、冬期走行中はデフロスタを使用しているが、同様に故
障したときにデフロスタが作動しなくなると、非常に危
険である。またエアコン使用時に同様の理由でエアコン
が作動しなくなると、非常に不快である。
さて、前記の例で示したように、伝送路故障の際には、
影響を受ける電気装置に、何らかのフェイルセーフデー
タを与えなければならない、しかし、そのデータは自動
車の走行状況、走行環境に応じて変化する０例えば、ワ
イパのフェイルセーフデータを「ワイパが作動する」よ
うに制御回路の製作時に設定してしま７うと、晴天走行
時に伝送路が故障したときにも、ワイパが作動し、フロ
ントガラスを痛めてしまう。またデフロスタのフェイル
セーフデータを「デフロスタが作動する」ように設定し
でしまうと、夏期走行中に同様に故障したときにも、デ
フロスタが作動してしまい、非常に不適当である。
影響を受ける電気装置に、何らかのフェイルセーフデー
タを与えなければならない、しかし、そのデータは自動
車の走行状況、走行環境に応じて変化する０例えば、ワ
イパのフェイルセーフデータを「ワイパが作動する」よ
うに制御回路の製作時に設定してしま７うと、晴天走行
時に伝送路が故障したときにも、ワイパが作動し、フロ
ントガラスを痛めてしまう。またデフロスタのフェイル
セーフデータを「デフロスタが作動する」ように設定し
でしまうと、夏期走行中に同様に故障したときにも、デ
フロスタが作動してしまい、非常に不適当である。
つまり、各電気装置のフェイルセーフデータはそれぞれ
の現在の状況を維持するようなものでなければならない
。
の現在の状況を維持するようなものでなければならない
。
本発明の目的は、伝送路故障時に、各電気装置に適切な
フェイルセーフデータを提供することにある。
フェイルセーフデータを提供することにある。
上記目的は、ＬＣＵがＣＣＵにデータを送信した後に再
びＬＣＵがＣＣＵがらのデータを受信するまでの時間を
計測するためのカウンタなどを用いたフェイルセーフ検
出装置を設け、かつＬＣＵの制御する各外部負荷の値を
現在の値に保持するためのメモリを設け、正常伝送時に
は、そのメモリ値をフェイルセーフデータとして常に更
新し、異常伝送時には、そのフェイルセーフデータを各
機器の値とすることにより、達成される。
びＬＣＵがＣＣＵがらのデータを受信するまでの時間を
計測するためのカウンタなどを用いたフェイルセーフ検
出装置を設け、かつＬＣＵの制御する各外部負荷の値を
現在の値に保持するためのメモリを設け、正常伝送時に
は、そのメモリ値をフェイルセーフデータとして常に更
新し、異常伝送時には、そのフェイルセーフデータを各
機器の値とすることにより、達成される。
フェイルセーフ検出装置は、多段２進カウンタの最上位
ビット値が得られたとき作動する。そのカウンタは、ス
タータビットを伴う１フレームデータが再び得られたと
きクリアされるが、得られないとどんどんカウントアツ
プされる。そして最後には前記カウンタの出力が発生す
るのである。
ビット値が得られたとき作動する。そのカウンタは、ス
タータビットを伴う１フレームデータが再び得られたと
きクリアされるが、得られないとどんどんカウントアツ
プされる。そして最後には前記カウンタの出力が発生す
るのである。
以下１本発明の詳細な説明する。
第２図において、マイクロコンピュータを含むＬＣＵと
結合される。そして、外部負荷であるランプで、センサ
丁、スイッチ■、メータＶに対するデータ送出と、それ
らからのデータ取り込みを多重伝送方式により行う。
結合される。そして、外部負荷であるランプで、センサ
丁、スイッチ■、メータＶに対するデータ送出と、それ
らからのデータ取り込みを多重伝送方式により行う。
第３図は、ＣＩＭの一例を大まかなブロック構成で示し
たものである。ＸＴＡＬは各ＣＩＭに設置される水晶発
振子の入力端子、ＥＸＴＡＬは出力端子である。さて、
クロック回路３０８には、発振回路３１０からクロック
が与えられる。３０８はそのクロックと同期回路３０９
により、位相が半周期分ずれている２相りロックφＭ、
φＳをもたらし、ステージカウンタ３０６へφＭ、φＳ
を送る。ステージカウンタはその信号をもとに、受信、
送信などといったＣＩＭの状態をカウント値により認知
する。そして、ステージデコーダ３０７はステージカウ
ンタ値をデコードし、適宜ＣＩＭ内へ制御信号を送る。
たものである。ＸＴＡＬは各ＣＩＭに設置される水晶発
振子の入力端子、ＥＸＴＡＬは出力端子である。さて、
クロック回路３０８には、発振回路３１０からクロック
が与えられる。３０８はそのクロックと同期回路３０９
により、位相が半周期分ずれている２相りロックφＭ、
φＳをもたらし、ステージカウンタ３０６へφＭ、φＳ
を送る。ステージカウンタはその信号をもとに、受信、
送信などといったＣＩＭの状態をカウント値により認知
する。そして、ステージデコーダ３０７はステージカウ
ンタ値をデコードし、適宜ＣＩＭ内へ制御信号を送る。
一方、ランプ、メータなどの諸外部負荷は、工／′７５
バッファ３０１からの入出力端子部に接続される。この
端子は適宜入出力を選択でき、アドレス指定はアドレス
デコーダ３０４により、アドレス値入力端子ＡＤＤＲＯ
−ＡＤＤＲ５の値をデコードして与えられる。
バッファ３０１からの入出力端子部に接続される。この
端子は適宜入出力を選択でき、アドレス指定はアドレス
デコーダ３０４により、アドレス値入力端子ＡＤＤＲＯ
−ＡＤＤＲ５の値をデコードして与えられる。
さて、シリアルデータとして受信されたデータＲＸＤは
、２５ビツトシフトレジスタ３０２に伝送される。先に
述べたＩ１０バッファ３０１とはパラレルデータ伝送を
行うことにより、適宜双方向の伝送が可能である。また
制御信号は、Ｍ’ＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉ
ｎｇ Ｕｎｉｔ ）の状態を制御するＭＰＵインタフェ
ース部３１１．送信モード、受信モードなどといったＣ
ＩＭのモードを規定するモードデコーダ３１２などによ
りもたらされる。
、２５ビツトシフトレジスタ３０２に伝送される。先に
述べたＩ１０バッファ３０１とはパラレルデータ伝送を
行うことにより、適宜双方向の伝送が可能である。また
制御信号は、Ｍ’ＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉ
ｎｇ Ｕｎｉｔ ）の状態を制御するＭＰＵインタフェ
ース部３１１．送信モード、受信モードなどといったＣ
ＩＭのモードを規定するモードデコーダ３１２などによ
りもたらされる。
シフトレジスタに伝送済みの受信データは、外部負荷へ
パラレル出力される。そして、外部負荷の情報をパラレ
ル入力後、そのデータは送信データＴＸＤとして、伝送
される。フェイルセーフ検出部３１３は、カウンタなど
により、ＴＸＤ端子より出力した１フレームの信号が再
びＲＸＤ端子に受信されるまでの時間をカウンタにより
計測している。その時間が所定の値を過ぎたとき、フェ
イルセーフ端子ＦＳ＆”Ｌ”からＨ″にし、データ伝送
の失敗を示すようにする。
パラレル出力される。そして、外部負荷の情報をパラレ
ル入力後、そのデータは送信データＴＸＤとして、伝送
される。フェイルセーフ検出部３１３は、カウンタなど
により、ＴＸＤ端子より出力した１フレームの信号が再
びＲＸＤ端子に受信されるまでの時間をカウンタにより
計測している。その時間が所定の値を過ぎたとき、フェ
イルセーフ端子ＦＳ＆”Ｌ”からＨ″にし、データ伝送
の失敗を示すようにする。
第４図はフェイルセーフ検出法の説明図である。
第３図におけるクロック回路３０８、ステージカウンタ
３０６．フェイルセーフ検出部３１３は、実際は第４図
のように一体化したものである。
３０６．フェイルセーフ検出部３１３は、実際は第４図
のように一体化したものである。
３０８は４段の、３０６は８段の、３１３は５段の２進
カウンタ９９９より構成されており、全部カスケード結
合されている。９９９は、Ｄ−フリップフロップ（この
図において、初期設定を行うプリセット端子ＰＲ，クリ
ア端子ττはあえて無結合にしである）９９５．ＡＮＤ
ゲート９９７、Ｅ ＯＲ（Ｅｘｃｌｖｓｉｖｅ ＯＲ）
ゲート９９６より構成される。なお、Ｑ ｎ ｔ Ｑ
ｎ −１はカウンタ出力。
カウンタ９９９より構成されており、全部カスケード結
合されている。９９９は、Ｄ−フリップフロップ（この
図において、初期設定を行うプリセット端子ＰＲ，クリ
ア端子ττはあえて無結合にしである）９９５．ＡＮＤ
ゲート９９７、Ｅ ＯＲ（Ｅｘｃｌｖｓｉｖｅ ＯＲ）
ゲート９９６より構成される。なお、Ｑ ｎ ｔ Ｑ
ｎ −１はカウンタ出力。
ＣＡＲＲＹｎ、ＣＡＲＲＹｎ−１は桁上り用キャリーフ
ラグである。
ラグである。
２相りロックφｍ、φＳは下位カウンタであるクロック
回路３０８において生成される。３０８は、基本クロッ
クにより常にカウントアツプを行い、クロックを１６分
周している。そしてステージカウンタの値はφｍ、φＳ
を利用し、ＣＩＭの状態を決定するのに利用される。例
えば１本市で利用さ九る１フレームデータはスタートビ
ットがついているのだが、ステージカウンタ値が（００
）Ｈではそのスタートビットを検知し、（０１） Ｈ−
（１８） ＨまではＲＸＤより２４ビツトデータ受信を
行う、というように利用される。
回路３０８において生成される。３０８は、基本クロッ
クにより常にカウントアツプを行い、クロックを１６分
周している。そしてステージカウンタの値はφｍ、φＳ
を利用し、ＣＩＭの状態を決定するのに利用される。例
えば１本市で利用さ九る１フレームデータはスタートビ
ットがついているのだが、ステージカウンタ値が（００
）Ｈではそのスタートビットを検知し、（０１） Ｈ−
（１８） ＨまではＲＸＤより２４ビツトデータ受信を
行う、というように利用される。
そしてＣＩＭは１フレームデータを、（７Ｂ）Ｈで処理
し終わる。尚ここで（）Ｈは１６進法表示である。そし
て次の１フレームデータが得られると、そのスタートビ
ットを検出し、ステージカウンタは（００）Ｈにイニシ
ャライズされる。そして同様の動作をくり返す。ところ
が３０８は常にカウントアツプしているので、次の１フ
レームデータが伝送路の故障などにより得られないとイ
ニシャライズされず、どんどんステージカウンタがカウ
ントアツプされる。そして最後にはフェイルセーフ検出
部３１３の最上位カウンタ出力が発生してしまう。その
出力はＡＮＤゲート９９８によりφＳとのＡＮＤをとり
、伝送失敗を示すフェイルセーフ検出端子７丁がπ″に
なる。
し終わる。尚ここで（）Ｈは１６進法表示である。そし
て次の１フレームデータが得られると、そのスタートビ
ットを検出し、ステージカウンタは（００）Ｈにイニシ
ャライズされる。そして同様の動作をくり返す。ところ
が３０８は常にカウントアツプしているので、次の１フ
レームデータが伝送路の故障などにより得られないとイ
ニシャライズされず、どんどんステージカウンタがカウ
ントアツプされる。そして最後にはフェイルセーフ検出
部３１３の最上位カウンタ出力が発生してしまう。その
出力はＡＮＤゲート９９８によりφＳとのＡＮＤをとり
、伝送失敗を示すフェイルセーフ検出端子７丁がπ″に
なる。
第１図は本発明の一実施例であり、第５図は第１図の動
作説明図である。第１図において、ＣＩＭ （ＬＣＵ）
４０１と諸外部負荷４０３〜４０５間、２個（７）ＣＩ
Ｍ （ＬＣＵとＣＣＵ）間でデータ伝送が行われている
ものとする。この外部負荷とは、例えばヘッドライト、
ホーンなどのことである。そして両ＣＩＭ間では、その
外部負荷に関するデータをシリアル伝送し、ＬＣＵはＣ
ＣＵからのシリアル入力をパラレル出力し、外部負荷へ
もたらし、次に外部負荷からのパラレル入力がＬＣＵに
もたらされ、そのデータはシリアル伝送されてＣＣＵに
もたらされるものとする。データバスは、フェイルセー
フメモリ４０６の端子（スリーステート入出力端子）に
接続されている。フェイルセーフメモリは、フェイルセ
ーブ検出端子ＦＳｍを入力端子としてもち、ＣＩＭ４０
１のフェイルセーブ端子■と接続され、ＦＳの出力をＦ
Ｓｍの入力とする。フェイルセーフメモリにおいて、Ｃ
ＩＭに接続されている電気装置の値、つまり第１図にお
ける端子ＤＩ１００〜１５の値を１ビツトフエイルセー
フメモリ４０９に設定しておく。そしてフェイルセーフ
メモリ内部では、ＴＴＬ （丁ｒａｎｓｉｓｔｏｒ〒ｒ
ａｎｓｉｓｔｏｒ Ｌｅｖｅｌ） レベル入力バツフ
ァ４０８．スリーステート入出力バッファ４０７．ＮＡ
ＮＤゲート４１１．ＮＯＲゲート４２１．ＮＯＴゲート
４１０を図のように接続しておく。
作説明図である。第１図において、ＣＩＭ （ＬＣＵ）
４０１と諸外部負荷４０３〜４０５間、２個（７）ＣＩ
Ｍ （ＬＣＵとＣＣＵ）間でデータ伝送が行われている
ものとする。この外部負荷とは、例えばヘッドライト、
ホーンなどのことである。そして両ＣＩＭ間では、その
外部負荷に関するデータをシリアル伝送し、ＬＣＵはＣ
ＣＵからのシリアル入力をパラレル出力し、外部負荷へ
もたらし、次に外部負荷からのパラレル入力がＬＣＵに
もたらされ、そのデータはシリアル伝送されてＣＣＵに
もたらされるものとする。データバスは、フェイルセー
フメモリ４０６の端子（スリーステート入出力端子）に
接続されている。フェイルセーフメモリは、フェイルセ
ーブ検出端子ＦＳｍを入力端子としてもち、ＣＩＭ４０
１のフェイルセーブ端子■と接続され、ＦＳの出力をＦ
Ｓｍの入力とする。フェイルセーフメモリにおいて、Ｃ
ＩＭに接続されている電気装置の値、つまり第１図にお
ける端子ＤＩ１００〜１５の値を１ビツトフエイルセー
フメモリ４０９に設定しておく。そしてフェイルセーフ
メモリ内部では、ＴＴＬ （丁ｒａｎｓｉｓｔｏｒ〒ｒ
ａｎｓｉｓｔｏｒ Ｌｅｖｅｌ） レベル入力バツフ
ァ４０８．スリーステート入出力バッファ４０７．ＮＡ
ＮＤゲート４１１．ＮＯＲゲート４２１．ＮＯＴゲート
４１０を図のように接続しておく。
第５図は動作説明図である。正常伝送時にはフェイルセ
ーフ端子ＦＳ、ＦＳがパτ″になる。よってＮＡＮＤ入
力が′τ”、ＮＯＲ入力がπ″となり、スリーステート
入出力バッファは図のようにオフ状態になり、入力ピン
になる。よってデータ伝送はＣＩＭと外部負荷間で行わ
れ、外部負荷のデータが変更するごとに、１ピツトフエ
イルセーフデータが更新される。
ーフ端子ＦＳ、ＦＳがパτ″になる。よってＮＡＮＤ入
力が′τ”、ＮＯＲ入力がπ″となり、スリーステート
入出力バッファは図のようにオフ状態になり、入力ピン
になる。よってデータ伝送はＣＩＭと外部負荷間で行わ
れ、外部負荷のデータが変更するごとに、１ピツトフエ
イルセーフデータが更新される。
さて、伝送路間で故障が発生したときには。
ＦＳ、ＦＳが“Ｈ”になる、よってＮＡＮＤ入力が“π
”、ＮＯＲ入力がτ”になる、１ビツトフエイルセーフ
メモリが“Ｌ ”のときはＮＡＮＤ、ＮＯＲ出力はそれ
ぞれ“πｕ、ｕπ”となる。１ビツトフエイルセーフメ
モリが（ｊ ＨＩＩのときはＮＡＮＤ、ＮＯＲ出力はそ
れぞれτ′″、″τ″となり、スリーステート入出力バ
ッファはいずれの場合でも出力状態になる６本実施例に
よれば、１ビツトフエイルセーフメモリの値が、故障時
に直接ＣＩＭ（ＬＣＵ）と外部負荷に直接格納されるこ
とになる。
”、ＮＯＲ入力がτ”になる、１ビツトフエイルセーフ
メモリが“Ｌ ”のときはＮＡＮＤ、ＮＯＲ出力はそれ
ぞれ“πｕ、ｕπ”となる。１ビツトフエイルセーフメ
モリが（ｊ ＨＩＩのときはＮＡＮＤ、ＮＯＲ出力はそ
れぞれτ′″、″τ″となり、スリーステート入出力バ
ッファはいずれの場合でも出力状態になる６本実施例に
よれば、１ビツトフエイルセーフメモリの値が、故障時
に直接ＣＩＭ（ＬＣＵ）と外部負荷に直接格納されるこ
とになる。
本発明によれば、ＣＣＵと各ＬＣＵ間でデータ伝送を行
っている際に、何らかの原因で伝送路に故障が発生した
ときでも、故障の影響を受ける電気装置には現在の状態
を維持するためのフェイルセーフデータが格納されると
いうことを意味しており、フェイルセーフを確立する効
果がある。
っている際に、何らかの原因で伝送路に故障が発生した
ときでも、故障の影響を受ける電気装置には現在の状態
を維持するためのフェイルセーフデータが格納されると
いうことを意味しており、フェイルセーフを確立する効
果がある。
第１図は本発明の一実施例、第２図は自動車内集約配線
システムの一例を示す説明図、第３図はＣＩＭのブロッ
ク構成図、第４図はフェイルセーフ検出法の説明図、第
５図は第１図の動作説明図である。
システムの一例を示す説明図、第３図はＣＩＭのブロッ
ク構成図、第４図はフェイルセーフ検出法の説明図、第
５図は第１図の動作説明図である。
Claims (1)
- １、自動車内に設けられ、センサなどの信号を取り込み
、また制御指令に基づき自動車内の機器を制御するため
の少なくとも１個の子局と、子局よりの情報を受け、そ
の情報により演算処理を行つた結果をもとに、子局へ上
記制御指令を送る親局より成る自動車内信号伝送装置に
おいて、親局の制御指令に対してもたらされる子局から
の情報の応答時間を監視する装置と、上記子局の制御す
る各機器の値をそれぞれ所定の値であるフェイルセーフ
データとして保持する装置を設け、伝送中に、上記応答
時間が所定の値を経過しないという条件を満足したとき
、各子局の制御する各機器の現在の値を、その都度フェ
イルセーフデータとして更新し、また同条件を満足しな
いときに、各機器の値を上記フェイルセーフデータとし
て保持することを特徴とする、集約配線のフェイルセー
フ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28292685A JPS62143102A (ja) | 1985-12-18 | 1985-12-18 | 集約配線のフエイルセ−フ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28292685A JPS62143102A (ja) | 1985-12-18 | 1985-12-18 | 集約配線のフエイルセ−フ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143102A true JPS62143102A (ja) | 1987-06-26 |
Family
ID=17658901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28292685A Pending JPS62143102A (ja) | 1985-12-18 | 1985-12-18 | 集約配線のフエイルセ−フ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143102A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02133080U (ja) * | 1989-04-05 | 1990-11-05 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107944A (ja) * | 1983-11-16 | 1985-06-13 | Hitachi Ltd | 自動車の集約配線システム |
| JPS60201401A (ja) * | 1984-03-26 | 1985-10-11 | Yokogawa Hokushin Electric Corp | プロセス制御方法 |
-
1985
- 1985-12-18 JP JP28292685A patent/JPS62143102A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107944A (ja) * | 1983-11-16 | 1985-06-13 | Hitachi Ltd | 自動車の集約配線システム |
| JPS60201401A (ja) * | 1984-03-26 | 1985-10-11 | Yokogawa Hokushin Electric Corp | プロセス制御方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02133080U (ja) * | 1989-04-05 | 1990-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5832397A (en) | Integrated wiring systems for a vehicle control system | |
| JP3939327B2 (ja) | データ送信及び受信方法、データ送信及び受信装置 | |
| US5418526A (en) | Slave bus controller circuit for class A motor vehicle data communications | |
| JP3082282B2 (ja) | 車載用通信装置 | |
| US20160277208A1 (en) | Vehicle communication system | |
| US5384765A (en) | Automobile multiplex data communication system including fail-safe function for LAN communication network | |
| KR20190136214A (ko) | Can과 통합된 bcm을 테스트하는 장치 | |
| JP2851003B2 (ja) | 車両内ネットワーク制御装置 | |
| JPS62143102A (ja) | 集約配線のフエイルセ−フ方式 | |
| JPH11321569A (ja) | 車両用ワイパ制御装置 | |
| JPH0523095B2 (ja) | ||
| KR101165854B1 (ko) | 모스트 시스템의 자기진단 시스템 | |
| CN218547290U (zh) | 基于FlexRay网络通信的倒伏装置控制电路及装置 | |
| WO2017099006A1 (ja) | 電子制御装置 | |
| JP2764858B2 (ja) | データ伝送システム | |
| JP3807299B2 (ja) | 多重通信装置、多重通信システム | |
| JPS61218243A (ja) | 集約配線システム | |
| JPS62232294A (ja) | 集約配線のフエイルセ−フ方式 | |
| JP2764857B2 (ja) | 通信処理用回路素子 | |
| JP2021183432A (ja) | 通信システム | |
| JPH11220501A (ja) | 信号処理回路 | |
| KR20030062100A (ko) | 분산 네트워크를 이용한 차량 동작 제어 장치 및 그 방법 | |
| JPH03206000A (ja) | 集約配線システム | |
| JPS59106345A (ja) | イグニツシヨンスイツチに関する自動車用配線装置 | |
| JPH0537561Y2 (ja) |