JPS60107944A - 自動車の集約配線システム - Google Patents
自動車の集約配線システムInfo
- Publication number
- JPS60107944A JPS60107944A JP58213938A JP21393883A JPS60107944A JP S60107944 A JPS60107944 A JP S60107944A JP 58213938 A JP58213938 A JP 58213938A JP 21393883 A JP21393883 A JP 21393883A JP S60107944 A JPS60107944 A JP S60107944A
- Authority
- JP
- Japan
- Prior art keywords
- wiring system
- control
- data
- processing device
- terminal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C25/00—Arrangements for preventing or correcting errors; Monitoring arrangements
Landscapes
- Small-Scale Networks (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用１分野〕
本発明は、中央処理装置と端末処理装置とを有する信号
伝送システムに係り、特に、自動車において光ファイバ
を用いた集約配線システムに関する。
伝送システムに係り、特に、自動車において光ファイバ
を用いた集約配線システムに関する。
自動車には、各種ランプ、モータなどの電気装置、およ
び各種センサ、スイッチ等が多数塔載されており、その
数はカーエレクトロニクスの進展により、増大する一方
である。この結果、自動車において信号を伝送している
配線、いわゆるワイヤーハーネスは大型かつ複雑なもの
となり、自動車の小型・軽量化の障害となるほか、ワイ
ヤーハーネス自体の生産性、保守性などの点で大きな問
題となりつつある。これを解決する方法として、１本の
信号線で複数個の信号を伝送する多重伝送技術を利用し
た配線システムが提案されている。
び各種センサ、スイッチ等が多数塔載されており、その
数はカーエレクトロニクスの進展により、増大する一方
である。この結果、自動車において信号を伝送している
配線、いわゆるワイヤーハーネスは大型かつ複雑なもの
となり、自動車の小型・軽量化の障害となるほか、ワイ
ヤーハーネス自体の生産性、保守性などの点で大きな問
題となりつつある。これを解決する方法として、１本の
信号線で複数個の信号を伝送する多重伝送技術を利用し
た配線システムが提案されている。
第１図はこのようなシステムの一例である。中央処理装
置ｌは、多重信号伝送路である光ファイバ２を介して複
数の端末処理装置１１〜１８と信号の送受信を行なって
いる。端末処理装置１１〜１８は、中央処理装置１から
受信した信号により、端末処理装置１１〜１８に接続し
ている電気装置１１１〜１８８を制御している。同図に
おいて、中央処理装置１と端末処理装置１１を接続して
いる光ファイバ２が断線した場合を想定してみると、電
気装置１１１〜１８８は、中央処理装置１から制御不可
能な状態であり、非常に危険である。
置ｌは、多重信号伝送路である光ファイバ２を介して複
数の端末処理装置１１〜１８と信号の送受信を行なって
いる。端末処理装置１１〜１８は、中央処理装置１から
受信した信号により、端末処理装置１１〜１８に接続し
ている電気装置１１１〜１８８を制御している。同図に
おいて、中央処理装置１と端末処理装置１１を接続して
いる光ファイバ２が断線した場合を想定してみると、電
気装置１１１〜１８８は、中央処理装置１から制御不可
能な状態であり、非常に危険である。
したがって、このようなシステムにおいては、多重信号
伝送線路の異常に対して、異常を検出し、電気装置を安
全に制御するフェイルセーフ手段をシステム全体として
有していることが必要である。
伝送線路の異常に対して、異常を検出し、電気装置を安
全に制御するフェイルセーフ手段をシステム全体として
有していることが必要である。
このようなフェイルセーフ手段を有する自動車内信号伝
送システムとしては、特開昭５５−１０５４９０号公報
がある。この公報による信号伝送システムでは、抵抗と
キャパシタで構成される充放電回路の時定数で決まるタ
イマを用いている。また、異常時の電気装置の制御は、
ダイオードおよびｊ〜ランジスタ間の接続を変更して０
Ｎ１０ＦＦを切り替えて行なっている。
送システムとしては、特開昭５５−１０５４９０号公報
がある。この公報による信号伝送システムでは、抵抗と
キャパシタで構成される充放電回路の時定数で決まるタ
イマを用いている。また、異常時の電気装置の制御は、
ダイオードおよびｊ〜ランジスタ間の接続を変更して０
Ｎ１０ＦＦを切り替えて行なっている。
ところで、第１図に示すような信号伝送システムは、伝
送誤り制御、アナログ信号処理機能などの多くの機能を
必要とするため、中央処理装置１および端末処理装置１
１〜１８は大規模な回路構成となり、自動車においては
集積化が不可欠である。しかしながら、特開昭５５〜１
０５／１９０号公報に記載の信号伝送システムでは、タ
イマとして抵抗とキャパシタを用いていること、さらに
、電気装置の制御方法としてダイオードおよびトランジ
スタの接続の変更など集積化に適さない要素が多くあっ
た。また、抵抗、キャパシタのばらつきあるし４は経時
変化のため、タイマの精度が悪いという問題があった。
送誤り制御、アナログ信号処理機能などの多くの機能を
必要とするため、中央処理装置１および端末処理装置１
１〜１８は大規模な回路構成となり、自動車においては
集積化が不可欠である。しかしながら、特開昭５５〜１
０５／１９０号公報に記載の信号伝送システムでは、タ
イマとして抵抗とキャパシタを用いていること、さらに
、電気装置の制御方法としてダイオードおよびトランジ
スタの接続の変更など集積化に適さない要素が多くあっ
た。また、抵抗、キャパシタのばらつきあるし４は経時
変化のため、タイマの精度が悪いという問題があった。
本発明の目的は、以上の問題点を解消し、集積化に適し
た回路構成で、信号伝送線路の異常に対して、異常を検
出する機能と異常時に電気装置を安全な方向に制御する
機能とのフェイルセーフ手段を有する集約配線システム
を提供することにある。
た回路構成で、信号伝送線路の異常に対して、異常を検
出する機能と異常時に電気装置を安全な方向に制御する
機能とのフェイルセーフ手段を有する集約配線システム
を提供することにある。
上記目標を達成するために、本発明では、タイマとして
制御用カウンタを利用し、フェイルセーフ専用のカウン
タを直列に接続した構成とし、異常時の電気装置の制御
方法として、フエイルセーンデータを保持しておくレジ
スタを有し、中央処理装置からデータを書き込めるよう
にしたものである。
制御用カウンタを利用し、フェイルセーフ専用のカウン
タを直列に接続した構成とし、異常時の電気装置の制御
方法として、フエイルセーンデータを保持しておくレジ
スタを有し、中央処理装置からデータを書き込めるよう
にしたものである。
第１図は本発明による集約配線システムの一実施例を示
す構成図である。
す構成図である。
第２図は、中央処理装置ｌおよび端末処理装置１１〜１
８のキーコンボーネン（・であるイａ号伝送制御回路の
回路構成図である。信号伝送制御回路にはアドレスが割
り当てられており、アドレス端子９１〜９４に与えられ
、アドレス端子ダ９θで、デユードさ才し、その出力は
人出バッファ８０の人出力方向を制御する。すなわち、
アドレスと一°致する数を出力バッファとし、残りは六
カッくツノアとなるようになっている。受信信号は、ラ
イン６１からシフＩ−レジスタ６０および同期回路３０
に送られる。前記同期回路３０は受信信号の先頭にある
スター１−ビットを検出し、受信信号に同期した二相ク
ロックφＨ１およびφＳを生成する。
８のキーコンボーネン（・であるイａ号伝送制御回路の
回路構成図である。信号伝送制御回路にはアドレスが割
り当てられており、アドレス端子９１〜９４に与えられ
、アドレス端子ダ９θで、デユードさ才し、その出力は
人出バッファ８０の人出力方向を制御する。すなわち、
アドレスと一°致する数を出力バッファとし、残りは六
カッくツノアとなるようになっている。受信信号は、ラ
イン６１からシフＩ−レジスタ６０および同期回路３０
に送られる。前記同期回路３０は受信信号の先頭にある
スター１−ビットを検出し、受信信号に同期した二相ク
ロックφＨ１およびφＳを生成する。
φ。およびφ９は制御の基本となるクロックである。制
御回路５０は、基本クロックφ。、ψ！、ｈＩらシーケ
ンス制御信号を生成する部分で、φ、をカウントするカ
ウンタを有している。受信信号はシフトレジスタ６０に
格納された後、誤り制御回路４０によりアドレス端子９
１〜９４に与えられたアドレスと受信データのアドレス
部との照合および伝送誤りヂエツクを受け、エラーが無
ければ受信信号を人出力バッファ８０に転送し、人出力
バツファ８０に接続さ汎ている電気装置を制御する。２
０は伝送線路の断線等の異’ｔ’Ａ゛を検出する異常検
出回路であり、７０は異常時に電気装置を安全に制御す
るためのデータを保持しておくＦＩＳレジスタである。
御回路５０は、基本クロックφ。、ψ！、ｈＩらシーケ
ンス制御信号を生成する部分で、φ、をカウントするカ
ウンタを有している。受信信号はシフトレジスタ６０に
格納された後、誤り制御回路４０によりアドレス端子９
１〜９４に与えられたアドレスと受信データのアドレス
部との照合および伝送誤りヂエツクを受け、エラーが無
ければ受信信号を人出力バッファ８０に転送し、人出力
バツファ８０に接続さ汎ている電気装置を制御する。２
０は伝送線路の断線等の異’ｔ’Ａ゛を検出する異常検
出回路であり、７０は異常時に電気装置を安全に制御す
るためのデータを保持しておくＦＩＳレジスタである。
こ４しらについては、第４図を用いて詳細に説明する。
第３図は、第２図に示した信号伝送制御回路の状態遷移
図である。受信待ちである７１′ドル状態から、中央処
理装置で生成した信号のスター１ヘビツ１−を受信する
と受信状態に移る。受信終了時に誤りチェックが行なわ
れ、エラーがあればアイドル状態に戻るが、エラーがな
ければ受信信号を人出力バツファに転送し、次のゼロ送
信状態に移る。
図である。受信待ちである７１′ドル状態から、中央処
理装置で生成した信号のスター１ヘビツ１−を受信する
と受信状態に移る。受信終了時に誤りチェックが行なわ
れ、エラーがあればアイドル状態に戻るが、エラーがな
ければ受信信号を人出力バツファに転送し、次のゼロ送
信状態に移る。
この状態の終了時にスイッチやセンサなどのモニタデー
タを取り込み、中央処理装置への送信状態となる。信号
伝送制御回路は以上の状態を緑返し実行している。
タを取り込み、中央処理装置への送信状態となる。信号
伝送制御回路は以上の状態を緑返し実行している。
第４図は、異常検出回路２０およびｔ；” ｉ ｓレジ
スタ７０の部分の回路構成である。制御回路５０に含ま
れるカウンタにフェイルセーフ専用のカウンタ２３を接
続してタイマを構成している。同図では４ピツｌ〜のカ
ウンタを用いているが、制御項目、制御点数によって何
ビットのカウンタを用いるかが決まる。制御回路５０内
のカウンタの最終ビットのキャリーアウトＣＡＲＲＹを
カウンタ２３のイネーブルＴＥに接続し、クリアＣＬＲ
にはＷＲＩＴＥ Ｓ Ｔ Ｂ 、 ＲＥＳＨＴ及びＦＳ
ＳＴｌｌ （１） Ｎ ＯＲ出力を接続している。ここ
で１ｗＲＩＴＩＥ Ｓ Ｔ １３はシフトレジスタ６０
のデータを人出力バツファに転送するだめのロックで、
ＦＳＳＴＢはシフ１−レジスタ６０のデータをＦＩＳレ
ジスタ７０に書き込むためのロックである。Ｒ［ＥＳＥ
Ｔは外部からのりセラ１−人力である。これらのロック
は正常にデータを受信した場合にしか出ないから、こΦ
ようにカウンタを構成しておけば、信号伝送線路の異常
などにより信号を受信できなくなった場合には、カウン
タはカウントし続け、やがてオーバーフローとなる。
スタ７０の部分の回路構成である。制御回路５０に含ま
れるカウンタにフェイルセーフ専用のカウンタ２３を接
続してタイマを構成している。同図では４ピツｌ〜のカ
ウンタを用いているが、制御項目、制御点数によって何
ビットのカウンタを用いるかが決まる。制御回路５０内
のカウンタの最終ビットのキャリーアウトＣＡＲＲＹを
カウンタ２３のイネーブルＴＥに接続し、クリアＣＬＲ
にはＷＲＩＴＥ Ｓ Ｔ Ｂ 、 ＲＥＳＨＴ及びＦＳ
ＳＴｌｌ （１） Ｎ ＯＲ出力を接続している。ここ
で１ｗＲＩＴＩＥ Ｓ Ｔ １３はシフトレジスタ６０
のデータを人出力バツファに転送するだめのロックで、
ＦＳＳＴＢはシフ１−レジスタ６０のデータをＦＩＳレ
ジスタ７０に書き込むためのロックである。Ｒ［ＥＳＥ
Ｔは外部からのりセラ１−人力である。これらのロック
は正常にデータを受信した場合にしか出ないから、こΦ
ようにカウンタを構成しておけば、信号伝送線路の異常
などにより信号を受信できなくなった場合には、カウン
タはカウントし続け、やがてオーバーフローとなる。
ＮＡＮＤゲー１〜２５は、カウンタ２３の出力の出力と
制御回路５０内のカウンタの出力を入力とし、前記オー
バーフローを検出する素子で、この出力により、Ａ Ｎ
Ｄ −ＯＲグー１〜２８を制御し、人出力バツファ８
０に対してＦ／Ｓレジスタ７０のデータをオープンする
かシフトレジスタ６０のデータをオープンするかの切替
えを行なっている。フリップフロップ６０１はシフ１へ
レジスタ６０を構成するフリップフロップ、ＦＳ−ＦＦ
７０１はＦＩＳレジスタ７０を構成するフリップフロッ
プ、ｌｏ−Ｆｌ？８０１は入出力バッファを構成するフ
リップフロップである。
制御回路５０内のカウンタの出力を入力とし、前記オー
バーフローを検出する素子で、この出力により、Ａ Ｎ
Ｄ −ＯＲグー１〜２８を制御し、人出力バツファ８
０に対してＦ／Ｓレジスタ７０のデータをオープンする
かシフトレジスタ６０のデータをオープンするかの切替
えを行なっている。フリップフロップ６０１はシフ１へ
レジスタ６０を構成するフリップフロップ、ＦＳ−ＦＦ
７０１はＦＩＳレジスタ７０を構成するフリップフロッ
プ、ｌｏ−Ｆｌ？８０１は入出力バッファを構成するフ
リップフロップである。
第５図は基本クロックφ、、φ５と第４図のタイミング
チャートを示している。カウンタの出力がすべてｒｒ
Ｈｕになるとインバータ２６の出力ＳＦはＨ″となる。
チャートを示している。カウンタの出力がすべてｒｒ
Ｈｕになるとインバータ２６の出力ＳＦはＨ″となる。
ｌｏ−ＦＦ８０１（７）書込りＣ１”／りＳ Ｔ Ｂは
Ｓｒ とφｓ （７）ＡＮＤ出力あるいはｌｄ ＩＩ
Ｉ １’ ［４ＳＴＢのタイミングで出るようになって
いる。異常状態ではＳＦでＦＳ−ＦＦ７０１のデータを
オープンさせ、ＳＴＢで１０−夏？Ｆ８０１に°にき込
むようになっている。異常状態から脱出した場合には１
ｉｌＲＩＴＥ Ｓ Ｔ Ｂ （ＦＳＳＴＩＪ）でカウン
タ２３をクリアし、フリップフロップ６０１のデータを
１Ｏ−ＦＦ８０ ］ （ＦＳ−ＦＦ７０１）にみき込む
ようになっている。
Ｓｒ とφｓ （７）ＡＮＤ出力あるいはｌｄ ＩＩ
Ｉ １’ ［４ＳＴＢのタイミングで出るようになって
いる。異常状態ではＳＦでＦＳ−ＦＦ７０１のデータを
オープンさせ、ＳＴＢで１０−夏？Ｆ８０１に°にき込
むようになっている。異常状態から脱出した場合には１
ｉｌＲＩＴＥ Ｓ Ｔ Ｂ （ＦＳＳＴＩＪ）でカウン
タ２３をクリアし、フリップフロップ６０１のデータを
１Ｏ−ＦＦ８０ ］ （ＦＳ−ＦＦ７０１）にみき込む
ようになっている。
第６図に本発明システムにおける中央処理装置で生成す
るデータフォーマットの一例を示す。先頭に送信先を決
めるアドレスデータ部４ビットがあり、次いて制御デー
タ１４ピツ１〜が続く。次の５ビツトは未使用部分で、
最後に制御データが異常時の制御データかどうかを区別
するための１ビツトがあり、全体で２４ビット構成とな
っている。
るデータフォーマットの一例を示す。先頭に送信先を決
めるアドレスデータ部４ビットがあり、次いて制御デー
タ１４ピツ１〜が続く。次の５ビツトは未使用部分で、
最後に制御データが異常時の制御データかどうかを区別
するための１ビツトがあり、全体で２４ビット構成とな
っている。
最後のピッ１−が＃ Ｉ ＩＩであればシフトレジスタ
６０内のデータをＦＳＳＴＢによりＦ／Ｓレジスタ７０
に書き込み、１０″″であればＷＲｉＴＨＳ Ｔ １３
により人出カバツファ８０に書き込むようになっている
。
６０内のデータをＦＳＳＴＢによりＦ／Ｓレジスタ７０
に書き込み、１０″″であればＷＲｉＴＨＳ Ｔ １３
により人出カバツファ８０に書き込むようになっている
。
本実施例では、端末処理装置に接続している電気装置毎
に、電気装置の性質、安全性に応じて異常時の制御を行
なえるという特長をもっている。
に、電気装置の性質、安全性に応じて異常時の制御を行
なえるという特長をもっている。
さらに、異常時の制御データは中央処理装置から更新が
可能となっているから、周期的に制御データを更新する
ことにより、雑音の影響による制御データの反転による
異常時の危険動作を防止することができ、信頼性を確保
できる。また、異常時の制御を周囲の状況により変更で
きるという特長をもっている。たとえば、ヘッドライト
を例にあげると、明暗センサを用いるかあるいは過去の
制御データを記憶しておくことにより、昼間は梢す制御
を夜間は点ける制御をすることができる。
可能となっているから、周期的に制御データを更新する
ことにより、雑音の影響による制御データの反転による
異常時の危険動作を防止することができ、信頼性を確保
できる。また、異常時の制御を周囲の状況により変更で
きるという特長をもっている。たとえば、ヘッドライト
を例にあげると、明暗センサを用いるかあるいは過去の
制御データを記憶しておくことにより、昼間は梢す制御
を夜間は点ける制御をすることができる。
第７図は、第２図においてＦ／Ｓレジスタ７０のかわり
にＲＯＭ７５０を用いた実施例である。
にＲＯＭ７５０を用いた実施例である。
ｌ＜ｏＭ７５０を用いた場合には、ＲＯＭ７５０内のデ
ータを変更することは不可能であるから、予め数種類の
制御データを書き込んでおき、異常発生時の状況により
制御データを選択して人出力バツファ８０に書き込むよ
うになっている。
ータを変更することは不可能であるから、予め数種類の
制御データを書き込んでおき、異常発生時の状況により
制御データを選択して人出力バツファ８０に書き込むよ
うになっている。
第８図は、第７図の実施例の中央処理装置が生成するデ
ータのフォーマットの一例である。最後の２ビツトを異
常時の制御データを選択するために用いている。
ータのフォーマットの一例である。最後の２ビツトを異
常時の制御データを選択するために用いている。
第９図は第７図の実施例の異常検出部と１（０Ｍ７５０
付近の回路構成図である。異常検出部は、制御回路５０
（第７図）に含まれている伝送制御用のカウンタと直列
にカウンタ２３を接続したタイマで構成されている。正
常なデータを受信したときに発生するクロックＷＲＩＴ
Ｅ Ｓ Ｔ Ｂを前記タイマでモニタしている。ＮＡＮ
Ｄ２５でカウンタ（２３及び前段のカウンタ）の出力が
すべてｌになるのを検出した場合に異常が発生したもの
とみなしまず。
付近の回路構成図である。異常検出部は、制御回路５０
（第７図）に含まれている伝送制御用のカウンタと直列
にカウンタ２３を接続したタイマで構成されている。正
常なデータを受信したときに発生するクロックＷＲＩＴ
Ｅ Ｓ Ｔ Ｂを前記タイマでモニタしている。ＮＡＮ
Ｄ２５でカウンタ（２３及び前段のカウンタ）の出力が
すべてｌになるのを検出した場合に異常が発生したもの
とみなしまず。
正常に伝送を行なっている場合には、ＮＡＮＤ２５の出
力は′ｌ″であるので、ＡＮＬ）−ＯＲ２８の出力は、
シフトレジスタ６０の中で制御データが格納される部分
を構成するフリップフロップ６０１の出力と等しくなる
。従って、ＷＲＴＴＨＳ Ｔ Ｂによってシフトレジス
タ６０の値がＩ１０バッファ８０に書き込まれる。これ
と同時に、 ＷＲＩＴＥＳＴＢによってシフトレジスタ
６０の中でＲＯＭ７５０のアドレスを選択するためのデ
ータが格納される部分を構成するフリップフロップ６０
２゜６０３の値が、それぞれバッファレジスタ７６０゜
７７０に杏き込まれる。
力は′ｌ″であるので、ＡＮＬ）−ＯＲ２８の出力は、
シフトレジスタ６０の中で制御データが格納される部分
を構成するフリップフロップ６０１の出力と等しくなる
。従って、ＷＲＴＴＨＳ Ｔ Ｂによってシフトレジス
タ６０の値がＩ１０バッファ８０に書き込まれる。これ
と同時に、 ＷＲＩＴＥＳＴＢによってシフトレジスタ
６０の中でＲＯＭ７５０のアドレスを選択するためのデ
ータが格納される部分を構成するフリップフロップ６０
２゜６０３の値が、それぞれバッファレジスタ７６０゜
７７０に杏き込まれる。
第２図の実施例では、レジスタを用いているため、雑音
などによりデータが反転する可能性があるが、本実施例
は、雑音に強く、高信頼である。
などによりデータが反転する可能性があるが、本実施例
は、雑音に強く、高信頼である。
また、中央処理装置は、フェイルセーフ用の制御データ
を送信する必要がないため、伝送制御に専念できるとい
う特長がある。
を送信する必要がないため、伝送制御に専念できるとい
う特長がある。
以上、端末処理装置側からフェイルセーフ手段につい′
Ｃ説明してきたが、以下、中央処理装置側から説明する
。
Ｃ説明してきたが、以下、中央処理装置側から説明する
。
端末処理装置における信号伝送制御回路は、第３図に示
すように、受信→送信の順序関係がある。
すように、受信→送信の順序関係がある。
こＪしを、中央処理装置の立場でみてみると、制御デー
タを送信したあとは、モニタデータの受信を期待しＣい
る。このことを利用して、信号伝送路の異常を検出する
ことができる。異常が発生した場合には、正しいデータ
を受信できなくなるから、中央処理装置ではソフトウェ
アにより異常発生の有無を監視することができ、異常時
には、異常発生箇所も限定して運転者に知らせることが
できるようになっている。
タを送信したあとは、モニタデータの受信を期待しＣい
る。このことを利用して、信号伝送路の異常を検出する
ことができる。異常が発生した場合には、正しいデータ
を受信できなくなるから、中央処理装置ではソフトウェ
アにより異常発生の有無を監視することができ、異常時
には、異常発生箇所も限定して運転者に知らせることが
できるようになっている。
一方、中央処理装置の異常により、正しい制御データを
送信できなくなった場合には、すでに説明したように端
末処理装置で検出することができ、電気装置を制御でき
るようになっている。
送信できなくなった場合には、すでに説明したように端
末処理装置で検出することができ、電気装置を制御でき
るようになっている。
第１Ｏ図に、フェイルセーフ用にレジスタを内蔵し、異
常時制御データを変更できる第２図の実施例を用いた集
約配線システムの制御のフＬｌ−を示す。中央処理装置
では、受信データをもとに送信データを作成するため、
１回目の伝送では、送信データを作成するための情報が
ない。そこで、１回目の伝送では、予じめ定めて、１３
いて初期制御データを送信するようになっている。１回
１」の伝送かどうかを判断するためにＩＱｏｇを用い、
電源投入によるスター１〜後、直しに１にセットし、全
端末処理装置と１回目の伝送が終了したなら、０にクリ
アするようになっている。外部装置を制御するのか、異
常時の制御データを送信するのかを切換えるのがＮで、
Ｎ＝０となった時にフェイルセーフ用の制御データを送
信するようになっている。
常時制御データを変更できる第２図の実施例を用いた集
約配線システムの制御のフＬｌ−を示す。中央処理装置
では、受信データをもとに送信データを作成するため、
１回目の伝送では、送信データを作成するための情報が
ない。そこで、１回目の伝送では、予じめ定めて、１３
いて初期制御データを送信するようになっている。１回
１」の伝送かどうかを判断するためにＩＱｏｇを用い、
電源投入によるスター１〜後、直しに１にセットし、全
端末処理装置と１回目の伝送が終了したなら、０にクリ
アするようになっている。外部装置を制御するのか、異
常時の制御データを送信するのかを切換えるのがＮで、
Ｎ＝０となった時にフェイルセーフ用の制御データを送
信するようになっている。
初期制御データ送信後にフェイルセーフ用の制御データ
を送るために、スタート後、直ちにＯにクリアしでいる
。Ｃｏｕｎｔは、制御データ何回送信する・１４に、フ
ェイルセーフ用の制御データを送信するかを決める数で
ある。端末処理装置から返信されるデータは、割込処理
で受信する。割込要求の発生がなく、データ受信を２回
連続してできなかった場合には、異常発生が考えられる
ため、警報を発するようになっている。
を送るために、スタート後、直ちにＯにクリアしでいる
。Ｃｏｕｎｔは、制御データ何回送信する・１４に、フ
ェイルセーフ用の制御データを送信するかを決める数で
ある。端末処理装置から返信されるデータは、割込処理
で受信する。割込要求の発生がなく、データ受信を２回
連続してできなかった場合には、異常発生が考えられる
ため、警報を発するようになっている。
割込処理ルーチンでは、返信データの取り込み制御デー
タの作成およびフェイルセーフ用の制御データの作成を
行なう。メインルーチンでＮ＝０のどき、フェイルセー
フ用の制御データを送信するようになっているため、Ｎ
＝１のときに、フェイルセーフ用の一制御データを作成
し、Ｎ＝１のときに、外部装置制御データを作成するよ
うになっている。
タの作成およびフェイルセーフ用の制御データの作成を
行なう。メインルーチンでＮ＝０のどき、フェイルセー
フ用の制御データを送信するようになっているため、Ｎ
＝１のときに、フェイルセーフ用の一制御データを作成
し、Ｎ＝１のときに、外部装置制御データを作成するよ
うになっている。
以上、説明してきたように、本発明による集約配線シス
テムによれば、信号伝送路の異常等に苅して、電気装置
の誤動作を防止でき、中央処理装置と端末処理装置との
相互監視方式により高信頼性を達成でき、しかも、すべ
てデジタル回路で４ｒ′η成しているため某積化に最適
な回路によりシステムを実現できる。
テムによれば、信号伝送路の異常等に苅して、電気装置
の誤動作を防止でき、中央処理装置と端末処理装置との
相互監視方式により高信頼性を達成でき、しかも、すべ
てデジタル回路で４ｒ′η成しているため某積化に最適
な回路によりシステムを実現できる。
第１図は本発明による集約配線システムの一実施例を示
す構成図、第２図は信号伝送制御回路の一実施例を示す
回路構成図、第３図は前記（ｉｆ号伝送制御回路の状態
遷移図、第４図は前記信号伝送制御回路における異常処
理部分のｒ！Ａ路図、第５図は前記異常処理部分の回路
のタイミングチーＮ’−１−１第６図は前記信号伝送制
御回路′Ｃ−扱うデータノオーマツ１〜の一例を示す図
、第７図は信号伝送１ｉｊ制御回路の他の実施例を示す
回路構成図、第８図は１１ｉ記信号伝送制御回路で扱う
データフォーマットの一例を示す図、第９図は異常処ア
１１部分の回路図、第１０図は集約配線システムの制御
フローを示す図である。 ｌ・・・中央処理装置、２・・・光ファイバ、１１〜１
８・・・端末処理装置、ＩＩＩ’−１８８・・・電気装
置。 ２０・・・異常検出回路、３０・・・同期回路、４ｏ・
・・誤り制御回路、５０・・・制御回路、６０・・・シ
フトレジスタ、７０・・・Ｉ・’／Ｓレジスタ、８ｏ・
・・Ｆ／Ｓレジスタ、９０・・７１〜レスデコーダ、９
０〜９４・・・アドレス端子、２３・・・カウンタ、６
０１，７０１゜８０１・・・フリップフロップ、７５０
・・・ＲＯＭ、茅 １ ロ ー ３θ ２θ 茅３０ ＄ ４図 ８５ 圀 ！１ｉｒＦ３ 多ト 乙 国 茅 ７ 目 ９０ 第δ 目 ’ｌ 図
す構成図、第２図は信号伝送制御回路の一実施例を示す
回路構成図、第３図は前記（ｉｆ号伝送制御回路の状態
遷移図、第４図は前記信号伝送制御回路における異常処
理部分のｒ！Ａ路図、第５図は前記異常処理部分の回路
のタイミングチーＮ’−１−１第６図は前記信号伝送制
御回路′Ｃ−扱うデータノオーマツ１〜の一例を示す図
、第７図は信号伝送１ｉｊ制御回路の他の実施例を示す
回路構成図、第８図は１１ｉ記信号伝送制御回路で扱う
データフォーマットの一例を示す図、第９図は異常処ア
１１部分の回路図、第１０図は集約配線システムの制御
フローを示す図である。 ｌ・・・中央処理装置、２・・・光ファイバ、１１〜１
８・・・端末処理装置、ＩＩＩ’−１８８・・・電気装
置。 ２０・・・異常検出回路、３０・・・同期回路、４ｏ・
・・誤り制御回路、５０・・・制御回路、６０・・・シ
フトレジスタ、７０・・・Ｉ・’／Ｓレジスタ、８ｏ・
・・Ｆ／Ｓレジスタ、９０・・７１〜レスデコーダ、９
０〜９４・・・アドレス端子、２３・・・カウンタ、６
０１，７０１゜８０１・・・フリップフロップ、７５０
・・・ＲＯＭ、茅 １ ロ ー ３θ ２θ 茅３０ ＄ ４図 ８５ 圀 ！１ｉｒＦ３ 多ト 乙 国 茅 ７ 目 ９０ 第δ 目 ’ｌ 図
Claims (1)
- 【特許請求の範囲】 ■、モニタデータの判断処理および制御データの生成と
送出の機能を有する中央処理装置と、電気装置と接続し
ている端末処理装置との間を多重信号伝送路で接続し、
前記電気装置の制御および監視を行なう集約配線システ
ムにおいて、前記端末処理装置が受信する信号を前記端
末処理装置自身が監視し、一定時間以内に正しい信号を
受信できないことを検出し、前記多重信号伝送路の異常
を発見するフェイルセーフ手段を設け、前記一定時間は
制御用カウンタとフェイルセーフ専用のカウンタを接続
したタイマにより決定させていることを特徴とする集約
配線システム。 ２、特許請求の範囲第１項の集約配線システムにおいて
、多重信号伝送路の異常時の前記端末処理装置に接続す
る電気装置の制御方式として、前記電気装置の異常時の
制御データを保持しておくためのレジスタを設け、前記
中央処理装置から前記制御データの更新および状況に応
じて変更できるようにしたことを特徴とする集約配線シ
ステム。 ３、特許請求の範囲第１項の集約配線システ１１におい
て、多重信号伝送路の異常時の前記端末処理装置に接続
する電気装置の制御方式として、前記電気装置の異常時
の制御データをＲＯＭによりＪｊえることを特徴とする
集約配線システム。 ４、特許請求の範囲第１項の集約配線システ１１におい
て、前記中央処理装置と前記端末処理装置とがお互いに
監視し合うことにより、前記端末処理装置、前記中央処
理装置の異常を検出できる手段を有することを特徴とす
る集約配線システ１１゜
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213938A JPS60107944A (ja) | 1983-11-16 | 1983-11-16 | 自動車の集約配線システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213938A JPS60107944A (ja) | 1983-11-16 | 1983-11-16 | 自動車の集約配線システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60107944A true JPS60107944A (ja) | 1985-06-13 |
| JPH0523095B2 JPH0523095B2 (ja) | 1993-03-31 |
Family
ID=16647526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58213938A Granted JPS60107944A (ja) | 1983-11-16 | 1983-11-16 | 自動車の集約配線システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60107944A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143102A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 集約配線のフエイルセ−フ方式 |
| JPS63154448A (ja) * | 1986-12-19 | 1988-06-27 | Mitsubishi Cable Ind Ltd | 車両用ネツトワ−クシステム |
| JPH0257450A (ja) * | 1988-08-22 | 1990-02-27 | Daihatsu Motor Co Ltd | 自動車の制御システム |
| JPH03500477A (ja) * | 1988-08-06 | 1991-01-31 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ネツトワークインターフエース |
| JPH05262190A (ja) * | 1992-03-18 | 1993-10-12 | Hitachi Ltd | 自動車の総合制御装置 |
| US5404300A (en) * | 1990-03-08 | 1995-04-04 | Hitachi, Ltd. | Automobile integrated wiring system |
| JP2011010744A (ja) * | 2009-06-30 | 2011-01-20 | Sophia Co Ltd | 遊技機 |
-
1983
- 1983-11-16 JP JP58213938A patent/JPS60107944A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143102A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 集約配線のフエイルセ−フ方式 |
| JPS63154448A (ja) * | 1986-12-19 | 1988-06-27 | Mitsubishi Cable Ind Ltd | 車両用ネツトワ−クシステム |
| JPH03500477A (ja) * | 1988-08-06 | 1991-01-31 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ネツトワークインターフエース |
| JPH0257450A (ja) * | 1988-08-22 | 1990-02-27 | Daihatsu Motor Co Ltd | 自動車の制御システム |
| US5404300A (en) * | 1990-03-08 | 1995-04-04 | Hitachi, Ltd. | Automobile integrated wiring system |
| JPH05262190A (ja) * | 1992-03-18 | 1993-10-12 | Hitachi Ltd | 自動車の総合制御装置 |
| JP2011010744A (ja) * | 2009-06-30 | 2011-01-20 | Sophia Co Ltd | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0523095B2 (ja) | 1993-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792950A (en) | Multiplex wiring system | |
| CA1199700A (en) | Information transmitting apparatus | |
| US7826446B2 (en) | System for and method of providing a header and a trailer in data packets | |
| JP5680048B2 (ja) | 自動制御システム、接点情報収集分配装置および自動制御システムの子局 | |
| US5486817A (en) | Communication system for vehicle control system having presettable initial state | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| JP2001515814A (ja) | 自動車内に設けられた２つのモジュール間のデータ伝送を制御する方法および装置 | |
| JPS6314536A (ja) | 単一チヤネルデイジタル通信バスシステム及びそこで使用されるステ−シヨン | |
| JPS60107944A (ja) | 自動車の集約配線システム | |
| US5504737A (en) | Monitoring multiplex transmission system having a respective controller for each of a number of transmission devices in the system | |
| JP2527771B2 (ja) | プログラマブル・オ―トマトンにおける入力制御回路 | |
| EP0135906B1 (en) | Terminal for data transmission system | |
| JP3949429B2 (ja) | Ｉｉｃバス制御システム | |
| JP3397496B2 (ja) | 多重伝送システム | |
| CN112291128A (zh) | 基于总线的通信系统、片上系统和用于其的方法 | |
| CA1270576A (en) | Ic device compatible with input signals in the formats for two-line and four-line type bus lines | |
| JPH06308906A (ja) | 情報表示装置 | |
| JP3093052B2 (ja) | ケーブル誤接続補償回路 | |
| GB2299918A (en) | Serial link for synchronous and asynchronous transmission | |
| JPH0466437B2 (ja) | ||
| JP3256256B2 (ja) | 伝送監視装置 | |
| JP3088201B2 (ja) | 多重通信装置 | |
| JPS62232294A (ja) | 集約配線のフエイルセ−フ方式 | |
| JPH08275269A (ja) | 多重伝送システム | |
| JPH08275268A (ja) | 多重伝送システム |