JPH03500477A - ネツトワークインターフエース - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はメインクレームの上位概念に記載するネットワークインターフェースに 関するものである。

ネットワークインターフェースは、例えばコンピューター技術においては広く用 いられている。特に、自動車におけるコントローラーエリアネットワークインタ ーフェースと呼ばれるものは多数の構成要素、サブシステムおよび／またはシス テムを接続するものとして知られている。このネットワークの情報は２つのパス ライン上で運ばれる。短絡または断線によって２つの信号線の１つに何らかの障 害が発生すると、結果として全体のネットワークがくずれてしまう。

翌１亘立１１ これに関連して、請求の範囲第１項に記載の特徴を持つ本発明によるインターフ ェースは、ネットワークの信号またはパスラインの１つに障害が発生しても、ま たはネットワーク加入者のパスラインに、接続されたドライブ段に不良が発生し ても、インターフェースの動作は維持され、そしてその欠点は診断可能であると いう利点を有している。パスラインのうちの１本が機能していないことが確認さ れると直ちに、非常用回路が作動し、それは単に１本の動作用パスラインをもっ てでも、バスに接続されている総ての加入者を機能させ続けることが可能なもの である。

最初の実施例においては、監視回路はパスラインに配属されたカウンターを有し ている。このカウンターは例えば、連続的にアップカウントをするように設計さ れる。これはパスライン上で到達しＩ；信号によってリセットされる。信号ライ ン上に何の情報も到達しないと、カウンターは長らくリセットされないので、カ ウントは継続される。前もって決められたカウンター状態に達すると、非常用回 路が作動し、そして単線モードが維持される。

さらに望ましい実施例においては、少なくとも１つノウインド−コンパレーター がパスラインに割当てられて、前記ウィンドーコンパレーターはパスラインに印 加されている電圧を検出する。前もって決められた範囲の外に、その電位が存在 するようになると直ちに、制御信号がウィンドーコンパレーターから非常用回路 に発生され、非常用回路は次に、単線モードを調整設定する。

この実施例においては、前もって決められた電位はパスラインに対応付けられて いることが望ましく、前記電位はネットワークまたは自動車において生じる他の 電位とは異なっているものである。この方法によって、断線、短絡まＩ；はネッ トワークの電源への接続及び入力結合した不良ノイズが特に容易に検出すること ができる。

メインクレームにおいて与えられるネットワークインターフェースの、さらに有 利な発展や改善は、サブクレームｌ；記載されている方法によって可能となる。

このインターフェースはラインの不良、障害の場合にインターフェース動作を維 持するＩ；めたけでなく、信号冗長性によって妨害耐性（障害耐力）を改善する ためにも利用できる。この方法によって、インターフェースの高度な活用が可能 となる。

図面類 本発明の２つの実施例が図面に描かれており、そして以下の説明中で詳細に説明 される。

第１図は基本的原理を説明する目的で、この技術に関するインターフェースを示 しており、第２図は差動信号と共に、バスまたは信号ラインに印加される電位の 特性を示し、 第３図はネットワーク加入者のレシーバ−または信号評価回路、前記回路はコン パレーターを有している、の入力における電圧特性を示し、 第４図は第１図による回路の、本発明によって付加される配線の第１の実施例を 示し、 第５図は第１図による回路の付加的な配線の第２の実施例を示し、 第６図はネットワークインターフェースのさらに別の実施例の回路図を示し、そ して 第７図は第６図によるインターフェースの基本的な回路図を示している。

！」Ｌ肱９」を里 以下に説明するインターフェースは製造ラインに用いられると同様、一般的には コンピューターネットワークにおいて、特に多数の構成要素、複数のサブシステ ムおよび／または複数のシステム、を接続するために用いることが可能である。

特に、このインターフェースは自動車のＩ；めの、コントローラーエリアネット ワークインターフェース（ＣＡＭインターフェース）と呼ばれるものに適してい る。以下の説明は、この例に関連して行なわれる。

この基本的な原理をよりよく理解するために、この回路に現われる信号と共に公 知のインターフェースの詳細が第１図から第３図において示されているが、これ らにおいてはシリアルデータ−伝送が行なわれていると仮定する。

明確な理解のために、第１図にはＣＡＭ−Ｉ　Ｃ上の単に１つの加入者に関する 回路が示されており、ここではその外部結線および２つの信号またはパスライン が表現されている。加入者はパスライン「０」に対応づけられた第１ドライバ一 段ＴＩを持っている。簡単化のｔ；めに、ここにはドライバ一段の単に１つの電 子スイッチが表現されているのみであり、前記ドライバ一段は１方では＋５ｖの 電源電圧Ｕ、に、また他方ではＣＡＮ−ＩＣの出力端子ＴＸＯに接続されている 。

この端子は第１抵抗器Ｒ１１を通して信号線「０」に接続されている。第１抵抗 器Ｒ１１と信号線「０」との間において、第２抵抗器Ｒ１２を通してアースに接 続される。ドライバ一段Ｔ１がハイインピーダンスであるなら、パスライン「０ 」はこうしてアースに接続され、もしドライバ一段ＴＩがローインピーダンスに なっているならば、パスライン「０」はＵ、に接続される。

同様に簡単化のために、単に１つの電子スイッチだけが表現されている第２ドラ イバ一段Ｔ２は、ＣＡＭ−ＩＣの出力端子ＴＸＩに接続されている。この電子ス イッチは１方ではアースに、そして他方では出力端子ＴＸＩに接続されている。

後者は抵抗器Ｒ２１を通してパスライン「ｌ」に接続され、その接続線は抵抗器 Ｒ２２を通して＋５ｖの電源電圧Ｕ、に接続されている。こうして、ドライバ一 段Ｔ２がハイインピーダンスであればパスラインｒｌＪはＵ、に接続され、また ローインピーダンスであればアースに接続される。

要するに、ドライバ一段Ｔ１およびＴ２は、逆方向に接続されている。

加入者からの信号はドライバ一段を通してパスまたは信号ライン「ｌ」および「 ０」に出力される。

信号評価用または受信回路がＩＣの端子ＲＸＯおよびＲＸＩに接続されており、 前記回路はＩＣの端子ＲＸＯおよびＲＸＩに接続されたコンパレーター１を有し ている。この受信回路は加入者のためにパスライン上に到着した信号を変換する 。端子ＲＸＯは抵抗器Ｒ３１を通してパスライン「０」に接続されており、そし て接続端子ＲＸＩは抵抗器Ｒ３２を通してパスライン「１」に接続されている。

しかも、それらの端子は電源電圧Ｕ、およびアースとの間に設けられた分圧器に 接続されており、前記分圧器は抵抗器Ｒ３３，Ｒ３４およびＲ３５を有している 。抵抗器Ｒ３３とＲ３４の接続点は抵抗器Ｒ３６を通して端子ＲＸＯに接続され 、そして抵抗器Ｒ３４とＲ３５の接続点は抵抗器Ｒ３７を通して端子ＲＸＩに接 続される。

ここで表わされている！ｉ！施例では、抵抗器Ｒ１１゜Ｒ１２，Ｒ２１およびＲ ２２のためにＩＫΩの抵抗値が選択されている。ドライバ一段Ｔ１８よびＴ２は こうして、パスライン「１」および「０」にハイインピーダンスをもって結合す る。接続端子ＲＸＯおよびＲｘ１はパスラインに１００ＫΩを通して結合する。

分圧器はコンパレーター１の基本的なセツティングと平衡化のために用いられる 。Ｒ３３およびＲ３５はＩＫΩの値を、Ｒ３６およびＲ３７は１５にΩの値を、 そしてＲ３４は１８０Ωの値を持っている。この方法によって、入力端子ＲＸＯ のために約２．７Ｖ　の基本電位が、そして入力端子ＲＸＩのために約２．３ｖ 　の入力電位が得られる。

受信回路のコンパレーター１の入力に加えられる、または入力端子ＲＸＯおよび ＲＸＩにおける、電位はｖＯおよびｖｌとして示されている。

第２図においては、パスラインに加えられる信号を見ることができる。バス信号 に加えて、バス信号の差スライン「ｌｊ上の信号が値０であると仮定すれば、約 ２．７Ｖの電位が得られる。もしパスライン「０」上の信号が値ｌであるならば 、約２．３ｖ　の電位が得られる。パスライン上の信号ｌおよび０は、ネットワ ーク加入者の相応するドライバ一段で発生されるものである。第２図に示すよう な、バス信号のなだらかなエツジは、第１図の抵抗器Ｒ１１およびＲ２１によっ て行なわれるドライバ一段のハイインピーダンス結合によって得られるものであ る。ライン容量に相当するＲＣ素子は結合用抵抗器によって得られる。そのよう な電位特性は、ドライバ一段の信号の供給によって起こり得る妨害を避けるため に選択される。

第３図においては、入力フンバレーターの入力において、または端子ＲＸＯおよ びＲＸＩにおいて加えられる電位ｖＯおよびｖｌが表わされている。加えて、差 Ｖｌ−ＶＱが示されている。約＋０．３Ｖから約−〇、３Ｖ　までの保護素子の 選定のなされている際、差ＶＯ−Ｖｌが正か負かによって当該コンベンセータ（ コンパレータ）が切替わる。この差信号にとっては、ゼロ線を横切ることが重要 である。そうでない場合には、コンパレーターは反転しない。

アースまたはＵ、に短絡することによって、断線によって、または、例えばドラ イバ一段の欠陥による入力結合しＩ；ノイズによって、２本の信号ラインの１方 が機能障害となった場合には、差信号は、ゼロ線を横切ることが不可能な程度に 歪ませられる。次いでこの回路の信号評価回路または入力コンパレーターは、正 確にこの入力電圧を評価できる動作位置にはとどまれない。

第３図から、絶対的な電位のピークが差信号に影響を与えているのではないこと が理解できる。例えば加入者自体が、まｔ；は他の装置が、地絡してしまうよう な、コモンモード妨害と呼ばれているものは、こうして抑制される。

第４図は、不良の信号ラインを検出し、そしてエラーが起きた場合には非常用回 路を作動させる、第１のモニター回路を示している。破線で示されているＣＡＮ −ＩＣは第１図と同様の配線を有している。ここで第４図においては、明確化の ためにドライバ一段は省略されている。このモニター回路と非常用回路とは、こ うしてＩＣの端子ＲＸＯとＲＸＩ間に、そしてレシーバ−回路のフンバレーター ｌの入力端子間に接続される。

モニター回路１０は、線路１２を経てコンパレータ・−１の出力１３に接続され ているカウンター１１を含んでいる。このカウンターは、動作上は連続的にア゛ ツブカウントをするように設計されている。出力１３側に情報が到達すると、こ のカウンターはリセットされる。、２つの信号ま１；はパスライン「０」および ＮＪが正確に機能している時のみ、コンパレーター１の出力１３には情報が到達 する。

もし、例えば短絡または断線による不良のために、パスライン上に情報が来ない ならば、カウンターはリセットされることがなくなる。カウント過程は、前もっ て決められたカウンター状態に達するまで、そのまま継続される。このカウンタ ー状態に達すると直ちに、信号「エラーステータス」が線路１４を通して発せら れ、そして非常用回路２０を制御する制御回路が駆動される。これは、例えばス テータスレジスターと呼ばれる１５のような１つのレジスターとして設計できる 。

非常用回路２０は、例えばＦＥＴスイッチとして構成される第１アナログスイツ チ２１と、同様にＦＥＴスイッチとして構成される第２アナログスイツチ２２と を含んでいる。両方のスイッチとも１方で非常用電源電圧Ｕ、／２　に接続され ている。この非常用電源は電源電圧とアースとの間に設けられた、抵抗器Ｒ１お よびＲ２かもなる分圧器によって得られるものである。この実施例においては、 インピーダンス変換器２３が低インピーダンス結合用に準備されている。第１ア ナログスイツチ２１は他方で端子ＲＸＩに、そしてフンバレーター１の第１人力 に、接続されている。Ｗｃ２アナログスイツチ２２は他方で端子ＲＸＯに、そし てコンパレーター１の第２人力に接続されている。アナログスイッチ２１および ２２は、ステータスレジスター１５に接続されている駆動線２４または２５を通 して駆動される。

以下に非常用回路２０を駆動することに関する、さらに詳細な説明が与えられる 。

ハードウェアまたはソフトウェアによっても実現することのできるカウンター１ １が、エラーを表現する、前もって決められｔ；カウンター状態に達すると直ち に、これは線路１４を通して中央コンピューターユニット１６　（Ｃｐ［Ｊ）に 信号「エラーステータス」ヲ発する。この信号によって、ＣＰＵ１６はパスライ ン上にエラーが発生しｔ；ことを検知する。定義によって例えば信号線の１方に ６回分の中断しないシーケンスがあればエラーとして判断すると、決めることが 可能である。

エラーステータス信号が来ることによって、ＣＰＵ１６は最初に線路１７を通し てステータスレジスターを駆動し、ステータスビットと呼ばれるビットを、線路 ２４を通して第１アナログスイツチ２１に対して発生する。この方法によって、 非常用電圧Ｕ、／２　は、端子ＲＸ１に接続されている、コンパレーター１の入 力に加えられる。コンパレーター１の出力側１３に再び情報が到達するならば、 カウンター１１は前もって決められたカウンター状態に達する前にリセットされ 、障害はパスライン「１」にあるとされる。コンパレーターは今やシングルワイ ヤモードで動作しており、パスライン「０」上の情報を正確に評価する。しかし 、この動作状態においては、コモンモード妨害抑制は行なわない。

第１アナログスイツチ２１を駆動しｌ：後にも、信号エラーステータスが発生す るならば、次にカウンター１１はその時にはリセットされずに、ＣＰＵ１６は線 路１８を通してステータスレジスター１５を駆動し、統いてこれは線路２５を通 して第２アナログスイツチ２２にステータスビットを送る。こうして、端子ＲＸ Ｏに接続されたコンパレーター１の入力は非常用電源に接続される。今や、コン パレーター１の出力１３ｊ；利用できる情報が到来し、そしてカウンター１１が その時にリセットされると、パスライン「０」が不良である。こうしてコンパレ ーター１は第２アナログスイツチ２２を駆動することによって、シングルワイヤ ーモードにおいてパスラインｒｌＪ上に到来する情報を正しく評価することが可 能である。

第４図に示した実施例においては、モニター回路１０と非常用回路２０とは両方 ともＣＡＭ−Ｉ　Ｃ上に配置されている。

第４図に表わされた他の構成要素は第１図のそれに相当する。それらには同じ参 照記号または呼称が付されている。それらの説明は、ここでは不要である。ＣＡ Ｍ−ＩＣの端子ＲＸＯがパスライン「０」に接続すれ、そして端子ＲＸＩがパス ライン「１」に接続されることは明らかである。

第５図には、非常用回路の別の実施例が表わされている。モニター回路は第４図 のそれと相応している。

明確な理解のために、ここではそれらを表現していない。

ここでは、非常用回路２００は第１アナログスイツチ２０１および第２アナログ スイツチ２０２とを有している。両方とも、第１パスラインｒｌＪに接続されて いる端子ＲＸＩに関連している。しかも、非常用回路２００は第３アナログスイ ツチ２０３と第４アナログスイツチ２０４とを有しており、それらは両方とも、 パスライン「０」に接続されている端子ＲＸＯに関連している。端子ＲＸＩに結 び付いているアナログスイッチ２０１および２０２は線路２０５を通して、関連 するステータスレジスター（ここでは示されていない）に接続されている。端子 ＲＸＯに配属されているアナログスイッチ２０３８よび２０４は線路２０６を通 して、関連するステータスレジスターに接続されている。２つの線路によって対 として駆動されるアナログスイッチ２０１と２０２、まｔ；は２０３と２０４と は、相補的な方法で設計されており、すなわち第１アナログスイツチ２０１は第 ３アナログスイツチ２０３と同様にメータ接点として設計され、】方、第２アナ ログスイツチ２０２および第４アナログスイツチ２０４はブレーク接点として設 計されている。全体としての切替え機能は、これで説明される。

第１アナログスイツチ２０１は１方では非常用電源電圧Ｕ、／２　に、そして他 方で、はコンパレーター１の入力に接続されている。ブレーク接点として設計さ れている第２アナログスイツチ２０２は、コンパレーター１と端子ＲＸＩとの間 の接続線に設けられている。

この第３アナログスイツチ２０３は片側においては非常用電源電圧Ｕ　、／　２ 　に、そして別の側においてはコンパレーター１の第２人力に対応するように接 続される。端子ＲＸＯを持つ、この入力に接続されるのはブレーク接点として設 計された第４アナログスイツチ２０４である。

パスラインの１方において障害があった場合、ステータスビットと呼ばれるビッ トがまず線路２０５上に発生し、その線路によって第１アナログスイツチ２０１ と第２アナログスイツチ２０２とが駆動される。この方法によって、１方ではコ ンパレーターｌの端子Ｒｘ１への接続が断ｔ；れ、そして他方ではコンパレータ ー１の、端子ＲＸＩに配属されている入力端子が非常用電源に接続される。コン パレーターｌの出力１３に再び、評価可能な信号が到達すれば、障害はパスライ ン「１」上にあるとされる。コンパレーターは今や、シングルワイヤーモードに よって、パスライン「０」上の情報を評価する。

しかし、コンパレーターｌの出力１３にはエラーが継続しているとモニター回路 が判断したならば、第３アナログスイツチ２０３と第４アナログスイツチ２０４ とが線路２０６上のステータスビットによって作動され、これによってコンパレ ーター１は信号ライン「０」から断たれて、その代わりに非常用電源に接続され る。

この実施例においては、非常用電源Ｕ　ｓ／　２　は電圧Ｕ、とアースとの間に 設けられた抵抗器Ｒ２０７とＲ２Ｏ３とを含む分圧器によって発生される。端子 ＲＸＯの信号ライン「０」への接続、および端子ＲＸＩの信号ライン「ｌ」への 接続は、第１図のそれと同様である。ここでも、同等の部品には同じ参照記号と 名称を付すことによって、それらの説明を省略している。

第４図および第５図において表現されている実施例・は、モニター回路をソフト ウェア制御としているものである。

第６図は、非常用回路２１０を制御するモニター回路１００の、さらに別の実施 例を示している。この実施例は、非常用動作がハードウェアによって実行される ものである。

第６図による回路は、破線によって、ＣＡＮ−ＩＣを示しており、１例として加 入者はデーターライン５０を通して駆動される２つのドライバーＴＩＯおよびＴ ２Ｏを持つように取付けられている。第１ドライバ一段Ｔ１０はＣＡＮ−Ｉ　Ｃ の供給電圧Ｕ、と第１出力端子ＴＫＯとの間に設けられている。第１ドライバ一 段と並列に、ツェナーダイオードＺＤＩが設けられて、そのカソードは同様に供 給電圧に接続されている。

第１ドライバ一段ＴＩＯはデーターライン５０に接続されたインバーター５１を 通して駆動される。同様にツェナーダイオードＺＤ２に並列に接続されている第 ２ドライバ一段Ｔ２０は、データーライン５０を通して直接的に駆動される。第 ２ドライバ一段Ｔ２０は第２出力端子ＴＸＩとアースとの間に設けられる。２つ のドライバ一段は逆方向に接続されている。

ドライバ一段としては、例えばＣＭＯＳスイッチのような、電子スイッチが用い られることが望ましい。

ドライバ一段は高インピーダンスを有しており、そしてここではＩＫΩであるこ とが望ましい抵抗器Ｒ１およびＲ２を通してパスライン「０」および「ｌ」に結 合している。加えて、減結合用のダイオードが設けられており、第１減結合用ダ イオードＤＩのアノードは端子ＴＸＯに接続されており、そして第２ダイオード Ｄ２のカソードは出力端子ＴＸＩに接続されているイン毎に１つのインピーダン ス変換器と１つの結合用抵抗器を有している、適切な接続ユニットに接続される 。パスライン「０」の第１インピーダンス変換器○ＰＩは、例えば１．５Ｖ　で あるような前もって選択された電圧に接続されている。結合用抵抗器Ｒ３は例え ば２にΩの値を持つものである。パスラインｒｌ」のインピーダンス変換器ＯＰ ２は、例えば３．５Ｖ　であるような前もって選択された電圧に接続されている 。

前記インピーダンス変換器は、その出力に接続された２にΩの結合用抵抗器Ｒ４ を有している。

この回路においては他に表われないような電圧を、パスラインのための電位とし て選択することが望ましい。このため、ＯＶと５ｖの値は可能な限り避けるべき である。しかし、例えばｌＶ８よび　４ｖを、１．５ｖおよび３．５ｖ　の代わ りにパスラインのために選択することは可能である。

ここでも信号評価は端子ＲＸＯおよびＲＸＩに接続された信号評価または入力回 路によって実行され、前記回路はコンパレーターＫを有している。接続端子Ｒｘ Ｏは、１５０にΩであることが望ましいハイインピーダンス結合用抵抗器Ｒ５を 通してパスライン「０」に接続されている。接続端子ＲＸＩは、同じ値を持つ結 合用抵抗器Ｒ６を通してパスラインＮＪに接続されている。非常用電圧Ｕ、／２ 　はＣＡＮ−Ｉ　Ｃの中で発生され、そしてインピーダンスコンバーター５２を 通して出力端子ＮＬに加えられている。端子ＲＸＯおよび端子ＲＸＩの両方とも 、この実施例の場合にはその値が１５にΩに固定されている直列抵抗器Ｒ７また はＲ８を通して出力端子ＮＬに接続されて的確な電位に保持される。この抵抗器 Ｒ７およびＲ８は、コンパレーターにの静止電位をセットするように働く。この ような配線によって、端子ＮＬの電位を、２本のパスラインの電位の間の中心付 近に置くことができる。

インバーター５２の、接続用端子ＮＬへの接続線路５３は、第１アナログスイツ チ２１１を通して、端子ＲＸＯに関連するコンパレーターの接続線に、そして第 ２アナログスイツチ２１２を通して、端子ＲＸＩに関連するコンパレーターにの 接続線に、接続される。

例えばここでは、アナログスイッチとしてＦＥＴスイッチもまた使用可能であっ て、前記ＦＥＴスイッチの内部抵抗は１０００未満である。第１アナログスイツ チ２１１は線路２１３を通してステータスレジスター２１５の第１素子に接続さ れ、そして第２アナログスイツチ２１２は線路２１４を通してステータスレジス ター２１５の第２素子に接続される。

インバーター５２と同様、２つのアナログスイッチ２１１と２１２は非常用回路 ２１０の１部である。

モニター回路１００は、ここでは端子ＰＩおよびＲ２を通してＣＡＭ−Ｉ　Ｃに 接続されている一連のＩＣとして構成されている。非常用回路１００は、１方で は電圧Ｕ８が供給され、そして他方ではアースに接続されている。

非常用回路１００は、第１結合用抵抗器Ｒ９を通してパスライン「０」に接続さ れている第１ウインドーコンパレーターＦＫＩを有している。他方、これは端子 Ｐｌに接続されている。第２ウインドーフンバレーターＦＫ２は結合用抵抗器Ｒ ＩＯを通してパスライン「ｌ」に接続され、そして他方では端子Ｐ２に接続され ている。

ウィンドーコンパレーターＦＫＩおよびＦＫ２の電圧範囲は、パスラインに加え られる電圧に、またはエラー発生時に表われる電位に、依存している。アースへ の短絡が生じると、パスラインはＯｖに接続され、電源への短絡の場合には、そ れらは５ｖに接続される。ウィンドーコンパレーターの電圧はこうして、Ｉ■か ら４ｖまでの範囲内にある。

パスライン上の電圧がウィンドーコンパレーターの前もって選択した電圧範囲の 外側に出ると直ちに、ウィンドーコンパレーターはそれぞれの端子Ｐ１またはＲ ２にエラー信号を発生する。パスにおける障害によって発生したのではないエラ ー信号を避けるために、さらには同時に多数のドライバー回路がスイッチされて 接続されることによるエラー信号を避けるＩ；めに、このウィンドーフンバレー ターＦＫ１およびＦＫ２には遅延素子、例えばＲＣ素子、が組込まれており、そ の遅延時間Ｔ１は約３００μｓである。

端子ＰＩは制御線２１６を通してステータスレジスター２１５の第１素子に接続 されており、そして端子Ｐ２は制御線２１７を通して前記ステ・−タスレジスタ ーの第２素子に接続されている。

パスラインの、アースまたはＵ、への短絡の場合、またはドライバートランジス ターの欠陥の場合には、障害のあるパスラインの電位は、関連し丁いるウィンド ーコンパレーターの電圧範囲の外側に出る。このエラー状態が３００μｓ以上続 くと、相応するウィンドーコンパレーターは制御信号を、関連する端子Ｐｉまた はＰ２に発生する。この方法によって、パスライン「０」上のエラーの場合には ウィンドーコンパレーターＦＫＩからの信号が端子Ｐｉおよび第１制御線２１６ を通して、ステータスレジスター２１５の第１素子に対して発生される。次いて 、ステータスビットは線路２１３を通して、この場合にはメーク接点として構成 されている第１アナログスイツチ２１１に供給される。このことは、非常用電圧 Ｕ、／２　が端子ＲＸＯに関連しｌ；コンパレーターにの接続線に接続されるこ とを意味する。

パスラインｒｌＪ上にエラーがある場合には、ウィンドーコンパレーターＦＫ２ からの相応する制御信号が端子Ｐ２を通して、そして第２制御線２１７を通して ステータスレジスター２１５の第２素子に伝達される。ステータスレジスターは ステータスビットを発生し、これは線路２１４を通して、同様にメータ接点とし て動作する第２アナログスイツチ２１２に伝えられる。こうして、コンパレータ ーにの接続線は、端子Ｒｘｌ側に関して電圧Ｕ、／２　に接続される。

第６図の実施例においては、端子ＰＩおよびＰ２に接線される信号は直接的にス テータスレジスター２１５に伝えられる。しかし、線路２１６および２１７を破 線で現表しであることによって、端子ＰＩおよびＰ２１こ加えられる情報の評価 およびステータスレジスター２１５の駆動に関しては、ソフトウェアの介在によ って実行されるよう変更することも可能であることも示している。

第３図を参照することによって、コンパレーターに加えられる電圧の差異がゼロ 交差すれば、コンパレーターＫが評価信号を発生することが理解できる。このこ とは、パスラインの１方に障害や不良がある場合には生じない。しかし、エラー の場合にはコンパレーターの入力ラインの１方がアナログスイッチ２１１および ２１２によってＵ、／２　に接続されているので、コンパレーターは再び評価用 出力信号を供給することができる。

ウィンドーコンパレーターＦＫＩおよびＦＫ２のエラー信号を基にして、どちら のパスラインが障害であるかを決めることが可能である。こうして、この回路を 用いることによって非常用動作モードが維持されるのみならず、不具合の生じて いるパスラインの検出も行うことができる。

第７図では、もう１度機能的な回路図が表現されており、これは２つのパスライ ン「０」および「１」を示している。パスラインに接続されているのは終端ユニ ット７０であり、第６図において説明したように、前記終端ユニットはパスライ ン「０」に関する結合抵抗器Ｒ３を持つ第１演算増幅器ＯＰＩ、および関連する 抵抗器Ｒ４を持つ第２演算増幅器ＯＰ２を有している。この実施例においては、 １．５Ｖ　の電位が第１パスライン「０」に結び付いており、そして３．５Ｖ　 の電位が第２パスライン「１」に対応付けられている。

多数のシステムまたはサブシステムをこのパスラインに接続することが可能であ り、前記システムまＩ；はサブシステムの１つが、参照記号７１を付されて、こ こに示されている。

端子ＴＸＯおよびＴＸＩに接続されているドライバ一段ＴＩＯおよびＴ２Ｏは、 第６図のそれと同等である。同様の部品には同じ参照記号が付されており、その ためそれらの詳細はここでは省略されている。

ここで再び、加入者７１はＣＡＮ−Ｉ　Ｃである。このＩＣにおいては、第６図 と同様、非常用電圧Ｕ、／２が発生されて、インピーダンス変換器５２を通して ＩＣの端子ＮＬに加えられる。パスライン「Ｏｊは１５０にΩの結合用抵抗器Ｒ ５を通してＩＣの端子ＲＸＯに接続されている。パスライン「ｌ」は１５０にΩ の結合用抵抗器Ｒ６を通してＩＣの端子ＲＸＩに接続されている。コンパレータ ーＫを持つ、信号評価または受信用回路の静止電位をセツティングするために、 １５にΩの第１抵抗器Ｒ７は端子ＮＬに、そして端子ＲＸＯに接続され、そして 例えば１５にΩの第２抵抗器Ｒ８はＩＣの端子ＲＸＩに、そして端子ＮＬに接続 されており、前記信号評価または受信用回路はＩＣ上に設けられて、端子ＲＸＯ およびＲＸＩに接続されている。第６図に表わされているモニター回路１００は 、非常用回路２１０と同様、ブロック、すなわちバスモニター回路３００を形成 するよう、第７図においては結合されている。

しかし、茅６図においてはモニター回路１００は加入者（破線で表わされている ）の上位方向に接続されているのに対し、第７図においてはこの回路部分はＣＡ Ｍ−ＩＣ上に配置されている。

第７図による実施例は、その単純さと、そして良好な組織的な設計によって特に 区別されるものである。

このため個々のモジュールは極めてコンパクトであり、しかもパスラインへの接 続は容易である。

理解のために、第７図には他の加入者は表現されていない。単にそれらの接続線 のみが表現されているにすぎない。

第７ｒＸＪにおける回路の機能は第６図におけるそれと同等である。こうして、 これはパスラインの１方におけるエラーはバスモニター３００によって検出され ることを意味している。エラーが発生した場合、障害のあるパスラインに関連し た、フンバレーターにの入力に、非常用電圧が加えられる。

結果として、ここで説明したＣＡＮインターフェースによって、２本のパスライ ンの１方が障害を起こした場合であっても、インターフェース動作が維持される ことは明らかである。しかし、非常用動作モードの間はコモンモード妨害と呼ば れるものは抑制できないことに留意すべきである。

［Ｖ］ 国際調査報告 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．少なくとも２つのコンピューターと、少なくとも２本のバスラインを持つ、 例えば自動車用の、ネットワークインターフェースにおいて、パスライン（「０ 」，「１」）の動作状態を検出するモニター回路（１０；１００）、および前記 モニター回路によって制御される非常用回路（２０；２００；２１０）を有する ことを特徴とするネットワークインターフエース。 ２．上記モニター回路（１０）はバスライン（「０」，「１」）に配属されたカ ウンター（１１）を有し、前記カウンターはパスライン上への信号の到着によっ てリセットされ、そして前もって決められたカウンター状態に達すると上記非常 用回路（２０；２００）を作動させるような、請求項１記載のネットワークイン ターフェース。 ３．前もって決められたカウンター状態に達すると、カウンター（１１）はステ ータスビットを発し、これによって非常用回路（２０；２００）が制御されるよ うな、請求項２記載のネットワークインターフェース。 ４．上記モニター回路（１００）は、各々が１本のパスライン（「０」，「１」 ）に配属された、少なくとも１つのウインドーコンパレーター（ＦＫ１，ＦＫ２ ）を有し、１体のパスライン上に存在する電位が前もって決めることのできる範 囲の外側にあるならば、前記ウインドーコンパレーターは非常用回路（２１０） に制御信号を発するような、請求項１記載のネットワークインターフエース。 ５．短時間の電位変動によるウインドーコンパレーター（ＦＫ１，ＦＫ２）の誤 った制御信号の発生を避けるため、遅延時間ないしむだ時間回路が設けられて、 その時間内の変動が無視されるような、請求項４記載のネットワークインターフ ェース６．遅延時間が、ウインドーコンパレーター（ＦＫ１，ＦＫ２）と非常用 回路（２１０）との間に接続されたＲＣ素子によってセットされることのできる ような、請求項５記載のネットワークインターフェース。 ７．非常用回路（２１０）を制御する目的で、ステータスレジスター（２１５） がウインドーコンパレーター（ＦＫ１，ＦＫ２）に配設されており、前記ステー タスレジスターはウインドーコンパレーターの出力信号によってセットされるよ うな、請求項４から６までいずれか１項記載のネットワークインターフェース。 。８．上記非常用回路（２０；２００；２１０）は、ネットワーク加入者の、コ ンパレーター（１；Ｋ）を持つ信号評価用回路の、不良のバスライン（「０」， 「１」）に所属する入力を、前もって決められた電位に接続するような、請求項 １から７までのいずれか１項記載のネットワークインターフェース。 ９．上記非常用回路は電気式の、および／または電子式のスイッチ（２１，２２ ；２０１，２０２，２０５，２０４；２１１，２１２）を有し、それらスイッチ はステータスピットによって作動され、作動状態にある時には、コンパレーター の、所属の入力を非常用電源（ＵＢ／２）に接続するような、請求項８記載のネ ットワークインターフェース。 １０．２つの電子式スイッチ（２０１，２０２；２０３，２０４）がコンパレー ターの各入力側に配属されており、前記電子式スイッチは相補的に動作して、作 動状態にある時には、それらは所属入力側を非常用電源（ＵＢ／２）に接続し、 同時に、所属の不良のパスライン（「０」，「１」）への接続を切り離すような 、請求項９記載のネットワークインターフェース。 １１．スイッチ（２１，２２；２０２，２０３，２０４；２１１，２１２）がア ナログスイッチとして構成されるような、請求項９記載のネットワークインター フェース。 １２．ＦＥＴスイッチがアナログスイッチとして使用されるような、請求項１１ 記載のネットワークインターフェース。 １３．パスライン（「０」，「１」）が前もって決められた電位に接続され、ウ インドーコンパレーター（ＦＫ１，ＦＫ２）はこの電位にセットされるような、 請求の範囲項４から１２までのいずれか１項記載のネットワークインターフエー ス。 １４．モニター回路と非常用回路とは、１つのパスモニター回路（３００）を形 成するように結合され得る、請求項４から１３までのいずれか１項記載のネット ワークインターフェース。 １５．パスモニター回路（３００）がネットワークインターフェースのチップ上 に集積されているような、請求項１４記載のネットワークインターフェース。