JPS62142220A - デコ−ダを用いる内插回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直、線変位量、角度変位量等の計よ１１に用
いられるリニアスケール、ロータリーエンコーダ等にお
いて、検出器から得られる位置信号を内挿化（ｉｎｔｅ
ｒｐｏｌａｔｅ　）　Ｌ／て出力する内挿回路に関する
ものである。

〔従来の技術〕

第２８図は、磁気スケール検出装置に用いられている従
来の内挿回路を示すブロック図である。この装置では、
検出ヘッドＨｓ、Ｈｃからの位置信号である９０”位相
差２相アナログ信号Ｅ１．Ｅ２に基￥、搬送波Ｅ３．Ｅ
４を掛は合わせて減算することにより、磁気スケール上
の検出ヘッドの変位量Ｘに比例して位相が変化する位相
変調信号Ｅ７を作り、この信号を基準搬送波Ｅ８と位相
比較して、その位相が進み又は遅れるサンプリング期間
中に移動した変位ｉｘを表わす位相変位量（２πＸ／λ
）に比例した数のＵＰ又はＤＯＷＮパルス列を出力とし
て取出している。このとき、基準（般送波Ｅ８は、次の
サンプリングに備えるため、デジタルパルス変調により
位相変調信号Ｅ７に位相を強制的に合わせている。上記
原理により、出力から検出ヘッドの移動量に比例したＵ
Ｐ−ＤＯＷＮカウントパルスが得られる。

なお、第２８図において、λは着磁波長、Ｄｓ及びＤ　
ｃ、は変位検出器、Ｎｏｄｓ及びＭｏｄｃは乗算器、Ｂ
ＰＦは帯域通過フィルタ、ＯＳＣは発振器、ＤＰＭはデ
ジタルパルス変調器、１　／　ｎは内挿数、ＵＰ及びＤ
ＯＷＮはパル列出力を示す。

〔発明が解決しようとする問題点〕

上述の従来回路では、位置信号を高速パルス制御などの
目的に使用する場合に、次のような問題がある。

１）出力のＵＰ・ＤＯＷＮパルスはサンプリング期間中
に検出ヘッドが変位した量だけまとめてパルス列として
出力されるため、移動変位量と出力パルス数が実時間（
リアルタイム）で対応しない。

２）ＵＰ−ＤＯＷＮ出力がカウントパルス列信号であり
、高速制御分野で必要とされるリアルタイムの９０°位
相差２相矩形波信号が得られない。

３）変位検出装置の高内挿化に際し入力Ｓｉｎ及びＣｏ
ｓ波形の１周期中の歪み成分による内挿誤差が問題とな
るが、従来回路では、原理上１周期を均等分割しかでき
ないので、誤差成分を内挿回路で補正することができな
い。

４）ロータリーエンコーダ等のように１回転のパルス数
が多種類であることを要するものにおいては、変位検出
装置は多ＪＩＥ類の内挿数が要求されるが、従来回路で
は内挿数を２の倍数（偶数）とする設計しかできない。

５）４）に関連して、従来回路の内挿数は、一旦設計し
て回路化すれば変更することが困難である。したがって
、１つの変位検出装置で複数の内挿数を設計できないた
め、多種類の変位検出装置を作らなければならない。

〔問題点を解決するための手段〕

第１図は、本発明の基本構成を示すブロック図である。

同図において、Ｘは変位１、λは位置信号波長を示し、
Ａ／Ｄ変換器の分解能はｎビットで、デコーダのアドレ
ス入力は、Ｓｉｎ成分成分アドレス−１〜Ａｎｎビット
とＣｏｓ成分アドレスＡｎ＋□〜Ａ２ｎへのｎビットと
の合計の２ｎビツトであり、デコーダの出力は出力端Ｄ
１．Ｄ２からの２ビツトである。位置信号入力であるＳ
ｉｎ及びＣｏｓ　９０°位相差２相アナログ信号は、同
信号に含まれるオフセット電圧、両振幅のアンバランス
、Ｓｉｎ　、　Ｃｏｓ信号間の位相ずれを、予め第２図
の回路により、オフセット調整、振幅調整及び位相調整
して第１図の内挿回路の入力信号とする。この修正され
た信号は、各Ａ／Ｄ変換器を経てデコーダに入力される
。デコーダは、後述のように、出力から内挿化されたデ
ジタル化信号を発生ずる内挿化パターンを有するので、
出力端Ｄｉ、Ｄ２よりそれぞれ内挿化された９０°位相
差２相矩形波信号Ｓ、Ｃが得られる。

に記の内挿化パターンとは、デコーダ内部に第３図のよ
うなＳｉｎ　、　Ｃｏｓ成分を軸とする直交座標平面を
考え、Ｓｉｎ及びＣｏｓ信号の値によって決まる座標点
の軌跡が円になり、この円周とＳｉｎ及びＣｏｓ　信号
の１周期とが互いに対応するごとから、第４及び第５図
に示すように、１周期に相当する３６０°を内挿数（分
割数）■で均等に分割して原点を中心とする複数の放射
状部を作り、これらの放射状部に順次“１”、“０”、
“１”、“０°゛。

・・・と２値信号を与え、Ｓｉｎ及びＣｏｓ　（＃’ｓ
号によって決まる座標点がこれら放射状部を通過すると
き２値信号を発生するようにしたピントパターンである
。このパターンは、デコーダ出力である内挿化された９
０°位相差２相矩形波信号のうちのＳｉｎ矩形出力Ｓを
得るための第４図のパターンと、第４図パターンより１
／４ピッチ位相をずらせたＣｏｓ矩形出力Ｃを得るため
の第５図のパターンとより成り、これらをそれぞれデー
タとしてデコーダに書込む。

第３図において、ａは原点、ｂはデコーダのアドレス入
力によって決まる座標点（図の例では８個のアドレスを
示す。）、ｅはＳｉｎ成分アドレス入力領域、ｆはＣｏ
ｓ成分アドレス入力領域、ｇは座標点の軌跡である円、
ｈはアドレス入力によって決まるアドレス入力Ｉ・ル、
Ｘは変位量、λは入力信号波長、ｎは量子化ピッｊ・数
を示す。第４及び第５図において、Ｐは出カバターンの
ピッチ、■は内挿数（分割数）（図の例ではＶ＝　１／
８である。）を示す。

〔作用〕

上述の構成により、検出器からの位置信号であるＳｉｎ
及びＣｏｓ　９０°位相差２相アナログ信号５ｉｎ（２
πｘ／λ）、Ｃｏ５（２ｙｒｘ／λ）は、第２図の回路
でオフセット、振幅及び位相ずれを修正した１多Ａ／Ｄ
変換器でデジタル信号に変換され、このデジタル信号が
デコーダのアドレスに入力されると、第３図に示すよう
にアドレス入力によってアドレスベクトルｈが決まる。

このアドレスベクトルは、変位に伴う入力の変化によっ
て回転し、！Ｉｔｍとして原点ａを中心とする円ｇ　（
リナージュ図形）を描く。アドレスベクトルｈによって
示される座標点すなわちアドレスビット５点は、入力で
あるＳｉｎ　、　Ｃｏｓ信号の値によって一衷的に定ま
るので、ベクトルの軌跡上の各点と入力である位置信号
Ｓｉｎ　（２ｗ　ｘ／λ）、　　Ｃｏ５（２πｘ／λ）
とは１対１で対応する。すなわち、入力位置信号である
５ｉｎ（２πＸ／λ）、Ｃｏ５（２πＸ／λ）信号が図
において１．　２．　３．　　・・・、　　８．　９゜
１．２．・・・と変化するに伴い、座標点しは、同じ＜
１．２，３、・・・、８．９．１，２．　　・・・と変
位量ｘに比例して回転角が変化する円の軌跡を描く。こ
こで、入力であるＳｉｎ　、　Ｃｏｓ信号の両振幅が変
化した場合には、第６図に示すように、上述と同じく変
位量Ｘとベクトルの回転角が比例する円の軌跡を描く。

すなわち、人力側振幅の変化に対しては、第７図に示す
内挿可能領域内で、ベクトルｈの軌跡は原点ａを中心と
する同心円を描く。

したがって、デコーダに同心円のｉｌｔ跡上を均等に分
割する原点を中心とした放射状部より成る２値信号パタ
ー・ンである第４及び第５図のパターンを書込み、これ
に入力ベクトルの軌跡である円軌跡を入力して当てはめ
ることにより、第１図のデコーダ出力であるＳ及びＣ出
力として円軌跡上のデータビットパターンに対応する２
値信号が出力され、これにより内挿化された位相が９０
°ずれた２相矩形波信号が得られる。第７図において、
内挿可能領域の上限は、Ａ／Ｄ変換器及びデコーダの大
きさによりａＩＩＪ限され、下限は、Ａ／Ｄ変換器の分
解能により、すなわち出力である９０”位相差２相矩形
波信号として読取り可能である臨界線により制■される
。よって、Ａ／Ｄ変換分解能の大きさは内挿澄であるデ
ータパターンの分割数によっておおよそ定められ、パタ
ーンを十分に読込める分解能に設定する必要がある。

」二連のとおり、本発明においては、入力から出力まで
構成要素が直接接続されているため出力端からリアルタ
イム（実時間）で出力が得られ、その上、デコーダ内の
２次元ヒントパターンと２輔入力信号とが１対１で対応
した構成であるため、とのような数による内挿も可能と
なり、且つ、デコーダのヒントパターンを修正すること
により入力波形の歪みによる内挿誤差を補正することも
可能となる。更に、デコーダ部のみを交換することによ
り、１つの回路で多種類の内挿が可能になる。

〔実施例１〕 第８図は本発明の第１の実施例を示す回路ブロンク図、
第９図は第８図のデコーダ書込みデータの１ピツチ上の
タイムチャートである。第８図において、データ入力と
して、着磁波長λ＝　４　ａｍの磁気スケール及び磁気
ヘッドＨｓ、Ｈｃから得られるＳｉｎ及びＣｏｓアナロ
グ位置信号を用いる。Ａ／Ｄ変換器の分解能は８ビツト
で、サンプリング周波数は２５０ｋ）ｌｚである。デコ
ーダは、アドレス入力１６ビツト　（Ａｏ＝Ａｔｓ）、
　　ポート出力６ビノト　（Ｄ、＞〜Ｄ５）をもつＥＦ
ＲＯＭ　　（書込み消去可能読取り専用メモリ）を使用
する。このデコーダには、第９図に示すように、前記の
原理により１／２０に分割された内挿データＳ、Ｃに、
ヒステリシスＩ］をもたせるためのヒステリシス制御信
号Ｋを加えた３ビツトを１組として、第２チヤンネルＣ
Ｈ２よりヒステリシス■］だけ位相を遅らせた第１チヤ
ンネルＣＨ１グループ（Ｓｌ、Ｃ１，Ｋｌ）と、ＣＦｌ
　１よりヒステリシスＨだけ位相を進ませたＣ　１４２
グループ（Ｓ２．Ｃ２，に２）との合計２チヤンネルで
６ビノＩ・のデータを書込む。ヒステシス制御信号Ｋｌ
、に２は、第９図に示すように、各内挿化信号Ｓｌ、Ｃ
Ｉ、５２．Ｃ２の変化時にヒステリシス■（を加えるた
めのものである。本実施例では、直流電圧を加える従来
方法の代わりに予めヒステリシスの量を書込んでおいて
選択する方法を使用している。マルチプレクサでは、入
力選択信号ＳＬが１”の時ＣＨ２を、“０″の時ＣＨＩ
を出力する。１／４内挿回路は、光学式のエンコーダで
使用される普通の回路を使用する。なお、マルチプレク
サにおいて、ａｌ−ｃｌはＣＨＩ入力、ａ２〜Ｃ２はＣ
Ｉ　２人力、Ｏａ〜ＯＣは出力を示す。第９図において
、Ｐは矩形波信号ピンチ、スは着Ｉｉ！波長、■は内挿
数（＝１／２０）を示す。

上記回路において、位置信号であるＳｉｎ及びＣｏｓ入
力は、各Ａ／Ｄ変換器で８ビツトのデジタル信号に変換
され、これがデコーダでデジタルＳｉｎ及びＣｏｓ入力
のアドレスベクトルに対応する２組６ビツトの内挿デー
タが出力される。この２組のデータはマルチプレクサの
ヒステリシス制御信号Ｋ（Ｋｌ又はに２）により選択出
力され、これによりヒステリシスＨが加えられ、更に、
デコーダ及びマルチプレクサで発生するグリッチを取除
くため、出力ラッチでクロックφに同期してランチする
。その出力から、ｌ／２０内挿された０、２關ピ・７チ
の９０°位相差２相矩形波信号Ｓｉｎ及びＣｏｓが得ら
れる。その後に更に１／４内挿回路を接続すると、同回
路の作用により１　／２０Ｘ　１　／４−１　／８０内
挿となって５０μｍピッチのリアルタイムなＵＰ・ＤＯ
ＷＮパルス信号が得られる。なお、上記Ｓｉｎ及びＣｏ
ｓ信号は、サーボ制御などの目的に使用される。

〔実施例２〕 第１０図は本発明の第２の実施例を示す回路ブロック図
、第１１図は第１Ｏ図のデコーダの書込みデータの１ピ
ツチ上のタイムチャートである。本例は、第８図の実施
例１の回路とほぼ同様な原理及び構成である。ただ、実
施例１では、マルチプレクサによりヒステリシスだけ位
相が異なる２組の出カバターンを選択してヒステリシス
を加えているのに対し、本例ではＥＦＲＯＭデコーダに
おいて、第１１図のタイムチャートに示すように、最上
位アドレスビットＡ１６をヒステリシス選択ビットとす
ることにより、同ビットが“′０°゛の場合の出カバタ
ーンと“１”の場合の出カバターンを書込み、ヒステリ
シス制御信号Ｋを最上位アドレスビットＡ１６に入力し
、ヒステリシスだけ位相の異なる２組のパターンを選択
してヒステリシスを加える。

デコーダのピノ１−容量は実施例Ｉと同じであるが、本
例ではマルチプレクサが不要となる。

〔実施例３］ 第１２図は本発明の第３の実施例を示す回路ブロック図
、第１３図は本実施例の入力アナログ信号部のベクトル
図、第１４図は本実施例のデコーダデータであるパター
ン′の１ピ・フチ上のタイムチャー！・、第１５図は本
実施例の動作タイムチャートである。

本例では、入力での、アナログレ・＼ルにおいてヒステ
リシスを加える方法を用いる。

第１２図において、Ｓｉｎ　（２ｒｃ　ｘ／λ）。

Ｃｏ５（２πｘ／λ）は９０°位相差２相アナロク゛位
置信号入力、ＡＳＷＩ、　ＡＳＷ２は半導体アナログス
イッチである。このスイ・ソチは、ヒステリシス制御信
号Ｋが“１”の時１ａを、“Ｏ”の時１ｂを選択する。

φ１．φ２は制御用の２相クロ・ツクである。

デコーダであるＥＦＲＯＭに、内挿データとして第１４
図のパターンを書込む。出力う・ノチは、クロ・ツクφ
２が′１″の時クロ・ツクφ１の立上がりのデータをラ
ッチする。

本回路においては、第１３図に示すように、入力Ｓｉｎ
成分からなるベクトルｂと入力Ｃｏｓ成分から成るベク
トルＣの合成による入力基本ベクトルｄと、Ｓｉｎ成分
にＣｏｓ成分を１／Ａ倍して加えたベクトルＣとＣｏｓ
成分にＳｉｎ成分を一１／Ａ倍して加えたベクトルｆの
合成による常にヒステリシス位相角θｈだけベクトルｄ
より位相が進んだベクトルｇとが得られる。この両信号
をスイッチＡＳＷＩ。

ＡＳＷ２で切換えて選択することにより、ヒステリシス
が得られる。ヒステリシスを与えるヒステリシス位相角
θｈは、計箕によって　ｊａｎ”　（１／　Ａ　）とな
り、入力信号の振幅に関係なく増幅度１／Ａに対して一
定の値を取る。よって、各内挿量に合わせてヒステリシ
スをセットしうる。

第１５１ｆｆｌに示すように、Ｌ＋ｉ力矩形波ｆＲ号Ｄ
Ｓ’ｒｎ、　ＤＣｏｓの立上がり、立下がりにおいてヒ
ステリシス制御信号Ｋを１″とすれば、スイッチΔＳＷ
Ｉ、　ＡＳＷ２が進み位相信号であるＩａを選択して入
力することによってヒステリシスが得られ、更に１／８
ピツチ移動したところでヒステリシス制御信号Ｋを“０
”として（第１４図）アナログスイッチの選択を基本位
相信号に戻し、次のＤＳｉｎ、　ＤＣｏｓの変化に備え
る。また、Ａ／Ｄ変換器はクロックφ１の立下がりでＳ
ｉｎ　、　Ｃｏｓ入力をサンプリングしてＡ／Ｄ変換し
、次のサンプリング時に出力する。このデータはそのま
まデコーダで内挿され、出力ランチで１つおきにラッチ
する。これは、直前のサンプリングでのヒステリシス制
御情報を次のサンプリングに間に合わせるためである。

こうして、出力ランチから内挿化された９０”位ｔ・日
差２相矩形波信号０Ｓｉｎ、　ＤＣｏｓが得られる。こ
の方法によれば、デコーダであるＥＰＩ？ＯＭの出力ビ
ットは実施例１での６ビツトから３ビツトに減少し、メ
モリ容量を半分で済ませることが可能となる。

〔実施例４〕 第１６図は本発明の第４の実施例を示す回路ブロック図
、第１７図は本実施例の動作タイムチャートである。本
実施例は、実施例１における１組のＡ／Ｄ変換器とマル
チプレクサを用い、２つのチャンネル入力の内挿を時分
割制御によって行うものである。

第１６図において、ＡＳｉｎｌ　＋　ＡＣｏｓｌは第１
チヤンネルＣＨＩの、ＡＳｉｎ２　、　ＡＣｏｓ２は第
２チヤンネルＣＨ２の９０゛位相差アナログ位置信号入
力、ＡＳＷＩ　。

ＡＳＷ２は半導体アナログスイッチ、φ１．φ２は時分
割制御のための２相クロツク、ＤＳｉｎｌ　、　ＤＣｏ
ｓｌはＣ：Ｈｌの、ＤＳｉｎ２．　ＤＣｏｓ２はＣＨ２
の内挿化された９０゛位相差２相矩形波出力を示す。

本回路では、第１７図に示すように、２チヤンネルのＳ
ｆｎ　、　Ｃｏｓ位置信号入力は、アナログスイッチＡ
ＳＷＩ、　ＡＳＷ２によりクロックφ２に同期して交互
に切換えられ、クロックφ２が“０”の時ＣＨＩが、“
Ｉ”の時ＣＨ２が選択される。この信号はＡ／Ｄ変換器
及びデコーダで更に交互に変換され、更にマルチプレク
サによりヒステリシスが加えられる。この後、マルチプ
レクサの出力は各ラッチに送られ、ＣＨＩのラッチでは
クロックφ２が“１”の時クロックφ１の立下がり時の
データを、ＣＨ２のランチではクロックφ２が“Ｏ”の
時間しくクロックφ１の立下がり時のデータをランチす
る。こうして、各ラッチ出力から２チヤンネルの内挿化
された９０’位相差２相矩形波信号が得られる。

同様の原理により更に多相クロックを使用すれば、Ｉ　
ＭｉのＡ／Ｄ変換器とデコーダで多チヤンネル内挿回路
が得られ、多軸計測が可能となる。このような多重化は
従来回路では殆ど不可能に近く、これが可能であること
は本発明の特徴である。ただ、多重化により計測速度が
低下することが考えられるが、Ａ／Ｄ変換器のサンプリ
ングが非常に高速のため、多重化されても充分に実用計
測速度を確保することができる。

〔実施例５〕 第１８図は本発明の第５の実施例を示す回路ブロック図
、第１９図は本実施例の動作タイムチャートである。本
実施例は、実施例４の時分割制御方法によりただ１　（
［１ｉ１のＡ／Ｄ変換器を使用するものである。第１８
図において、ＡＳｉｎ、　ＡＣｏｓは９０゛位相差２相
アナログ位五信号入力、ＡＳＷは半導体アナログスイッ
チ、φ１．φ２は時分割制御用の２相クロツク、ＤＳｉ
ｎ、　５Ｃｏｓは内挿化された９０゛位相差２相矩形波
出力を示す。

本回路では、第１９図に示すように、ＡＳｉｎ、　ＡＣ
ｏｓ位置信号入力はアナログスイッチＡＳＷによりクロ
ックφ２に同期して交互に（φ２が“０”でＡＣｏｓに
、１”でＡＳｉｎに）切換えられ、Ａ／Ｄ変換器はそれ
をまた交互に変換する。この信号はＳｉｎ及びＣｏｓラ
ッチに送られ、Ｓｉｎラッチではφ２が“１”の時φ１
の立下がり時のデータが、Ｃｏｓラッチではφ２が“０
”の時同じくφ１の立下がり時のデータがラッチされる
。こうして作られた２ｎピントのデジタル信号はデコー
ダで内挿され、マルチプレクサでヒステリシスが加えら
れる。更に、デコーダ及びマルチプレクサで発生するグ
リッチを取除くため、出力ランチにおいてφ１の立上が
りでラッチする。こうして、出力ラッチから内挿化され
た９０°位相差２相矩形波信号が得られる。

この方法により、圧絞的高価なＡ／Ｄ変換器を１１固で
／斉ませること力くでき、コストを下げることができる
。

〔実施例６〕 第２０図は本発明の第６の実施例を示す回路ブロック図
、第２１図は本実施例の動作タイムチャートである。本
発明による内挿数の逆数が４で割切れるような例えば第
４及び第５図に示す１／８内挿パターンを見ると、直交
座標平面の第２．３．４象限パターンと第１象限パター
ンは、原点ａに対して点対称である。したがって、第２
．３．４象限での内挿は、角度変換により同象限を第１
象限化し、第１ｍ限（０〜９０゛）パターンを繰返すこ
とによって可能となる。本実施例は、この原理によるも
のである。第２０図において、ＡＳｉｎ、　ＡＣｏｓは
９０°位相差２相アナログ位五信号入力を示し、ＡＳＷ
ｌ、　ＡＳＷ２は半導体アナログスイッチで制御信号が
“０”でＩａを、“１”でＩｂを選択する。絶対値増幅
器は演算増幅器による完全全波整流を行い、極性比較器
は正電圧で“１”を、負電圧で“０”を出力する。デコ
ーダには、第１象限の内挿パターンのみを書込む。

本回路では、第２１図に示すように、位置信号大力ＡＳ
ｉｎ、　ＡＣｏｓから絶対値増幅により各信号の絶対（
直１八５ｉｎｌ　、　　ＩＡＣｏｓｌを取り、アナログ
スイッチＡＳＷＩ、　ＡＳＷ２に接続、更に極性比較に
より各入力信号の極性を取出して排他オア（ＸＯＲ）を
取り、その出力をアナログスイッチＡＳＷＩ、　ＡＳＷ
２の制御信号とする。これにより、第１象限ではＡＳｉ
ｎ、　ＡＣｏｓ入力はそのままＲ５１ｎ、　ＲＣｏ５へ
出力、第２象限ではＡＳｉｎ入力はＲ３１ｎに出力、Ａ
Ｃｏｓ入力は反転してＲ５１ｎへ出力、第３象■ではＡ
Ｓｉｎ入力は反転してＲ５１ｎへ出力、ＡＣｏｓ入力は
同じく反転してＲＣｏ５へ出力、第４象限ではＡＳｉｎ
入力は反転してＲＣｏ５へ出力、ＡＣｏｓ入力はｌ？ｓ
ｉｎへ出力される。こうして、第２．３゜４象限は第１
象限化され、Ｒ５１ｎ、　ＲＣｏ５の各出力には第１象
限の繰返し波形が得られる。この信号を各Ａ／Ｄ変換で
デジタル化し、第１象限パターンだけが書込まれている
デコーダで第１象限を繰返しながら内挿を行い、更にマ
ルチプレクサでヒステリシスを加え、出力ラッチでグリ
ッチを取除く。

出力ランチから、内挿化された９０°位相差２相矩形波
信号が得られる。

上述の原理を利用することにより、内挿変換が第１象限
パターンのみて行なえるので、デコーダ容量は１／４で
よい。また、Ａ　／’　Ｄ変換器の入力信号は絶対値を
取ることから正′市圧制域だりでの変換となるため、同
じ分解能を得るのに１／２の分解能のＡ／Ｄ変換器で済
むことになる。

〔実施例７〕 第２２図は本発明の第７の実施例を示す回路ブ１コック
図、第２３図は本実施例のデコーダバクーン図、第２４
図は同タイムチャートである。本実施例は、基本的には
実施例２と同じ構成である。

一般に、検出器を用いる変位測定装置はインクリメント
方式であるため、絶対位置を測定する場合には原点スイ
ッチを用いて原点位置を設定しなければならず、従来装
置では高精度の原点スイッチを必要とする。本実施例で
は、第２２図に示すように、デコーダ出力に内挿信号Ｓ
、Ｃ及びヒステリシス制御信号にのほかに繰返し原点信
号Ｇを加える。そして、同信号パターンを、第２３図に
示すように、着磁波長λを周期とするデユーティ比５０
％の矩形パターンとしてデコーダに書込み、更に、同パ
ターンの立上がり、立下がり位置を内挿２相矩形パター
ンの変化点の間に設定する。したがって、第２４図に示
すように、繰返し原点信号Ｇは位置変位Ｘに対して着磁
周期ごとに原点信号を発生する。そこで、原点位置とじ
て適当と思われる繰返し原点信号の立下がり位置に原点
ゲート検出スイッチをセットし、そのゲート信号と繰返
し原点信号ＧのＡＮＤを取れば、原点信号の立下がり点
が原点となる。本実施例は、この原理を回路化したもの
である。

この方法により、原点位置がスケール検出信号から得ら
れるため、原点ゲート検出スイッチは高精度なものを必
要としない。また、原理上原点位置が必ず内挿２相矩形
信号の間に発生するから、計測誤差となるカウントずれ
は発生しない。

〔実施例８〕 本実施例は、入力アナログ信号の波形歪みによる内挿誤
差の補正を行うものである。第２図に示したように、入
力のＳｉｎ　、　Ｃｏｓ　９０’位相差２相アナログ（
３号は、予めオフセット電圧、両振幅のアンバランス及
び両波形の位相差を修正回路で調整し、検出装置での内
挿誤差を少なくしているが、大力波形白痢の正み成分に
対しては従来回路では修正できない。しかし、本発明に
よれば、デコーダのビットパターンと入力Ｓｉｎ　、　
Ｃｏｓ位置信号が１対１で対応するので、デコーダのビ
ットパターンを波形歪みに合わせて修正することにより
、波形歪みによる内挿誤差を補正することが可能である
。

第２５図は例として第３次高調波底分が含まれた歪み正
弦波信号を示すが、同信号によるアドレスベクトル軌跡
は第２６図に示すような歪んだ円となり、均等分割によ
る内挿では、図のイ９９ロ、ハ二の所の内挿矩形波出力
ピッチは位置変位に対して短く、他の所では長くなるた
め、誤差の原因となる。よって、第２７図に示すように
、同図のイ。

口、ハ、二の所の内挿分割ピッチを計算により他の所に
比べて広くすれば、内挿矩形波出力ピッチは位置変位に
対して均等出力となる。こうして、歪み入力波形であっ
ても、修正により高精度の内挿が可能となる。また、歪
み入力波形の両振幅の変化に対しては、リサージュ図形
が相似的に変化する場合は容易に補正できるが、相似で
ない場合でも各振幅におけるその時の歪みに合わせて修
正を加えれば補正が可能である。更に、歪み入力波形の
単を円外が保証されていれば、大抵の歪みは補正できる
。

上述では、磁気スケール検出装置に用いるものを例二二
取って説明したが、本発明は、その他のＳｉｎ　、　Ｃ
ｏｓ　９０°位相差２相アナログ信号を発生する装置に
も通用することができる。

〔発明の効果〕

以上説明したとおり、本発明によれば、次の如き顕著な
効果が得られる。

１）回路の入力から出力まで構成要素が直結されており
、信号が直接的に内挿変換されるので、リアルタイムの
出力が得られる。

２）内挿化された９０°位相差２相矩形波信号が得られ
るので、多様な高速パルス制？Ｊｎへの入力や、９０’
位相差入力インターフェースをもつシステムにそのまま
（無変換で）接続できる。

３）デコーダ内の内挿化データうま自由に書き変えられ
るので、高内挿化に伴うスケール磁気パターンや磁気セ
ンサーからの波形歪み成分をデコーダのデータ修正によ
って補正できろ。よって、高精度、高内挿化が一般と可
能になる。

４　）従来回路では、１／２．１／、１．１／６．　　
・・・１／４０．・・・１／８０．・・・ｌ／４００の
ように内挿９は偶数に限られたが、本発明では、例えば
ｌ／２．１／３．１／４．　　・・・１／３９゜１／４
帆　１／４１．　　・　・　・１／７９．　１／８０．
　　ｌ／８１゜・・・１　／３９９．　１　／４００の
ように原理上どんな量の内挿も容易である。

５）デコーダ部（εＦＲＯＭ　）の交換だけで内挿の大
きさを変えられるので、ロークリエンコーダのように多
種の内挿数が必要な機種において１枚の回路で容易に多
種の内挿数が得られ、複数個の装置を準備する必要がな
くなる。

６）時分側割ｉａにより多チャンネル化が可能となり、
Ａ／Ｄ変換器やデコーダを共用できるため、チャンネル
数が多くなるに従いチャンネル当たりの部品コストが低
下する。

７）回路構成が簡単で、部品点数及び品種が少なく、保
守が容易で故障も減るので、総合コストが下がる。

【図面の簡単な説明】

第１図は本発明の基本構成を示すプロ・ツク図、第２図
は第１図の入力信号調整回路を示すプロ・ノり図、第３
〜第７図は本発明の原理を示す説明図、第８図は本発明
の第１実施例を示すブロック図、第９図はそのデコーダ
書込みデータの１ピンチのタイムチャート、第１０図は
本発明の第２実施例を示すブロック図、第１１図はその
デコーダ書込みデータの１ピンチのタイムチャート、第
１２図は本発明の第３実施例を示すブロック図、第１３
図はその入力アナログ信号部のベクトル図、第１４図は
そのデコーダデータであるパターン１ピツチ上のタイム
チャート、第１５図は第１２図の動作タイムチャート、
第１６図は本発明の第４実施例を示すブロック図、第１
７図はその動作タイムチャート、第１８図は本発明の第
５実施例を示すブロック図、第１９図はその動作タイム
チャート、第２０図は本発明の第６実施例を示すブロッ
ク図、第２１図はその動作タイムチャート、第２２図は
本発明の第７実施例を示すブロック図、第２３図はその
デコーダパターン図、第２４図はそのタイムチャート、
第２５図は歪み入力信号の例を示す図、第２６図はその
アドレスベクトル軌跡を示す図、第２７図は歪み修正方
法を示す図、第２８図は従来の内挿回路を示すブロック
図である。 Ｄｓ及びＤＣ・・・変位検出器、Ｓｉｎ　（２πｘ／λ
）及びＣｏ５（２πＸ／λ）・・・９０°位相差２相ア
ナログ位置信号、Ａ１〜Ａｎ及びＡ　ｎ＋　１〜Ａ２ｎ
・・・デコーダのアドレス、Ｓ及びＣ・・・内挿化され
た９０°位相差２相矩形波信号、ｂ・・・座標点、ｇ・
・・軌跡（円）、■・・・内挿数、“０”及び“１”・
・・２値信号。

Claims (1)

1. 【特許請求の範囲】 変位検出器から得られるＳｉｎ及びＣｏｓ信号より成る
   ９０°位相差２相アナログ位置信号入力をデジタル化す
   るアナログ・デジタル変換器と、 上記デジタル化された２相信号が各別のアドレスに入力
   され、内挿化された９０°位相差２相矩形波信号を出力
   するデコーダとを具え、 このデコーダには、上記２相信号のアドレス入力を２軸
   とする直交座標平面における座標点の軌跡である円が内
   挿数で均等に分割された、原点を中心とする複数の放射
   状部より成る２値信号パターンがデータとして書込まれ
   ていることを特徴とするデコーダを用いる内挿回路。