JPH02138819A - 信号内挿回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は信号内挿回路に関し、例えばインクリメンタル
型のロータリーエンコーダやリニアエンコータ等におい
て、２つの受光手段で検出される所定の位相差を有した
２相の正弦波信号から、他の異った位相の信号を内挿し
て、複数の位相差の異なる信号を得て、これより検出可
能な角度変位等の分解能を高めるようにした信号内挿回
路に関するものである。

（従来の技術） 従来よりインクリメンタル型のロータリーエンコータ等
においては２つの受光手段から得られる位相の異なる２
つの正弦波信号を用いて回転物体の回転変位量及び回転
方向等を検出している。

このときの原信号に対して分割単位に相当する位相差を
有した複数の信号を作り、その波形の零点を検出して分
割パルスを得て、検出分解能を高めるようにした信号内
挿回路が利用されている。

第４図は従来の信号内挿回路の要部概略図である。

同図において１，２は各々入力端子であり、位相の異っ
た２つの正弦波信号（入力端子１からの信号に対して入
力端子２からの信号が例えば９０度すれている。）が入
力されてくる。このときの入力信号にはバッファ３．４
及び反転バッファ５が接続され、抵抗ネットワークを介
して４５度、１３５度の位相の異った正弦波信号が作ら
れる。

これより位相が０度、４５度、９０度、１３５度と異っ
た４つの正弦波信号がコンパレーター６〜９によフて矩
形状に変換される。そして排他的論理回路を介してパル
ス信号処理回路１０に入力される。そしてパルス信号処
理回路１０により入力信号の位相関係に応じてＵＰパル
ス、又はＤＯＷＮパルスが出力される。同図における信
号内挿回路においては入力正弦波信号の１周期が８分割
された内挿信号を得ることができる。

第５図はこのときの各部からの出力信号波形を示した説
明図である。そしてパルス信号処理回路１０から出力さ
れたパルス数を数えることにより被検回転物体の角度変
位量等を検出している。

尚、パルス信号処理回路１０の機能については例えば「
デジタル式角度トランスデユーサの進歩」　（精密機械
、４４巻５号、Ｐ］２〜Ｐ］８．１９７８年５月、梶谷
　誠著）に開示されている。

（発明が解決しようとする問題点） 般に第４図に示す１周期を８分割する信号内挿回路にお
いて、更に高分解能化を図る為に正弦波信号の１周期の
分割数を増やすと、処理処理回路が複雑化してくるとい
う問題点が生してくる。

本発明は入力２相信号からｎ組の２相伝号を作り出す位
相回路と入力信号の１周期をｍ分割する内挿回路をｎ個
、適切に組み合わせることにより、容易に所定の位相差
を有したｍ×ｎ個の信号を得ることのできる簡易な構成
の信号内挿回路の提供を目的とする。

（問題点を解決するための手段） 入力されてきた位相の異なる２つの正弦波信号から、互
いに補間しあうｎ組の２相正弦波信号を作り出す移相回
路と、該ｎ組の２相正弦波信号の１周期をｍ分割するｎ
個の内挿回路とを有し、該ｎ個の内挿回路からの出力信
号から１周期なｍ×ｎ個に分割した信号を作り出すよう
にしたことである。

このように本発明は、入力信号の１周期なｍ分割する内
挿回路をｎ個用いることによって、周辺に若干の回路を
追加するだけでｍ×ｎの分割可能な信号内挿回路を提供
することができることを特徴としている。

（実施例） 第１図は本発明の一実施例のブロック図である。同図に
おいて２０は移相回路であり、入力端子１．２から入力
されてくる、例えば０度、９０度の位相の２つの正弦波
状の入力信号から同図に示すようなｎ組の正弦波状の２
相伝号を作り出している。

３１−１．３１−２．・・・・３１−ｎは各々内挿回路
であり、第４図に示す信号内挿回路と同様の構成より成
り、入力されてくる２相伝号の１周期をｍ分割した各々
位相の異った信号を作り出している。

即ち、位相差の異なるｍ個の信号を作り、内部のパルス
信号処理回路を介して各々ＵＰパルスとＤＯＷＮパルス
として出力している。

本実施例では１つの内挿回路３１−１では従来のｍ分割
の内挿回路と同様の出力が得られ、内挿回路３１−２で
は移相回路２０から送出されてくる位相３６０°／ｍｎ
と位相３６０°／ｍｎ＋９０°を基準にし、１周期をｍ
分割した信号を得ている。

そして内挿回路３１−ｎでは移相回路２０から送出され
てくる位相（３６０°／ｍｎ）　ｘ　（ｎ−］　）と（
３６０°／ｍｎ）　Ｘ　（ｎ−］　）　＋９０°を基準
にし、１周期なｍ分割した信号を得ている。

即ち、本実施例では互いに補間しあう形でｍ分割した信
号がｎ組得られるように構成している。

従って、これらの信号をＯＲ回路４１．４２で重ね合わ
せることにより、本実施例では実質的にｍ×ｎ分割の内
挿回路を実現している。

第２図は第１図に示す実施例において内挿回路３１−１
〜３１−ｎにおける信号の分割数ｍをｍ＝８、移相回路
２０から所定の位相差を有して出力する信号の数ｎをｎ
＝３とした場合の各部から出力される信号波形を示す一
実施例の説明図である。

第３図は第１図に示した移相回路の構成の一実施例の説
明図である。図中、２０１〜２０３は各々バッファ又は
反転バッファ、２１１〜２２４はバッファであり、これ
らの要素により２相の正弦波信号から所定の位相差を有
したｎ組の信号な作り出して、各々内挿回路に送出して
いる。

このように本実施例では入力された２相伝号から移相回
路により、互いに補間しあうｎ組の２相伝号を作り出し
、１周期をｍ分割するｎ個の内挿回路に入力させ、該ｎ
個の内挿回路の出力信号を合成処理する手段とを追加す
ることにより、容易にｍ×ｎ個の内挿回路を実現するこ
とを可能としている。即ち、本実施例によれば基本的な
ｍ分割内挿回路を準備しておけば、その整数倍（ｎ倍）
の分割数の内挿回路を容易に、かつ短時間で実現するこ
とかできる。

尚本実施例において第３図のバッファ２０１〜２０３、
そしてバッファ２１１〜２２４に必要に応じて適宜利得
を持たせるようにしても良い。

又、第１図における内挿回路（３１−１〜３１ｎ）から
の出力信号をＵＰパルス信号とＤＯＷＮパルス信号とし
たが、信号の出力形式はこれに限定されるものではなく
、とのような形式であっても良い。

（発明の効果） 以上のように本発明によれば入力された２相伝号からｎ
組の２相位相を作り出す移相回路と入力信号の１周期な
ｍ分割する内挿回路をｎ個設けることにより、容易に入
力信号の１周期をｍ×ｎ分割する信号内挿回路を実現す
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の各部における出力信号の波形を示す説明図、第３図
は第１図の移相回路の一実施例のブロック図、第４図は
従来のｍ分割信号内挿回路のブロック図、第５図は第４
図の各部における出力信号の波形を示す説明図である。 図中、１．２は入力端子、３，４，６，７゜８．９，２
０１，２０２，２１１〜２１４゜２１４〜２２４はバッ
ファ、５，２０３は反転バッファ、１０はパルス信号処
理回路、２ｏは移相回路、３１−１〜３１−ｎは内挿回
路、４１゜４２はＯＲ回路である。

Claims (1)

【特許請求の範囲】
1. （１）入力されてきた位相の異なる２つの正弦波信号か
   ら、互いに補間しあうｎ組の２相正弦波信号を作り出す
   移相回路と、該ｎ組の２相正弦波信号の１周期をｍ分割
   するｎ個の内挿回路とを有し、該ｎ個の内挿回路からの
   出力信号から１周期をｍ×ｎ個に分割した信号を作り出
   すようにしたことを特徴とする信号内挿回路。