JPS62125653A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62125653A
JPS62125653A JP60267645A JP26764585A JPS62125653A JP S62125653 A JPS62125653 A JP S62125653A JP 60267645 A JP60267645 A JP 60267645A JP 26764585 A JP26764585 A JP 26764585A JP S62125653 A JPS62125653 A JP S62125653A
Authority
JP
Japan
Prior art keywords
varnish
leads
semiconductor element
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60267645A
Other languages
English (en)
Inventor
Masahide Yamauchi
山内　眞英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60267645A priority Critical patent/JPS62125653A/ja
Publication of JPS62125653A publication Critical patent/JPS62125653A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ワニスにより半導体素子を封止する半導体
装置に関するものである。
〔従来の技術〕
′＠２図は、従来の半導体装置の断面図であり、図にお
いて、（１）はＢｅＯ等からなる誘電体基板、（２）は
この誘電体基板ｉ１１の主面上に敗り付けられた金属か
らなるリード、（３）は上記誘電体基板ｆＨＯ主面上に
擬着された高周波高出力用の半導体素子、（４）は金属
からなるブリッジ、（５１ｉｌ″を半導体素子とＩＪ−
ド線とを導通させる金属からなる細線、（６）は半導体
素子の表面をコーティングするシリコーンからなるワニ
スである。
次に瞼作について説明する。高周波の入力電力（信号）
はリード（２ａ）及び（４１に印加され金属細線（５１
を経由して半導体素子（３）に到達する。また、半導体
素子（３）で増幅された出力電力ｕ　ＩＪ−ド（２ｂ）
より外部へ取り出される。増幅時発生した熱はおもに誘
電体基板ｉ１１を介して空気中あるいけ他の金属体へ放
熱される。
また、上記動作時半導体素子を外部からの影響をｌ！ｈ
ぐためワニス（６）がコーティングされている。
即ち、■外部から半導体素子への湿気の侵入防止が可能
なこと。■高温に半導体素子がさらされても変質のない
こと。■高周波損失（Ｔａｎδ）が小さいこと。■不純
物含有量の少ないこと。の４項を満足する材質でなけれ
ばならず、一般的にはシリコーン系のワニスが採用さね
、でいる。
〔考案が解決しようとする問題点〕
従来の半導体装置は以上のように構成されているので、
半導体素子（３）表面をシリコーン系ワニス（６）でコ
ーティングしなければならなかった。
し２かＦ−５−Ｈ１半導体装置を、例えば混収集稍回路
装置に組込むにけ、■電気特性検査、■リード（２ａ）
、（２Ｎの半田付等が必要となるが、この時リード（２
ａ）、（２ｂ）に−ト下方向の力が加わり、リード（２
ａ）、（ｚｂ）が変形し、これに伴ってリード（２ａ）
。
（２ｂ）上から上記ワニス（６）かけ〈離することが待
時発生した。第３図は電気特性検査時のワニス（６）か
け（離した状態を示す断面図１である。
ワニス（６）がば（ｔｉｌｌｔした状態で、長期間上２
半導体素子１３）　Ｔｈ　中作させると、外部から湿気
等が半導体素子（３）表面へ侵入し、致命故障を起すこ
とが待時発生するという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ワニスのけ〈離を防１トできる半導体装置を
得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置け、リードとワニスとの間に
、ワニスよりもリードとの接着強度が大き（、かつ硬度
の高い樹脂を介在してリードの半導体素子側の端部を封
止するとともに、リードとワニスとを互いに分離するよ
うにしたものである。
〔作用〕
この発明における半導体装置は、リードをワニスよりも
接着強度“が犬き（硬度の高い樹脂で封止しているので
、リードが上下方向に曲げらねでもば〈離することかな
い。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。′２
ｇ１図において、（ｌ；けＢｓＯ等からなる誘電体装置
、（２）は誘電体装置ｆｌｌｉｃ取り付けられた金属か
らなるリード、（３）ば」二Ｐ誘電体基板（１・上にり
−Ｆ（２）と離隔して接着された半導体素子、（４）は
金庫からなるブリッジ、（６）け半導体素子（３）とリ
ード（２）を導通させる金属からなる細線、（６）は半
導体素子ｆ３＋の表面をコーティングして封止するシリ
コーンからなるワニス、（７）ハエポキシ等の上記ワニ
ス（６）よりもＩＪ　−Ｆ　［２）との接着強度が大き
く、かつ硬度の高い樹脂からなる接着剤コーティングで
ある。
次に１作について説明する。高周波の入力電力（信号）
けり一ド（２ａ）及び（４１に印加され金属細線（５１
全経由［２て、半導体素子（３）に到達する。また半導
体素子で増幅された出力電力は、リード（２ｂ）より外
部へ敗り出される。
増幅時発生した熱は、おもに誘電体基板ｆｌｉを介して
空気中あるいけ、仲の金属体へ放熱される。
また、上記、動作時、半導体素子を外部からの影糧を防
ぐためワニス（６）がコーティングされている。
即ち、■外部から半導体素子への湿気の侵入防止が可能
なこと。■半導体素子が高幅にさらされても変質のない
こと。■高周波損失（Ｔａｎδ）が小さいこと。■不純
物含有量の少ないことの４項を満足する材質でなければ
ならず、一般的にはシリコーン系のワニスが採用されて
いる。
〔発明の効果〕
以上のように、この発明により７ば、リードをワニスよ
りも接着強度が大きく、かつ硬度の高い樹脂で封止する
とともに、半導体素子はワニスで封止するようにしたの
で、リードが上下方向に曲げられてもはぐ離することば
なく、これによって半導体装置の信頼性が高まるという
効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置を示す断
面図、第２図は従来の半導体装置を示す断面図、第３図
は従来の半導体装置のリード部断面の拡大図である。 図にかいて、（２）はリード、（３）け半導体素子、（
６）はワニス、（７）は樹脂である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体素子と、この半導体素子を封止するワニス
    と、上記半導体素子に離隔して設けられ、金属線にて上
    記半導体素子と電気的に接続されたリードと、このリー
    ドと上記ワニスとの間に介在され、上記リードの上記半
    導体素子側の端部を封止するとともに、上記リードとワ
    ニスとを互いに分離する上記ワニスよりもリードとの接
    着強度が大きく、かつ硬度の高い樹脂とを備えたことを
    特徴とする半導体装置。
  2. （２）ワニスはシリコーンからなるものであることを特
    徴とする特許請求の範囲第１項記載の半導体装置。
  3. （３）樹脂はエポキシ系の接着剤であることを特徴とす
    る特許請求の範囲第１項または第２項記載の半導体装置
    。
JP60267645A 1985-11-26 1985-11-26 半導体装置 Pending JPS62125653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60267645A JPS62125653A (ja) 1985-11-26 1985-11-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60267645A JPS62125653A (ja) 1985-11-26 1985-11-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS62125653A true JPS62125653A (ja) 1987-06-06

Family

ID=17447552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60267645A Pending JPS62125653A (ja) 1985-11-26 1985-11-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS62125653A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0403783A2 (en) * 1989-06-20 1990-12-27 International Business Machines Corporation High strength low stress encapsulation of interconnected semiconductor devices
EP0670595A1 (en) * 1994-02-08 1995-09-06 Dow Corning Toray Silicone Company, Limited Resin-sealed semiconductor device
WO2002099877A3 (en) * 2001-06-02 2003-07-31 Microsemi Corp Enhanced performance surface mount semiconductor package devices and methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0403783A2 (en) * 1989-06-20 1990-12-27 International Business Machines Corporation High strength low stress encapsulation of interconnected semiconductor devices
EP0670595A1 (en) * 1994-02-08 1995-09-06 Dow Corning Toray Silicone Company, Limited Resin-sealed semiconductor device
WO2002099877A3 (en) * 2001-06-02 2003-07-31 Microsemi Corp Enhanced performance surface mount semiconductor package devices and methods

Similar Documents

Publication Publication Date Title
EP0366386B1 (en) Flagless semiconductor package
US5072280A (en) Resin sealed semiconductor device
JPS6171649A (ja) Ｉｃパツケ−ジ
JPH02155256A (ja) 半導体装置
JPS62125653A (ja) 半導体装置
JP2936819B2 (ja) Ｉｃチップの実装構造
US7754976B2 (en) Compact circuit carrier package
JPS59111350A (ja) 半導体装置
JP2685945B2 (ja) 半導体装置の製造方法
JPS62296541A (ja) 樹脂封止型半導体装置
JPS6046038A (ja) 集積回路装置
JPS63122131A (ja) 半導体装置用キヤリアテ−プ
JPH03231435A (ja) 半導体集積回路装置
KR970077561A (ko) 금속 기판을 이용한 칩 스케일 패키지(Chip Scale Package)
JP2718299B2 (ja) 大規模集積回路
JPS6043660B2 (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPS63248155A (ja) 半導体装置
JPS6327724A (ja) 半導体式圧力センサ
JP2923043B2 (ja) 樹脂封止型半導体装置
JP3115432B2 (ja) 半導体装置
JPS61296743A (ja) チツプキヤリア
JPS63260072A (ja) イメ−ジセンサ
JPH03227535A (ja) 半導体装置
JPH0376693A (ja) Ｉｃカード