JPS6210959A - 二重化装置切替方式 - Google Patents
二重化装置切替方式Info
- Publication number
- JPS6210959A JPS6210959A JP13832485A JP13832485A JPS6210959A JP S6210959 A JPS6210959 A JP S6210959A JP 13832485 A JP13832485 A JP 13832485A JP 13832485 A JP13832485 A JP 13832485A JP S6210959 A JPS6210959 A JP S6210959A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- access circuit
- monitor
- memory
- bus access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
両系のバスに夫々パスモニタ／バスアクセス回路ヲｔｉ
Ｍし、１１つ両バスモニタ／バスアクセス回路を相互
に接続して常時運転中の系のメモリに対する書込みデー
タを読み取って予備系のメモリに書き込むことにより系
切り替え時のデータ転送匿を軽減して切り替え時間の短
縮を計る。
Ｍし、１１つ両バスモニタ／バスアクセス回路を相互
に接続して常時運転中の系のメモリに対する書込みデー
タを読み取って予備系のメモリに書き込むことにより系
切り替え時のデータ転送匿を軽減して切り替え時間の短
縮を計る。
本発明はプロセッサを使用し而も二重化された装置の系
切替方式に関するものである。
切替方式に関するものである。
従来プロセッサを使用し而も二重化された装置に於いて
は現用系の故障発生により予備系へ切り替える場合、其
の切り替え時間が長くなってサーヒスを低下させると云
う問題があり、此の為より短い時間で切り替えが行える
方式の開発が強く望まれていた。
は現用系の故障発生により予備系へ切り替える場合、其
の切り替え時間が長くなってサーヒスを低下させると云
う問題があり、此の為より短い時間で切り替えが行える
方式の開発が強く望まれていた。
従来プロセッサを使用した装置で而も信耗性を要求され
る場合には障害時若しくは保守時にも其の機能を停止す
ることなく運転出来る様に二重化構成を採っている。
る場合には障害時若しくは保守時にも其の機能を停止す
ることなく運転出来る様に二重化構成を採っている。
第３図は従来の二重化装置の一構成例を示す図である。
図中、１゜は０系のプロセッサ、２ｏは０系のメモリ、
３ｏは０系の入出力装置、４０は０系のバス、１１は１
系のプロセッサ、２１は１系のメモリ、３１は１系の入
出力装置、４□は１系のバスである。
３ｏは０系の入出力装置、４０は０系のバス、１１は１
系のプロセッサ、２１は１系のメモリ、３１は１系の入
出力装置、４□は１系のバスである。
今例えば０系が運転中（八〇”ｌ’ ）であり、１系が
予備状態（ＳＦ（Ｙ）であるとする。此の時０系に障害
が発生した場合、若しくは０系の保守を行う場合にはｌ
系を運転状態とし、而も処理を中断することなく０系か
ら１系へ運転状態を移行することが必要となる。
予備状態（ＳＦ（Ｙ）であるとする。此の時０系に障害
が発生した場合、若しくは０系の保守を行う場合にはｌ
系を運転状態とし、而も処理を中断することなく０系か
ら１系へ運転状態を移行することが必要となる。
第４図は従来の二重化装置切替方式の一例を示す図であ
る。
る。
図に於いて、５゜はＯ系の入出力インクフエ・イス装置
、５１はｌ系の入出力インタフェイス装置である。
、５１はｌ系の入出力インタフェイス装置である。
第４図に於いては０系の入出力インタフ１イス装置５゜
と１系の入出力インタフエイス装：η５１が接続される
。
と１系の入出力インタフエイス装：η５１が接続される
。
例えば０系による運転状態から１系による運転状態へ移
行する時、０系と１系間の上記接続回路を使用して０系
のメモリ２０のメモリ内容、０系のプロセッサ１゜の各
レジスフの内容、及び０系の入出力装置３０の状態等を
１系へ転送し、０系と１系の状態を同一とした後に１系
を運転状態とすることにより、外面上の処理は中断なく
運転状態を移行する。
行する時、０系と１系間の上記接続回路を使用して０系
のメモリ２０のメモリ内容、０系のプロセッサ１゜の各
レジスフの内容、及び０系の入出力装置３０の状態等を
１系へ転送し、０系と１系の状態を同一とした後に１系
を運転状態とすることにより、外面上の処理は中断なく
運転状態を移行する。
然しなから一ヒ記従来方式では、運転状態の移行時に行
うメモリ内容の転送に少なからぬ時間を要し、例えば１
００にバイトのメモリ内容を５００にバイト７秒の速度
で転送すると０．２秒かかり、此の間処理は停止すると
云う問題点があった。
うメモリ内容の転送に少なからぬ時間を要し、例えば１
００にバイトのメモリ内容を５００にバイト７秒の速度
で転送すると０．２秒かかり、此の間処理は停止すると
云う問題点があった。
上記問題点は第１図に示す様にプロセッサ１゜、メモリ
２０、入出力装置３０、及びバス４０を有する０系とプ
ロセッサｈ１メモリ２１、人出内装Ｗ３１、及びバス４
．を有する１系から構成される二重化装置に於いて、０
系のバス４０にバスモニタ／バスアクセス回路１０．を
接続、ｌ系のバス系のへ′ス４１にバスモニタ／バスア
クセス回路］０＋ ヲ夫々接続し、バスモニタ／バスア
クセス回路１００とバスモニタ／バスアクセス回路１０
１を相互、に接続することにより、０系が運転中、■系
が予備として動作している場合、バスモニタ／バスアク
セス回路１０．はバス４０をモニタしてメモＩＪ２．に
対する書込みデータをバスモニタ／バフ、アクセス回路
１０．へ転送し、バスモニタ／バスアクセス回路１０．
は前記転送データをバス４．にアクセスしてメモリ２Ｉ
へ書き込み、１系が運転中、０系が予備として動作して
いる場合、バスモニタ／バスアクセス回路１００とバス
モニタ／バスアクセス回路１０．の動作を逆にして常時
運転するにより解決される。
２０、入出力装置３０、及びバス４０を有する０系とプ
ロセッサｈ１メモリ２１、人出内装Ｗ３１、及びバス４
．を有する１系から構成される二重化装置に於いて、０
系のバス４０にバスモニタ／バスアクセス回路１０．を
接続、ｌ系のバス系のへ′ス４１にバスモニタ／バスア
クセス回路］０＋ ヲ夫々接続し、バスモニタ／バスア
クセス回路１００とバスモニタ／バスアクセス回路１０
１を相互、に接続することにより、０系が運転中、■系
が予備として動作している場合、バスモニタ／バスアク
セス回路１０．はバス４０をモニタしてメモＩＪ２．に
対する書込みデータをバスモニタ／バフ、アクセス回路
１０．へ転送し、バスモニタ／バスアクセス回路１０．
は前記転送データをバス４．にアクセスしてメモリ２Ｉ
へ書き込み、１系が運転中、０系が予備として動作して
いる場合、バスモニタ／バスアクセス回路１００とバス
モニタ／バスアクセス回路１０．の動作を逆にして常時
運転するにより解決される。
本発明に依ると運転中のメモリへ書き込むデータを常時
モニタして予備系のメモリへ書き込むので両メモリの内
容は常に同しになる様になっているので運転中の系に障
害が発生した時のデータの転送量は大幅に軽減されて切
り替え時間が短くなると云う効果が生まれる。
モニタして予備系のメモリへ書き込むので両メモリの内
容は常に同しになる様になっているので運転中の系に障
害が発生した時のデータの転送量は大幅に軽減されて切
り替え時間が短くなると云う効果が生まれる。
第１図は本発明に依る二重化装置切替方式の一実施例を
示す図である。
示す図である。
第２図は本発明に依る二重化装置切替方式の動作例を示
す図である。
す図である。
図中、１０．は０系のバスモニタ／バスアクセス回路、
１０．は自系のバスモニタ／バスアクセス回路である。
１０．は自系のバスモニタ／バスアクセス回路である。
以下図に従って本発明の詳細な説明する。
バスモニタ／バスアクセス回路１００及び１０１ は下
記の動作を行う回路である。
記の動作を行う回路である。
今仮に第２図に示す様に０系が運転状態、１系が予備状
態であるとする。此の様な場合バスモニタ／バスアクセ
ス回路１００は常時自系のバス４０をモニタしており、
若し其のバス４０がメモリ書込みの為使用された場合に
は、其のアドレス及びデータを受信して系間接続回路を
介して相手系のバスモニタ／バスアクセス回路１０Ｉへ
転送すル。
態であるとする。此の様な場合バスモニタ／バスアクセ
ス回路１００は常時自系のバス４０をモニタしており、
若し其のバス４０がメモリ書込みの為使用された場合に
は、其のアドレス及びデータを受信して系間接続回路を
介して相手系のバスモニタ／バスアクセス回路１０Ｉへ
転送すル。
此の場合相手系のバスモニタ／バスアクセス回路１０１
はバスアクセスとして動作し、０系のバスモニタ／バ
スアクセス回路１００から転送されて来たアドレス及び
データを受信し、自系メモリ２０の対応するアドレスへ
受信データを書込む。
はバスアクセスとして動作し、０系のバスモニタ／バ
スアクセス回路１００から転送されて来たアドレス及び
データを受信し、自系メモリ２０の対応するアドレスへ
受信データを書込む。
即ち、０系が運転状態であればバスモニタ／バスアクセ
ス回路１００はバスモニタとして動作し、バスモニタ／
バスアクセス回路１０．はハ゛スアクセスとして動作す
る。又１系が運転状態であればバスモニタ／バスアクセ
ス回路１０１ はバスモニタとして動作し、バスモニタ
／バスアクセス回路＋００はバスアクセスとして動作す
る。
ス回路１００はバスモニタとして動作し、バスモニタ／
バスアクセス回路１０．はハ゛スアクセスとして動作す
る。又１系が運転状態であればバスモニタ／バスアクセ
ス回路１０１ はバスモニタとして動作し、バスモニタ
／バスアクセス回路＋００はバスアクセスとして動作す
る。
従って障害発生又は共の他の理由により運転系をθ系か
ら１系へ切替える場合には、０系のメモリ２０のメモリ
内容を１系のメモリ２．へ改めて転送する必要はなく、
０系のプロセッサ１゜の各レジスタの内容のみを１系の
プロセッサ１１の各レジスタへ転送するのみで足りる。
ら１系へ切替える場合には、０系のメモリ２０のメモリ
内容を１系のメモリ２．へ改めて転送する必要はなく、
０系のプロセッサ１゜の各レジスタの内容のみを１系の
プロセッサ１１の各レジスタへ転送するのみで足りる。
以上詳細に説明した様に本発明によれば、運転状態の移
行時に行うメモリ内容の転送時間が大幅に短縮されると
云う大きい効果がある。
行時に行うメモリ内容の転送時間が大幅に短縮されると
云う大きい効果がある。
第１図は本発明に依る二重化装置切替方式の一実施例を
示す図である。 第２図は本発明に依る二重化装置切替方式の動作例を示
す図である。 第３図は従来の二重化装置の一構成例を示す図である。 第４図は従来の二重化装置切替方式の一例を示す図であ
る。尚各図に於いて、 １゜はＯ系のプロセッサ、 ２ｏは０系のメモリ、 ３０はＯ系の入出力装置、 ４０は０系のバス、 ５゜はＯ系の入出力インクフェイス装置、１１は自系の
プロセッサ、 ２１は１系のメモリ、 ３Ｉは自系の入出力装置、 ４１は１系のバス、 ５、は１系の入出力インタフェイス装置、１０、は０系
のバスモニタ／バスアクセス回路、１０１ は１系のバ
スモニタ／バスアクセス回路である。
示す図である。 第２図は本発明に依る二重化装置切替方式の動作例を示
す図である。 第３図は従来の二重化装置の一構成例を示す図である。 第４図は従来の二重化装置切替方式の一例を示す図であ
る。尚各図に於いて、 １゜はＯ系のプロセッサ、 ２ｏは０系のメモリ、 ３０はＯ系の入出力装置、 ４０は０系のバス、 ５゜はＯ系の入出力インクフェイス装置、１１は自系の
プロセッサ、 ２１は１系のメモリ、 ３Ｉは自系の入出力装置、 ４１は１系のバス、 ５、は１系の入出力インタフェイス装置、１０、は０系
のバスモニタ／バスアクセス回路、１０１ は１系のバ
スモニタ／バスアクセス回路である。
Claims (1)
- 【特許請求の範囲】 プロセッサ（１＿０）、メモリ（２＿０）、入出力装置
（３＿０）、及びバス（４＿０）を有する０系とプロセ
ッサ（１＿１）、メモリ（２＿１）、入出力装置（３＿
１）、及びバス（４＿１）を有する１系から構成される
二重化装置に於いて、 該０系のバス（４＿０）にバスモニタ／バスアクセス回
路（１０＿０）を接続、該１系のバス系のバス（４＿１
）にバスモニタ／バスアクセス回路（１０＿１）を夫々
接続し、該バスモニタ／バスアクセス回路（１０＿０）
と該バスモニタ／バスアクセス回路（１０＿１）を相互
に接続することにより、 該０系が運転中、該１系が予備として動作している場合
、該バスモニタ／バスアクセス回路（１０＿０）は該バ
ス（４＿０）をモニタして該メモリ（２＿０）に対する
書込みデータを該バスモニタ／バスアクセス回路（１０
＿１）へ転送し、 該バスモニタ／バスアクセス回路（１０＿１）は前記転
送データを該バス（４＿１）にアクセスして該メモリ（
２＿１）へ書き込み、 該１系が運転中、該０系が予備として動作している場合
、該バスモニタ／バスアクセス回路（１０＿０）と該バ
スモニタ／バスアクセス回路（１０＿１）の動作を逆に
して常時運転することを特徴とする二重化装置切替方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13832485A JPS6210959A (ja) | 1985-06-25 | 1985-06-25 | 二重化装置切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13832485A JPS6210959A (ja) | 1985-06-25 | 1985-06-25 | 二重化装置切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6210959A true JPS6210959A (ja) | 1987-01-19 |
| JPH0362343B2 JPH0362343B2 (ja) | 1991-09-25 |
Family
ID=15219241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13832485A Granted JPS6210959A (ja) | 1985-06-25 | 1985-06-25 | 二重化装置切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6210959A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59214397A (ja) * | 1983-05-20 | 1984-12-04 | Hitachi Ltd | 呼情報救済方式 |
-
1985
- 1985-06-25 JP JP13832485A patent/JPS6210959A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59214397A (ja) * | 1983-05-20 | 1984-12-04 | Hitachi Ltd | 呼情報救済方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0362343B2 (ja) | 1991-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258079B1 (ko) | 밀결합 결함 허용 시스템에서 메모리 버스 확장에 의한 동시 쓰기 이중화 장치 | |
| JPS63213048A (ja) | マルチプロセツサシステムの障害処理方式 | |
| KR0175742B1 (ko) | 이중화 시스템에서 동작 분리 고속 데이타 전송장치 | |
| JPS6210959A (ja) | 二重化装置切替方式 | |
| KR100260895B1 (ko) | 비동기전송모드근거리통신망시스템의고속이중화방법 | |
| JPH0324634A (ja) | 二重系システム装置 | |
| JPH0319978B2 (ja) | ||
| JPH06245238A (ja) | 二重化装置切替回路 | |
| JPH02294723A (ja) | 補助記憶装置の２重化制御方法 | |
| JPS62169244A (ja) | 二重化メモリの両系同時書込方法 | |
| JP3107182B2 (ja) | 二重化記憶装置 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS5998235A (ja) | 入出力制御装置 | |
| JP3055906B2 (ja) | 緊急動作方式 | |
| KR950006547Y1 (ko) | 프로세서 이중화시 공통메모리 액세스회로 | |
| KR19980055995A (ko) | 프로세서간 통신 데이터의 손실을 방지할 수 있는 이중화구조를 갖는 통신시스템 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPH0251950A (ja) | 電子交換機二重化方式 | |
| JPH02277142A (ja) | 二重系計算機システム | |
| JPS5923677B2 (ja) | 交換処理装置の二重化方式 | |
| JPS60237545A (ja) | 計算機の二重化方式 | |
| JPH03171233A (ja) | 二重化情報処理装置 | |
| JPS604498B2 (ja) | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 | |
| JPS62182953A (ja) | メモリアクセス制御方式 | |
| JPS63279359A (ja) | マルチｃｐｕのデ−タ受け渡し装置 |