JPS62108640A - 回線アダプタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は複数の回線を収容し、各回線間で手順、通信速
度及びデータ形式等を整合させるためのプロトコル相互
変換を行なう回線アダプタ装置に関する。

（従来の技術） 近年、ビデオテックス通信、パソコン通信等各種の通信
手順が標準化されてきた。これらの方式の中で対端末間
のインタフェースについては広域性、手軽さ等から電話
回線が使用できるようになっている。電話回線を利用し
て、高速かつ大量にデータを伝送する必要性から、一般
の専用回線の場合に比べ通信速度、同期方式、手順等が
複雑に規定されている。また、新しいホストと接続する
場合も上記のような各種規定が決められておシ、一般的
には特定のインタフェースを有する装置（以下ＤＴＥと
略す）を、これらのプロトコルの異なる回線に直接接続
変えをして通信を行なうことは不可能である。

従来このような場合、ＤＴＥに装備されている既存のイ
ンタフェースを改修して新規のインタフェースに改造し
、通信プログラムを新規に開発して対応するか、回線側
プロトコルに合った新しい装置と交換する方法があった
が、コストの面から、容易ではなかった。また、ＤＴＥ
本体にしても今後制定されるものも含めて、各種プロト
コルに対応できるように予め考慮しておくことは、メモ
リ容量、処理能力等の点から不可能である。

従来の他の方法としては、ＤＴＥと回線の間に回線アダ
プタ装置を接続し、この中でプロトコルを変換する方式
がある。この場合、ＤＴＥの内蔵インタフェースを改造
する必要がなく、回線アダプタ装置本体又はそのプログ
ラムを交換すれば各種回線プロトコルに対応できるとい
う長所がある。

ここで、従来の回線アダプタ装置の一構成例のブロック
図を第４図に示す。同図において、１は特定のインタフ
ェースを有する装置（ＤＴＥ）、２は回線アダプタ装置
、３は回線終端装置（Ｄ）、４は網制御装置（ＮＣＵ）
、５は付属電話器（置）、６はプロトコルの異なる回線
を示す。なお第４図において、回線終端装置３及び網制
御装置４は回線アダプタ装置２に含丑れる場合もある。

また網制御装置４又は付属電話器５は、不要な場合もあ
る。

回線アダプタ装置２は、マイクロプロセッサ（μＰ）１
０．読出専用メモリ（ＲＯＭ）１１、ローカルメモリ（
ＬＭ）１２、通信用ＬＳＩ（ＴＲＣＯ）　１３、通信用
ＬＳＩ（ＴＲＣＩ）’　１４、レベル変換部（ＬＣＯ’
）！５、レベル変換部（ＬＣＩ）１６、及び網制御装置
制御部（ＡＣＵＣ）　１７とを具備して構成されている
。

次に、回線アダプタ装置２の動作を説明する。

まずＤＴＥ　１が回線６に発呼を行なう場合、ＤＴＥ　
１は送信電文２０を回線アダプタ装置２に送出する。

この電文には通信先の電話番号２１と通信電文。

２２を含む。第５図にその形式を示す。送信電文２０は
レベル変換部１５、通信用ＬＳＩ　１３を通ってマイク
ロプロセッサ１０に通知される。マイクロプロセッサ１
０は、その電文を一担ローカルメモリ１２に格納する。

マイクロゾロセッサ１０は回線６が使用中でなければ、
網制御装置制御部１７を介して網制御装置４に電話番号
２１に応じた指示を行ない、相手側装置を呼び出す。マ
イクロプロセッサ】０ば、これと平行して送信電文２２
を回線側プロトコルに合わせ予め編集しなおしておく。

相手が接続されたことを確認すると、回線プロトコルに
従って前記編集済み電文を通信用ＬＳ１１４、レベル変
換部１６を通して送出する。

この電文は更に回線終端装置３、網制御装置４を経て回
線６に送出される。この後マイクロプロセッサ１０は、
電文送出が完了した事を通信用ＬＳ１１３及びレベル変
換部１５を通じてＤＴＥ　］に通知し、回線６を開放す
る。

一方、回線６から着呼があった場合の動作は、発呼の場
合とは逆の手順である。回線６から着信電文を受けると
マイクロプロセッサ１０は着信電文をＤＴＥ　１の持つ
プロトコルに整合するように編集しなおしたうえで、Ｄ
ＴＥｌにそのプロトコルに従って編集済み電文を送出す
る。

ここで、上記動作におけるローカルメモリ１２の詳細な
動作について、第６図を参照して説明する。第６図は、
ローカルメモリ１２に格納された情報を示す図である。

図示のように、ローカルメモリ１２はプロトコル変換等
に必要な処理プログラム１００を格納している。前述し
たように、一方から（例えば、ＤＴＥｌから）回線アダ
プタ装置２に入力された送信電文２０は、ローカルメモ
リ１２のエリア■に入力データ１０１として格納される
。この送信電文２０の終結を確認すると、処理プログラ
ム１００はエリア■の入力データ１０１を変換して、エ
リア■に出力データ１０２として格納する。この後、エ
リア■の出力データ１０２は他方（この場合、回線６）
に送出される。

（発明が解決しようとする問題点） しかしながら、上記従来の回線アダプタ装置は以下の問
題点を有する。

入力データ１０１及び変換された出力データ１０２はす
べてローカルメモリ］２に格納されるため、入力データ
１０１のデータ長が長くなると、ローカルメモリ１２の
容量が不足してしまう。また、複雑なプロトコル変換を
行うために処理プロダラム１００が大規模化した場合に
も同様な不都合が生じる。特に、通常の回線アダプタ装
置にあっては、価格の点から比較的プログラムの容易な
８ビツト系のマイクロプロセッサが使用され、このとき
のローカルメモリの容量は通常２１６＝６４にバイトで
ある。従って、上記問題点はこのような場合、顕著なも
のとなる。

従って、本発明は上記問題点を解決し、マイクロプロセ
ッサのメモリ容量、換言すればローカルメモリの容量を
実質的に拡張し、複雑なプロトコルや長い送信電文でも
扱える回線アダプタ装置を提供することを目的とする。

（問題点を解決するための手段） 本発明は、マイクロプロセッサ及びデータ（ここでのデ
ータとは、電文のみならず、プログラムをも含む）を格
納するメモリとを有し、複数の回線を収容して各回線間
のプロトコルの相互変換を行なう回線アダプタ装置に係
る。

本発明は上記回線アダプタ装置において、下記の構成要
素を設けて構成される。この構成要素とは、第１のダー
ト回路を介してマイクロプロセッサ及びメモリと接続さ
れるバッファメモリと、第２のタート回路を介してバッ
ファメモリと接続される拡張メモリと、マイクロプロセ
ッサの指示に基づき、バッファメモリと拡張メモリとの
間で行なわれるデータ転送を制御するダイレクトメモリ
アクセスコントローラと、マイクロプロセッサ及ヒダイ
レクトメモリアクセスコントローラの指示によシ第１の
ゲート回路及び第２のケ８−ト回路を制御する制御回路
である。

（作用） いま、メモリに格納されているデータを拡張メモリに転
送する場合を考える。当初、第１のゲート回路及び第２
のゲート回路は制御回路の指示により、それぞれオン及
びオフの状態である。まず、マイクロプロセッサはメモ
リに格納されているデータの１ブロツクをバッファメモ
リに転送する。

次に、マイクロプロセッサはダイレクトメモリアクセス
コントローラ（ＤＭＡＣ）にＤＭＡ制御のための必要な
情報を通知するとともに、制御回路に第１のゲート回路
をオフとし、第２のゲート回路をオンとする旨の指示を
与える。これにより、第１のダート回路及び第２のケ８
−ト回路はそれぞれオフ及びオン状態となる。次に、Ｄ
ＭＡＣはバッファメモリに格納された１ブロツクのデー
タを所定単位ごとに拡張メモリに転送するよう制御する
。この転送動作が終了すると、ＤＭＡＣは制御回路に対
し、第１のゲート回路及び第２のゲート回路をそれぞれ
オン及びオフとする旨の指示を与える。同時に、ＤＭＡ
Ｃはマイクロプロセッサに転送終了の通知をする。この
通知を受けたマイクロプロセッサは、上述した動作と同
様にして、メモリ内のデータの次のブロックの転送を開
始させる。

一方、拡張メモリからメモリへのデータの転送も同様に
して行なわれる。

このように、従来はメモリに処理プログラム、入力デー
タ及びプロトコル変換された出力データを格納していた
が、本発明では一担拡張メモリにデータを転送し、又は
拡張メモリからメモリにデータを転送する際にプロトコ
ル変換等の処理を施すことができるので、実質的にメモ
リの容量を拡張することができる。

（実施例） 以下、本発明の一実施例を図面を参照して詳細に説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
中、第４図中に示された構成要素と同一性のあるものは
同一の参照番号を付し、ここでの説明は省略する。デー
タ転送用の小容量のバッファメモリ（ＢＭ）５０はゲー
ト回路（Ｃ，１）５４を介シテ、マイクロプロセッサ１
０、ＲＯＭ１１、ローカルメモリ１２に接続されている
。大容量の拡張メモリ（ＥＭ）５１はダート回路（Ｇ２
）５５を介してバッファメモリ５０に接続されている。

ケ８−ト回路５４及び５５はフリップフロップ（ＲＥＱ
−ＦＦ）５３の出力により制御される。この制御は、フ
リップフロップ５３がオフ状態のときゲート回路５４は
閉鎖状態（アクティブ状態）でゲート回路５５は開放状
態（フローティング状態）となり、フリップフロ、ｆ５
３がオフ状態のときはゲート回路５４及び５５はそれぞ
れ開放状態及び閉鎖状態となる。フリップフロップ５３
はマイクロプロセッサ１０からの指示によシセット（オ
ン）され、ダインクトメモリアクセスコントローラ（以
下、ＤＭＡＣと略す）５２の転送終了信号５６でリセッ
ト（オフ）される。ＤＭＡＣ５２は転送開始要求信号５
７により起動し、バッファメモリ５ｏと拡張メモリ５１
との間のデ〜り転送を制御する。尚、マイクロプロセッ
サ１０は従来の機能に加え、以下に述べるように、ロー
カルメモリ１２、バッファメモリ５０及び拡張メモリ５
１上のデータ及びプログラム（以下、いずれもデータと
して扱う）の管理をする。

次に、第１図に示す回線アダプタ装置の動作を説明する
。

まず、ローカルメモリ１２に貯えられているデータを拡
張メモリ５１に転送する場合、マイクロプロセッサ１０
はローカルメモリ１２中のデータをバッファメモリ５０
に格納できるブロックサイズに分割し、次のような方法
で転送を行なう。はじめに、フリッグフロッｆ５３がオ
フ状態で、ローカルメモリ１２中の１つのブロックをバ
ッファメモリ５０に転送する。この後、マイクロプロセ
ッサ１０はＤＭＡＣ５２に転送元であるバッファメモリ
５０のアドレス、転送先である拡張メモリ５１のアドレ
ス、転送回数及び各種制御情報をセットしてフリップフ
ロップ５３をオンとする。フリップフロラｆ５３がオン
となるとダート回路５４はフローティング状態となり、
マイクロプロセッサ１０とバッファメモリ５０とは電気
的に切り離される。一方、ダート回路５５はアクティブ
となシ、バッファメモリ５０と拡張メモリ５１とはＤＭ
ＡＣ５２のバスに直結される。フリップフロップ５３が
オンとなることによりＤＭＡＣ５２の転送開始要求信号
５７がオンとなる。これにより、ＤＭＡＣ５２はパック
アメモリ５０から１単位づつ（１バイト又は１ワード）
データを読取り、拡張メモリ５１に格納していく。この
動作はマイクロプロセッサ１０がＤＭＡＣ５２に指定し
た回数だけ反復され、ブロック転送を行なう。前記Ｉ回
数が終了するとＤＭＡＣ５２よシ転送終了信号５６が送
出されフリップフロップ５３がリセットされると同時に
マイクロプロセッサ１ｏに通知される。フリップフロッ
プ５３がオフになるとダート回路５４はアクティブに、
ダート回路５５はフローティング状態となムパッファメ
モリ５０６−ｉマイクロプロセッサ１０と結合される。

一方、第１のブロックの転送終結通知を受けたマイクロ
プロセッサ１ｏは、第２のブロックを第１のブロックと
同様にして転送する。この動作は前記分割ブロックの全
てが完了する丑で繰り返されて、データの書込みは終結
する。

次に、拡張メモリ５１中のデータをローカルメモリ１２
に転送する場合は、次のとおシ動作する。

マイクロプロセッサ１ｏは拡張メモリ５１中の所要のデ
ータをバッファメモリ５ｏに格納できるブロックサイズ
に分割し、ＤＭＡＣ５２に対して転送元である拡張メモ
リ５１のアドレス、転送先であるバッファメモリ５０の
アドレス、転送回数及び各種制御情報をセットして、フ
リップフロップ５３をセットする。フリップフロップ５
３がセットされるとＤＭＡＣ５２に起動がかかり、拡張
メモリ５１から１単位づつデータを読取シ、バッファメ
モリ５０に転送する。指定された回数だけ転送が終了す
ると転送動作は止まり、ＤＭＡＣ５２は転送終了信号５
６をマイクロプロセッサ１０に出力する。同時に、フリ
ップフロップ５３はリセットされる。

この状態で、マイクロプロセッサ１０の指示のもとに、
バッファメモリ５０からローカルメモリ１２ヘデータの
転送が行なわれる。以上の動作は、分割された全ブロッ
クが終結するまで反復して行なわれ、データの読出しは
終結する。

以上が本実施例の特徴部分の基本的な動作である。

ここで、上記動作において、入力データのデータ長が長
く、従来装置では処理できない場合、本実施例では以下
のとおシ動作する。第１図中のローカルメモリ１２、バ
ッファメモリ５０及び拡張メモリ５１に係るデータの流
れは第２図に示すとおシである。第２図中、■は入力デ
ータ受信後のローカルメモリ１２の状態を示し、■は出
力データ送信後のローカルメモリ１２の状態を示す。ロ
ーカルメモリ１２の容量に対して許容範囲を越えるデー
タ長の送信電文（入力データ）が回線アダプタ装置に入
力されると、まずその入力データ１０１をローカルメモ
リ１２上のエリア■に格納する。入力電文の終結を確認
すると、処理プログラム１００はエリア■の入力データ
１０１をブロックに分解し、バッファメモリ５０を介し
てダイレクトメモリアクセス機構に従って一担全て拡張
メモリ５１に転送する。次に、拡張メモリ５１より１ブ
ロツクのみバッファメモリ５０に転送し変換を施して、
入力データを取シ出して現在空になっているエリア■に
出力データ１０２として格納する。との動作を全ブロッ
クに対して実行し、エリア■のデータを全てエリア■に
変換した形で格納が完了すると、エリア■の出力データ
１０２を他方に送出する。

次に、複雑なプロトコル変換が必要で、処理プログラム
が大規模な場合、本実施例では以下のとおシ動作する。

この場合のローカルメモリ１２、バッファメモリ５０及
び拡張メモリ５１に係るデータの流れは第３図に示すと
おりである。図中、■〜■は以下に述べる各ステップに
おけるローカルメモリ１２の状態を示している。また、
ここでの例では、処理プログラムはローカルメモリ１２
上に常駐するプログラムと拡張メモリ５１上に格納され
ているプログラム■〜○とから構成されているものとす
る。

初期状態においては、ローカルメモリ１２は■の如く常
駐プログラムと受信グログラム■が入っており、入力電
文を監視している。本装置に対して一方よシミ文が入力
されると、受信プログラム■を起動させ、ローカルメモ
リ１２上のエリア■にその入力データ１０１を格納する
。入力電文の終結を確認すると、常駐プログラムは拡張
メモリ５１上に格納されている変換プログラム−１０を
ブロックに分割したうえで、バッファメモリ５０を介し
てダイレクトメモリアクセス機構を用い、ローカルメモ
リ１２上にロードする。■はその時のローカルメモリ１
２の状態を示す。この後、常駐プログラムはロードした
ローカルメモリ１２上の変換プログラム−１０に処理を
依頼する。これにより、エリア■の入力データ１０１は
エリア■に貯えられた第１変換データ１０３となる。第
１の変換が完了すると、常駐プログラムは前記と同様に
して、ローカルメモリ１２上に変換プログラム−２のを
ロードして起動し、第１変換データ１０３をエリア■に
貯えられた第２変換データ１０４とする、これを■に示
す。第２の変換が完了し出力データでもある第２変換デ
ータ１０４の生成が完了すると、常駐プログラムは前記
と同様にしてローカルメモリ１２上に送信プログラムＯ
をロードして起動し、他方に出力データ１０４を送出す
る。常駐プログラムは送出が完了すると、次の受信に備
えてローカルメモリ１２上に拡張メモリ５１上の受信プ
ログラム■を前記と同様にしてロードしておく。これは
最初の状態と同じで■に示されている。

以上、本発明の一実施例を説明した。本実施例によれば
、ＤＭＡＣ５２がバッファメモリ５０と拡張メモリ５１
の間のブロック転送を行なっている間、マイクロプロセ
ッサ１０は別な処理を行なうことができる。また拡張メ
モリ５１はマイクロプロセッサ１０から直接アクセスさ
れないため、ウェイト制御機構を持たないマイクロプロ
セッサ１０を用いて構成した場合、低速メモリ又はリフ
レッシュ付ダイナミックＲＡＭ等で構成できる長所があ
る。

更にＲＯＭ　１１に初期化プログラムのみを書込み、プ
ロトコル制御プログラムはＤＴＥ　１からダウンロード
するようにすることも可能である。

（発明の効果） 以上、本発明によれば、ローカルメモリに対し拡張メモ
リを設け、これらの間のデータ転送を行ないながらプロ
トコル変換等の処理を行なう構成としたため、複雑なプ
ロトコルや長い電文をも扱える回線アダプタ装置を提供
することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図及
び第３図はそれぞれ本実施例におけるデ−夕転送の具体
的動作を説明するための図、第４図は従来の回線アダプ
タ装置のブロック図、第５図は送信電文の形式を示す図
、及び第６図は従来装置におけるローカルメモリ内のデ
ータの様子を示す図である。 １・・・ＤＴＥ、２・・・回線アダプタ装置、３・・・
回線終端装置（Ｄ）、４・・・網制御装置（ＮＣＵ）、
５・・・付属電話器（置）、６・・・回線、１０・・マ
イクロプロセッサ（μＰ）、１１・・・読出専用メモリ
（ＲＯＭ’）、１２・・・ローカルメモリ（ＬＭ）、１
３・・・通信用ＬＳＩ（Ｔ’ＲＣＯ）、１４・・・通信
用ＬＳＩ（ＴＲＣＩ）、１５・・・レベル変換部（ＬＣ
Ｑ）、１６・・レベル変換部（ＬＣＩ）、１７・・・網
制御装置制御部（ＡＣＵＣ）、５０・・・バッファメモ
’Ｊ（ＢＭ）、５１・・・拡張メモリ（ＥＭ）、５２・
・・ダイＶクトメモリアクセスコントローラ（ＤＭＡＣ
）、５３・・・フリップフロップ（ＲＥＱ−ＦＦ）、５
４・・ゲート回路（Ｇ１）、５５・・・ゲート回路（Ｇ
２）、５６・・・転送終了信号、５７・・・転送開始要
求信号。

Claims (1)

1. 【特許請求の範囲】 マイクロプロセッサ及びメモリとを有し、複数の回線を
   収容して各回線間のプロトコルの相互変換を行なう回線
   アダプタ装置において、 第１のゲート回路を介してマイクロプロセッサ及びメモ
   リと接続されるバッファメモリと、第２のゲート回路を
   介してバッファメモリと接続される拡張メモリと、 マイクロプロセッサの指示に基づき、バッファメモリと
   拡張メモリとの間で行なわれるデータ転送を制御するダ
   イレクトメモリアクセスコントローラと、 マイクロプロセッサ及びダイレクトメモリアクセスコン
   トローラの指示により第１のゲート回路及び第２のゲー
   ト回路を制御する制御回路と、を有することを特徴とす
   る回線アダプタ装置。