JPH02140039A - 通信制御装置のデータ転送方式 - Google Patents

通信制御装置のデータ転送方式

Info

Publication number
JPH02140039A
JPH02140039A JP63292304A JP29230488A JPH02140039A JP H02140039 A JPH02140039 A JP H02140039A JP 63292304 A JP63292304 A JP 63292304A JP 29230488 A JP29230488 A JP 29230488A JP H02140039 A JPH02140039 A JP H02140039A
Authority
JP
Japan
Prior art keywords
line
buffer memory
data
scanner
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63292304A
Other languages
English (en)
Inventor
Yoichi Tanaka
洋一 田中
Hiromichi Enomoto
博道 榎本
Shigeki Morimoto
茂樹 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63292304A priority Critical patent/JPH02140039A/ja
Publication of JPH02140039A publication Critical patent/JPH02140039A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数多回線を制御する通信制御装置における
データ転送方式に関するものである。
〔従来の技術〕
従来、通信制御装置の受信バッファ回路において、受信
バッファメモリとプロセッサ間に1ワ一ド分のレジスタ
メモリを設け、受信バッファにある一定以上のデータが
書込まれたら受信バッファメモリからレジスタメモリへ
1ワードデータを転送し、かつプロセッサはこの1ワー
ドデータを読出す。以後1ワードをプロセッサが読出し
たら、受信バッファからレジスタメモリへ1ワードを自
動転送し、プロセッサの受信データ読出し速度を高める
という公知例、特開昭61−203757号公報がある
〔発明が解決しようとする課題〕
上記従来技術において、多回線を制御することを考えた
場合、プロセッサは各回線のバッファレジスタに次々に
格納される1ワードのデータを読出さなければならない
ためプロセッサの性能がデータ転送により低下する。ま
た回線各に受信バッファメモリをもつ必要があるためハ
ードウェア量が増大する。
本発明の目的は通信制御装置において、多回線のデータ
転送を効率よく行うことを少ないハードウェア基にて、
かつ伝送制御手順を実行するプロセッサに負荷をかけず
に実現することである。
〔課題を解決するための手段〕
多回線を制御しても、ハードウェアの増大を抑えるため
、伝送制御手順を実行するプロセッサ、およびそのメイ
ンメモリと、回線データのキャラクタ組立1公解を行う
回線対応部の間に受信データ、送信データを一時的に格
納するバッファメモリと、複数の回線対応部を走査Jる
回線スキャナと、各回線のバッファメモリ」二のポイン
タアドレスおよびプロセッサからのコマンドを格納する
回線状態テーブルと、これを走査する回線状態スキャナ
を備えるが、これらを全ての回線に共用とすること またプロセッサがデータ転送により負荷が増大しないよ
うに、回線対応部とバッファメモリ間のデータ転送をハ
ードウェアにて行い、バッファメモリとメインメモリ間
のデータ転送をDMA転送とした。
〔作 用) 回線スキャガにより、複数の回線対応部を走査し、Iキ
ャラクタ受信線Y、または送信終了を検出した時1回線
対応部とバッファメモリ間のデータ転送をハードウェア
にて行う。またこのデータ転送を終了した後1回線状態
テーブル中のバッファメモリポインタアドレスの値を1
キャラクタ分更新しておく6 また回線状態スキャナにより1回線状態テーブル中のバ
ッファメモリポインタアドレスを走査し、受信時には一
定以上のデータがバッファメモリに邦語まれたこと、ま
た送信時には一定以上のデータが読出されたことを検出
し、バッファメモリとメインメモリ間のDMA転送を起
動する。このDM、 A転送が終了したら回線状態テー
ブル中のバッファメモリポインタアドレスの値& l)
 M A転送分更新する。
〔実施例〕
以下、本発明の実施例を図を引用して説明する。
第1図は1本発明の全体を表わす通信制御装置である。
第2図は、第1図の中の回線制御部5を詳細にしたもの
である。また第3図は、第2図の回線状態テーブルを詳
細にしたものである。
ここでまず40回線の受信動作を説明する。プロセッサ
1はプロセッサ指示4を通し、回線制御部5に#0回線
受信指示を出す。これを受けて回線制御部プロセッサ指
示制御16は、回線状態テーブル20の中の#0受信回
線領域のコマンドフラグ部分に当コマンドが有効である
ことを、コマン1へ部分に受信実行コマン1−を5メイ
ンメモリポインタアドレス部分に当受信データをメイン
メモリ2に格納する先頭アドレスを、バイトカウント部
分にプロセッサが期待する受イ、−■データバイトカウ
ントを回線状態テーブル書込レジスタ1.9を通して書
込む。またバッファメモリ先頭ポインタアドレスとバッ
ファメモリ終端ポインタアドレスの値を同一としておく
。ここでバッファメモリ先頭ポインタアドレスとバッフ
ァメモリ終端ポインタアドレスは各回線において、とり
うる範囲を定めておく。すなわちバッファメモリ上で各
回線の送信、送信データが一時格納される領域は固定し
ておく。したがって上記バッファメモリ先頭ポインタア
ドレスとバッファメモリ終端ポインタアドレスはある上
限値を越えた場合ラップアランドする。
またプロセッサ1は#0回線対応部70に回線対応部プ
ロセッサ指示制御30を通し、受信起動指示90を出す
、受信起動を受けた#O回線対応部70は、回線120
より1ビツトづつ受信データを受信し、シフトレジスタ
140にてキャラクタに組立てる。1キヤラクタを受信
し終ったら、サービスリクエストフラグ130をオンに
して、回線制御部5からの回線走査を待つ。またこれと
同時に受信した1キヤラクタをファーストインファース
トアウトレジスタ150に格納しておく。
右回線制御部5は回線スキャナ31により回線対応部の
サービスリクエストフラグをサービスリクエスト参照1
00〜Ionを通して走査している。
ここでサービスリクエストフラグ130がオンであるこ
とを検出すると、回線状態テーブル上の受信実行コマン
ドおよび当コマンドが有効であることを回線対応部制御
29にて確認し、回線対応部70にキャラクタ転送指示
80とサービスリクエストリセット110を出す。また
キャラクタ転送制御32に、回線状態テーブル上のバッ
ファメモリ終端ポインタアドレスより1キヤラクタ分バ
ッファメモリにバッファメモリ書込レジスタ23を通し
書込むことを指示する。またこれと同時に回線状態テー
ブル上のバッファメモリ終端ポインタアドレスを1キヤ
ラクタ分更新する。
また−右回線状態スキャナ17は各回線の回線状態テー
ブルを走査している。ここで#0受信回線のバッファメ
モリ終端ポインタアドレスからバッファメモリ先端ポイ
ンタアドレスをひいた値がある一定以上の値になった、
すなわちバッファメモリ中に40回線の受信データがあ
る一定以上書込まれたことを検出すると2回線状態テー
ブル制御22はDMA制御18にバッファメモリ上の4
0回線の受信データをメインメモリ上へ転送するように
指示を出す。このときの前記DMA転送指示のきっかけ
となる。バッファメモリに書込まれる受信データ量、お
よび前記DMAの1回の転送量は、当通信制御装置に接
続される回線数、回線速度、DMA転送能力により決定
されるものであ机 DMA制御18は回線状態テーブル中のメインメモリポ
インタアドレスで示されるアドレスからメインメモリ上
に1回のDMA転送量分書込む。
また回線状態テーブル」二のメインメモリポインタアド
レス、バイトカウント、バッファメモリ先頭ポインタア
ドレスを1回のDMA転送分更新する。
以上を回線状態テーブル上のバイトカウントが0になる
かまたは回線対応部から受信コマンド終了指示を受けと
るまで操り返す。また送信動作も同様である。
本実施例によれば、回線状態テーブルおよび。
バッファメモリをメモリ素子にて構成しているためハー
ドウェア量が少なくてすむ。また伝送制御手順を実行す
るプロセッサがデータ転送に関与しないためデータ転送
による性能低下が発生しないという効果がある。
〔発明の効果〕
本発明によれば、回線スキャナと回線状態スキャナのふ
たつのスキャナを備えることにより、多回線のデータ転
送が効率よく行え、HDLC手順等でのショートフレー
ムの連続受信というような集中負荷に対して耐力がある
という効果がある。
【図面の簡単な説明】
第1図は1本発明の一実施例である通信制御装置の構成
図、第2図は、第1図の中の回線制御部の詳細を示す構
成図、第3図は、第2図の回線状態テーブルの詳細を示
す説明図である。 1・・・プロセッサ、2・・・メインメモリ1.3・・
・メインメモリバス、5・・・回線制御部、6・・・キ
ャラクタ転送バス、70〜7n・・回線対応部、120
〜12n・・・回線、2o・・・回線状態テーブル、2
4・・バッファメモリ、17・・・回線状態スキャナ、
31・・・回線スキャナ。

Claims (1)

    【特許請求の範囲】
  1. 1、伝送制御手順を実行するプロセッサと、そのメイン
    メモリと、回線データのキャラクタ組立、分解を行う回
    線対応部と、メインメモリと回線対応部間のデータ転送
    を制御する回線制御部とから成る、複数多回線を制御す
    る通信制御装置において、前記回線制御部は回線対応部
    の状態を走査する回線スキャナと、送信データおよび受
    信データの一時格納メモリであるバッファメモリと、バ
    ッファメモリのポインタアドレスおよびプロセッサから
    のコマンドを格納する回線状態テーブルと、回線状態テ
    ーブルを走査する回線状態スキャナを備え、回線スキャ
    ナにより回線対応部を走査し、1キャラクタ分送信終了
    した時、また1キャラクタ分受信終了した時に回線対応
    部とバッファメモリ間のデータ転送を起動し、また回線
    状態スキャナにより回線状態テーブルを走査し、受信の
    場合バッファメモリにある一定以上のデータが書込まれ
    た時、また送信の場合バッファメモリからある一定以上
    のデータが読出された時にメインメモリとバッファメモ
    リ間のDMA転送を起動することを特徴とする通信制御
    装置のデータ転送方式。
JP63292304A 1988-11-21 1988-11-21 通信制御装置のデータ転送方式 Pending JPH02140039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63292304A JPH02140039A (ja) 1988-11-21 1988-11-21 通信制御装置のデータ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63292304A JPH02140039A (ja) 1988-11-21 1988-11-21 通信制御装置のデータ転送方式

Publications (1)

Publication Number Publication Date
JPH02140039A true JPH02140039A (ja) 1990-05-29

Family

ID=17780028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63292304A Pending JPH02140039A (ja) 1988-11-21 1988-11-21 通信制御装置のデータ転送方式

Country Status (1)

Country Link
JP (1) JPH02140039A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010019413A (ja) * 2008-06-12 2010-01-28 Hitachi Constr Mach Co Ltd ダンプトラックの走行装置
JP2010137781A (ja) * 2008-12-12 2010-06-24 Kcm:Kk 湿式ブレーキ付きアクスル装置
US8771132B2 (en) 2009-01-07 2014-07-08 Mitsubishi Nichiyu Forklift Co., Ltd. Transfer incorporating wet brake

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010019413A (ja) * 2008-06-12 2010-01-28 Hitachi Constr Mach Co Ltd ダンプトラックの走行装置
JP2010137781A (ja) * 2008-12-12 2010-06-24 Kcm:Kk 湿式ブレーキ付きアクスル装置
US8771132B2 (en) 2009-01-07 2014-07-08 Mitsubishi Nichiyu Forklift Co., Ltd. Transfer incorporating wet brake

Similar Documents

Publication Publication Date Title
US5175818A (en) Communication interface for independently generating frame information that is subsequently stored in host memory and sent out to transmitting fifo by dma
US6388989B1 (en) Method and apparatus for preventing memory overrun in a data transmission system
JPH04346151A (ja) データ処理装置及びファクシミリ装置
JPH0821013B2 (ja) ダイレクトメモリアクセスオ−ダ競合制御方式
CA2194026C (en) Method and apparatus for moving data packets between networks while minimizing cpu interventions using a multi-bus architecture
JPH02140039A (ja) 通信制御装置のデータ転送方式
EP0579398A1 (en) Method of addressing devices and transferring data signals on a bus
US20060129714A1 (en) Method and apparatus for transferring data
JPH05268291A (ja) デ−タバッファ管理システム
JPH1027231A (ja) Icカード
JPH0219499B2 (ja)
JPH0418500B2 (ja)
JP3120609B2 (ja) フレーム受信装置
JPS6165649A (ja) 通信制御方式
JPS6382536A (ja) チヤネル装置
JP3006555B2 (ja) 遠隔地モジュール制御方式
JPS62125738A (ja) 回線制御装置
JPS6294042A (ja) 通信制御装置
JPS6119145B2 (ja)
JP2002185466A (ja) パケット送受信装置
JPH03255558A (ja) 通信処理装置制御方式
JPH01254038A (ja) 通信制御処理装置
JPH0564820B2 (ja)
JPS62232057A (ja) 擬似dma方式
JPH0734561B2 (ja) Hdlc回線制御方式