JPS6198016A - パルス列位相比較方式 - Google Patents
パルス列位相比較方式Info
- Publication number
- JPS6198016A JPS6198016A JP21830184A JP21830184A JPS6198016A JP S6198016 A JPS6198016 A JP S6198016A JP 21830184 A JP21830184 A JP 21830184A JP 21830184 A JP21830184 A JP 21830184A JP S6198016 A JPS6198016 A JP S6198016A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- flip
- flop
- pulse train
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、欠落のあるパルス列と比較波との位相比較な
どに用いるパルス列位相比較方式に関するものである。
どに用いるパルス列位相比較方式に関するものである。
欠落のあるパルス列に対する位相比較においては、来る
か来ないかわからないパルスと比較波との比較を行なう
必要があり、例えばあるパルスの来るべき時刻にパルス
が来なかったとしても、それがパルスの遅れであるのか
欠落であるのかその時点では判断かつ力鳥ない。このた
め、従来はモノマルチバイブレータを便用して一定時間
（比較波の半周期に相当する時間）パルスを遅らせ、パ
ルスの有無を確認した上で位相比較を行なっている。
か来ないかわからないパルスと比較波との比較を行なう
必要があり、例えばあるパルスの来るべき時刻にパルス
が来なかったとしても、それがパルスの遅れであるのか
欠落であるのかその時点では判断かつ力鳥ない。このた
め、従来はモノマルチバイブレータを便用して一定時間
（比較波の半周期に相当する時間）パルスを遅らせ、パ
ルスの有無を確認した上で位相比較を行なっている。
しかしながら、、ＬＳＩ（大規模集積回路）で位相比較
回路ｔ−実現しようとする場合には、アナログモノマル
チバイブレータではコンデンサや抵抗などＬＳＩ内に作
りにくい素子を使用する必要があり、他方、ディジタル
モノマルチパイプレータは童子化誤差が発生するために
精度が悪いという欠点がめったさ 〔発明の目的〕 本発明はこのような事情に鑑みてなされたもので、その
目的は、ディジタルＸ回路のみｔ用い、しかも高精度の
位相比較が行なえるパルス列位相比較方式を提供するこ
とにある。
回路ｔ−実現しようとする場合には、アナログモノマル
チバイブレータではコンデンサや抵抗などＬＳＩ内に作
りにくい素子を使用する必要があり、他方、ディジタル
モノマルチパイプレータは童子化誤差が発生するために
精度が悪いという欠点がめったさ 〔発明の目的〕 本発明はこのような事情に鑑みてなされたもので、その
目的は、ディジタルＸ回路のみｔ用い、しかも高精度の
位相比較が行なえるパルス列位相比較方式を提供するこ
とにある。
このような目的を達成するために、本発明は、比較波の
進相量を、基準パルス位置と比較波の１／２周期後の位
置との間の時間幅および比較波のさらに次の１／２周期
の時間幅の差として検出するようにしたものである。
進相量を、基準パルス位置と比較波の１／２周期後の位
置との間の時間幅および比較波のさらに次の１／２周期
の時間幅の差として検出するようにしたものである。
次に、具体的回路例を用いて本発明の詳細な説明するが
、はじめに第１図を用いて本発明の比較原理を説明する
。
、はじめに第１図を用いて本発明の比較原理を説明する
。
すなわち、第１図（ａ）は比較対象としての基本パルス
、同図（ｂ）は比較パルスを示し、実際に必要とするの
は、ＴＩの遅れ量である。しかし、本来パルスの立上り
のあるべき位置である比較位置人と実際のパルスの立上
シ位［Ｂとを直接比較して遅れ量ＴＩを求めるためには
パルスが来る前から比較を始める必要があるが、パルス
の有無を予知しなければならないことから、欠落のある
パルス列に関してはこのようなことは不可能である。
、同図（ｂ）は比較パルスを示し、実際に必要とするの
は、ＴＩの遅れ量である。しかし、本来パルスの立上り
のあるべき位置である比較位置人と実際のパルスの立上
シ位［Ｂとを直接比較して遅れ量ＴＩを求めるためには
パルスが来る前から比較を始める必要があるが、パルス
の有無を予知しなければならないことから、欠落のある
パルス列に関してはこのようなことは不可能である。
そこで、本発明では実際に°パルスが立上った時を基準
にして、その基準パルスの立上シから次の比較波の立上
りまでの時間幅Ｔ２および比較波のざらに次の半周期の
時間幅Ｔ３を求める。ここで、比較波を、デユーティ−
サイクルがほぼ５０％の矩形波発振パルスとしておけば
、目的の遅れ量Ｔ１は、これらＴ２およびＴ３から、 Ｔ１＝Ｔ３−Ｔ２ として算出することができる。
にして、その基準パルスの立上シから次の比較波の立上
りまでの時間幅Ｔ２および比較波のざらに次の半周期の
時間幅Ｔ３を求める。ここで、比較波を、デユーティ−
サイクルがほぼ５０％の矩形波発振パルスとしておけば
、目的の遅れ量Ｔ１は、これらＴ２およびＴ３から、 Ｔ１＝Ｔ３−Ｔ２ として算出することができる。
第２図は、本発明の一実施例を示すパルス対位相比較回
路の要部回路図である。本回路はＴＴＬ構成を用い、Ｖ
ｃｃは５ｖの電ｆＡ′ｆＩＬ圧を示す。１ないし３はそ
れぞれＩＣからなるＤ−フリップフロップ回路を、４は
インバータ、５はアンド回路、６はオア回路を示し、フ
リップフロップ回路１のＤ入力端子に電源電圧Ｖｃｃが
印加しである。
路の要部回路図である。本回路はＴＴＬ構成を用い、Ｖ
ｃｃは５ｖの電ｆＡ′ｆＩＬ圧を示す。１ないし３はそ
れぞれＩＣからなるＤ−フリップフロップ回路を、４は
インバータ、５はアンド回路、６はオア回路を示し、フ
リップフロップ回路１のＤ入力端子に電源電圧Ｖｃｃが
印加しである。
上記構成において、フリップフロップ回路１のクツツク
入力端子にデータパルス列を入力し、フリップフロップ
回路２のクロック入力端子に比較波、フリップフロップ
回路３のクロック入力端子にその反転出力を入力すると
、フリップフロップ回路２のＱ出力端子にダウン信号と
してＴ２が、フリップフロップ回路１のＱ出力端子にア
ップ信号としてＴ３が得られる。したがって、図中省略
したがこれらの両出力信号をチャージポンプ回路等に入
力することＫよりその差、すなわちＴ１が算出できる。
入力端子にデータパルス列を入力し、フリップフロップ
回路２のクロック入力端子に比較波、フリップフロップ
回路３のクロック入力端子にその反転出力を入力すると
、フリップフロップ回路２のＱ出力端子にダウン信号と
してＴ２が、フリップフロップ回路１のＱ出力端子にア
ップ信号としてＴ３が得られる。したがって、図中省略
したがこれらの両出力信号をチャージポンプ回路等に入
力することＫよりその差、すなわちＴ１が算出できる。
以上説明したように、本発明によれば、位相比較回路に
モノマルチバイブレータを使用する必要がなく、また、
比較波の半周期に相当する時間を比較回路内で作る必要
がないため、実際の比較波の半周期と白路内で発生する
時間との差によって生ずる誤差を零とすることができ、
高精度の位相比較が行なえるとともに、入力波の周波数
が切り替えられたような場合でも回路を切す替える必要
がなく、回路構成が簡単になる利点を有する。このため
、欠落のあるパルス列について位相比較を行なう場合、
特にモノマルチバイブレータの使用が難しいＬＳＩ内位
相比較回路の実現にはきわめて有用である。
モノマルチバイブレータを使用する必要がなく、また、
比較波の半周期に相当する時間を比較回路内で作る必要
がないため、実際の比較波の半周期と白路内で発生する
時間との差によって生ずる誤差を零とすることができ、
高精度の位相比較が行なえるとともに、入力波の周波数
が切り替えられたような場合でも回路を切す替える必要
がなく、回路構成が簡単になる利点を有する。このため
、欠落のあるパルス列について位相比較を行なう場合、
特にモノマルチバイブレータの使用が難しいＬＳＩ内位
相比較回路の実現にはきわめて有用である。
第１図は本発明の詳細な説明するためのタイムチャート
、第２図は本発明の一実施例を示す回路図である。 １〜３・・−・・Ｄ−フリップフロップ回路。
、第２図は本発明の一実施例を示す回路図である。 １〜３・・−・・Ｄ−フリップフロップ回路。
Claims (1)
- デューティーサイクルがほぼ５０％の矩形発振パルスを
比較波として所定のパルス列に対する位相比較を行なう
パルス列位相比較方式において、比較波の進相量を、基
準パルス位置と比較波の１／２周期後の位置との間の時
間幅および比較波のさらに次の１／２周期の時間幅の差
として検出することを特徴とするパルス列位相比較方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21830184A JPS6198016A (ja) | 1984-10-19 | 1984-10-19 | パルス列位相比較方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21830184A JPS6198016A (ja) | 1984-10-19 | 1984-10-19 | パルス列位相比較方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6198016A true JPS6198016A (ja) | 1986-05-16 |
Family
ID=16717691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21830184A Pending JPS6198016A (ja) | 1984-10-19 | 1984-10-19 | パルス列位相比較方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6198016A (ja) |
-
1984
- 1984-10-19 JP JP21830184A patent/JPS6198016A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0654474B2 (ja) | 時間に関連した誤り検出装置とその方法 | |
| JPH0375976A (ja) | 半導体集積回路装置 | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| JPS6198016A (ja) | パルス列位相比較方式 | |
| JPS61271666A (ja) | ドロツプアウト検出装置 | |
| JPH0447664Y2 (ja) | ||
| JPH04223729A (ja) | 信号同期化回路装置 | |
| US4017794A (en) | Circuit for measuring time differences among events | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JP3036223B2 (ja) | クロック乗換回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JPS6324665Y2 (ja) | ||
| JP2794441B2 (ja) | Ｐｗｍ制御装置 | |
| JPH04186913A (ja) | エッジ検出回路 | |
| JPH05327435A (ja) | 半導体集積回路装置 | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| JPH0648431Y2 (ja) | トリガ回路 | |
| JPS59178869A (ja) | 中速フアクシミリ装置用手順中断信号検出装置 | |
| JPH0219650B2 (ja) | ||
| JPH06125254A (ja) | クロック断検出回路 | |
| JPH09238056A (ja) | パルス幅制御回路 | |
| JPS59204769A (ja) | 移動方向検出回路 | |
| JPH03254519A (ja) | チャタリング除去回路 | |
| JPS6074814A (ja) | 遅延回路 |