JPS59178869A - 中速フアクシミリ装置用手順中断信号検出装置 - Google Patents
中速フアクシミリ装置用手順中断信号検出装置Info
- Publication number
- JPS59178869A JPS59178869A JP58053376A JP5337683A JPS59178869A JP S59178869 A JPS59178869 A JP S59178869A JP 58053376 A JP58053376 A JP 58053376A JP 5337683 A JP5337683 A JP 5337683A JP S59178869 A JPS59178869 A JP S59178869A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- edge
- procedure
- detection
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は中速ファクシミリ装置において使用される手順
中断信号の検出に関する。
中断信号の検出に関する。
従来から一般に中速ファクシミリ装置においては、回線
からの入力信号をハイブリッド形変成器を介して帯域通
過フィルタに加え、さらにキャリア抑圧フィルタと、リ
ミッタ増幅回路とを介して２値化回路に加えて被検出信
号を求め、この衿検出信号を１筒期にわたってチェック
することにより、手順中断信号であるか否かを判定して
いる。
からの入力信号をハイブリッド形変成器を介して帯域通
過フィルタに加え、さらにキャリア抑圧フィルタと、リ
ミッタ増幅回路とを介して２値化回路に加えて被検出信
号を求め、この衿検出信号を１筒期にわたってチェック
することにより、手順中断信号であるか否かを判定して
いる。
第１図は従来技術による中速ファクシミＩＪ装置の手順
中断信号検出装置のブロック構成を示す図である。第１
図において、１はハイブリッド形変成器、２け帯域通過
フィルタ、３はキャリア抑圧フィルタｓ ４ ’ｔ’
ｌｂ ’） ミッタ増幅回路、５は２値化回路、６は手
順中断信号の入力信号線、Ｔは検出信号の出力信号線で
ある。第１図に示す手順中断信号検出装置において得ら
れた手順中断信号の位相区間関係を第２図（ａ）に示し
、第１図のキャリア抑圧フィルタ３から得られた出力波
形を第２図（ｂ）に示す。第２図（ａ）において、６１
け画像信号を示し、６２は手１１＠中断信号を示す。ま
た、Ｔｈ、は手順中断信号の含まれている位相区間であ
る。一方、第２図（ｂ）においてＴｈｚｉｌｔキャリア
抑圧フィルタ３における応答時間の遅れ、Ｔ ｈ３は手
順中断信号が検出可能な位相区間である。
中断信号検出装置のブロック構成を示す図である。第１
図において、１はハイブリッド形変成器、２け帯域通過
フィルタ、３はキャリア抑圧フィルタｓ ４ ’ｔ’
ｌｂ ’） ミッタ増幅回路、５は２値化回路、６は手
順中断信号の入力信号線、Ｔは検出信号の出力信号線で
ある。第１図に示す手順中断信号検出装置において得ら
れた手順中断信号の位相区間関係を第２図（ａ）に示し
、第１図のキャリア抑圧フィルタ３から得られた出力波
形を第２図（ｂ）に示す。第２図（ａ）において、６１
け画像信号を示し、６２は手１１＠中断信号を示す。ま
た、Ｔｈ、は手順中断信号の含まれている位相区間であ
る。一方、第２図（ｂ）においてＴｈｚｉｌｔキャリア
抑圧フィルタ３における応答時間の遅れ、Ｔ ｈ３は手
順中断信号が検出可能な位相区間である。
第２図（ａ）において、手順中断信号の含まれている位
相区間’ｌ’ｈ、ｉｘライン期間１６７ｍ５の４〜６％
に相当し、４％の場合には約６．７ｍｓである。第２図
（ｂ）においてキャリア抑圧フィルタ３から得られた出
力波形ではキャリア抑圧フィルタ３の応答時間の遅れＴ
ｈ２ が約３ｍｓである。
相区間’ｌ’ｈ、ｉｘライン期間１６７ｍ５の４〜６％
に相当し、４％の場合には約６．７ｍｓである。第２図
（ｂ）においてキャリア抑圧フィルタ３から得られた出
力波形ではキャリア抑圧フィルタ３の応答時間の遅れＴ
ｈ２ が約３ｍｓである。
このため、第２図における位相関係を有する手順中断信
号検出装置では実際に手順中断信号を検出することがで
きる位相区間Ｔｈ３ ｉ両者の差、すなわち、ＴｈＩ
Ｔｈｚ中６．７−３．０ ” ３．７ （ｒｎ ｓ ）
となり、約３．７ｍｓとなる。一方、手順中断信号の信
号周期は２．０ｍｓであるため、この値は信号周期の約
１．８倍に相当する。
号検出装置では実際に手順中断信号を検出することがで
きる位相区間Ｔｈ３ ｉ両者の差、すなわち、ＴｈＩ
Ｔｈｚ中６．７−３．０ ” ３．７ （ｒｎ ｓ ）
となり、約３．７ｍｓとなる。一方、手順中断信号の信
号周期は２．０ｍｓであるため、この値は信号周期の約
１．８倍に相当する。
第３図は従来の手順中断信号検出装置の回路構成図であ
シ、第４図は第３図に示した回路の動作を示すタイミン
グチャートである。第３図において １４は第１のＤ形
フリップフロップ、１５は第２のＤ形フリップフロップ
、１１ｔＡＮＤゲートである。第４図において、９１は
成形再生された手順中断信号、１０ Ｎ−を手順中断信
号の検出開始タイミングを示すＰＩＳＥＮ信号、１１１
は第１のＤ形フリップ２０ツブ１４のＱ出力、１２１け
第２のＤ形フリップフロップ１５の蚕出カ、１３１はＡ
ＮＤゲート１６の出力を示す。成形再生された手順中断
信号はｊｒ ＋ｊ２１ｔ３１ｊ４ ・・・・・のタイミ
ングで立上り、それぞれ等しい周期Ｔｌ ｌＴ２１Ｔ３
・・・を有している。Ｐ工ｓＥＮ信号が高レベルに保
たれている期間には検出装置がイネーブルされている。
シ、第４図は第３図に示した回路の動作を示すタイミン
グチャートである。第３図において １４は第１のＤ形
フリップフロップ、１５は第２のＤ形フリップフロップ
、１１ｔＡＮＤゲートである。第４図において、９１は
成形再生された手順中断信号、１０ Ｎ−を手順中断信
号の検出開始タイミングを示すＰＩＳＥＮ信号、１１１
は第１のＤ形フリップ２０ツブ１４のＱ出力、１２１け
第２のＤ形フリップフロップ１５の蚕出カ、１３１はＡ
ＮＤゲート１６の出力を示す。成形再生された手順中断
信号はｊｒ ＋ｊ２１ｔ３１ｊ４ ・・・・・のタイミ
ングで立上り、それぞれ等しい周期Ｔｌ ｌＴ２１Ｔ３
・・・を有している。Ｐ工ｓＥＮ信号が高レベルに保
たれている期間には検出装置がイネーブルされている。
第４図においては、（ｔｌ＋τ１）のタイミングでＰＩ
ＳＥＮ信号が低レベルから高レベルに遷移している。第
１のＤ形フリップフロップ１４のＱ出・力［ＰＩＳＥＮ
信号が高レベルになった後で第１回目の立上りエツジｔ
２ に同期して低レベルから高レベルに遷移する。。
ＳＥＮ信号が低レベルから高レベルに遷移している。第
１のＤ形フリップフロップ１４のＱ出・力［ＰＩＳＥＮ
信号が高レベルになった後で第１回目の立上りエツジｔ
２ に同期して低レベルから高レベルに遷移する。。
第２のＤ形フリップフロップ１５のＱ出力けＰＩＳＥＮ
信号が高レベルになった後で第２回目の立上シエッジｔ
３に同期して高レベルから低レベルに遷移する。第１お
よび第２のＤ形フリップフロップ１４．１５の上記出力
１１１，１２１はＡＮＤゲート１６に加えられ、ＡＮＤ
ゲート１６の出力１３１け手順中断信号が一周期にわた
り検出されたことを示すものである。すなわち、ＡＮＤ
ゲート１６の出力１３１が高レベルに保たれている区間
が手順中断信号の一周期に相当する。なお、出力１３１
が低レベルになった後にＰＩＳＥＮ信号が高レベルから
低レベルに遷移する。このように、従来の検出装置では
手順中断信号の一つの立上クエツジから次の立上シエッ
ジまでを検出することによって、手順中断信号の判定が
行われている。
信号が高レベルになった後で第２回目の立上シエッジｔ
３に同期して高レベルから低レベルに遷移する。第１お
よび第２のＤ形フリップフロップ１４．１５の上記出力
１１１，１２１はＡＮＤゲート１６に加えられ、ＡＮＤ
ゲート１６の出力１３１け手順中断信号が一周期にわた
り検出されたことを示すものである。すなわち、ＡＮＤ
ゲート１６の出力１３１が高レベルに保たれている区間
が手順中断信号の一周期に相当する。なお、出力１３１
が低レベルになった後にＰＩＳＥＮ信号が高レベルから
低レベルに遷移する。このように、従来の検出装置では
手順中断信号の一つの立上クエツジから次の立上シエッ
ジまでを検出することによって、手順中断信号の判定が
行われている。
このため、第４図に示すように時刻ｔ１ よりτｌだけ
遅れた位相で検出が開始され、Ｐ Ｉ Ｓ ＥＮ＠号が
低レベルから高レベルに遷移する。この場合にτ１”−
０であれば、手順中断信号を一周期にわたり検出するた
めに要する時間はほぼ（ＴＩ＋Ｔ２）であり、手順中断
信号の２周期分に相当する。ところが、手順中断信号を
安定に検出できる期間はほぼ１．８周期であるため、従
来方式ではファクシミリで手順中断信号を検出できない
場合が生ずるという欠点を有していた。
遅れた位相で検出が開始され、Ｐ Ｉ Ｓ ＥＮ＠号が
低レベルから高レベルに遷移する。この場合にτ１”−
０であれば、手順中断信号を一周期にわたり検出するた
めに要する時間はほぼ（ＴＩ＋Ｔ２）であり、手順中断
信号の２周期分に相当する。ところが、手順中断信号を
安定に検出できる期間はほぼ１．８周期であるため、従
来方式ではファクシミリで手順中断信号を検出できない
場合が生ずるという欠点を有していた。
本発明の目的は、手順中断信号の一つの立上クエッジか
ら次の立上りエツジまでの一周期の検出のほかに、該肖
する立下クエッジから次の立下クエツシまでの一周期の
検出も同時忙行うことにより従来方式の欠点を除去し、
最長の手順中断信号検出所要時間を手順中断信号の約３
／２周期に短縮して手順中断信号の検出が可能な位相区
間内に実際の検出時間を入れるように構成した中速ファ
クシミリ装置用手順中断信号検出装置を提供することに
ある。
ら次の立上りエツジまでの一周期の検出のほかに、該肖
する立下クエッジから次の立下クエツシまでの一周期の
検出も同時忙行うことにより従来方式の欠点を除去し、
最長の手順中断信号検出所要時間を手順中断信号の約３
／２周期に短縮して手順中断信号の検出が可能な位相区
間内に実際の検出時間を入れるように構成した中速ファ
クシミリ装置用手順中断信号検出装置を提供することに
ある。
本発明による中速ファクシミリ装置用手順中断り号検出
装置は、手順中断信号を含む入力信号を順次、帯域通過
フィルタと、キャリア抑圧フィルタと、リミッタ増幅回
路と、２値化回路とを通して被検出信号を再形成し、さ
らに検出開始タイミングを設けて検出開始タイミング以
後の最初に発生する被検出信号の一周期の時間を測定す
ることにより手順中断信号の到来か否かを判定するもの
である。
装置は、手順中断信号を含む入力信号を順次、帯域通過
フィルタと、キャリア抑圧フィルタと、リミッタ増幅回
路と、２値化回路とを通して被検出信号を再形成し、さ
らに検出開始タイミングを設けて検出開始タイミング以
後の最初に発生する被検出信号の一周期の時間を測定す
ることにより手順中断信号の到来か否かを判定するもの
である。
本発明による中速ファクンミＩＪ装置用手順中断信号検
出装置はっぎの２つの手段を具備したものである。第１
の手段は、検出開始タイミング以後の被検出信号の最初
のエツジが立上９エツジの場合に最初の立上りエツジか
ら次の立上りエツジまでの時間を一周期として検出する
ためのもので、第１および第２のＤ形フリップフロップ
とゲートから成立つものである。第２の手段は、最初の
エツジが立下りエツジの場合に、最初の立下りエツジか
ら次の立下りエツジまでの時間を一周期として検出する
ためのもので、第３拒よび第４のＤ形フリップフロップ
とゲートとから成立つものである。本発明によれば、上
記検出装置は上記検出開始タイミング以後に立上りエツ
ジか、あるいは立下りエツジかのいずれか早く発生した
方のエツジを起点として一周期を検出するように構成し
たものである。
出装置はっぎの２つの手段を具備したものである。第１
の手段は、検出開始タイミング以後の被検出信号の最初
のエツジが立上９エツジの場合に最初の立上りエツジか
ら次の立上りエツジまでの時間を一周期として検出する
ためのもので、第１および第２のＤ形フリップフロップ
とゲートから成立つものである。第２の手段は、最初の
エツジが立下りエツジの場合に、最初の立下りエツジか
ら次の立下りエツジまでの時間を一周期として検出する
ためのもので、第３拒よび第４のＤ形フリップフロップ
とゲートとから成立つものである。本発明によれば、上
記検出装置は上記検出開始タイミング以後に立上りエツ
ジか、あるいは立下りエツジかのいずれか早く発生した
方のエツジを起点として一周期を検出するように構成し
たものである。
次に、図面を参照して本発明の詳細な説明する。
第５図は、本発明による中速ファクシミリ装置用手順中
断信号検出装置の一実施例を示す回路図である。第５図
において、中速ファクシミリ装置用手順中断信号検出装
置は第１〜第４のＤ形フリップフロップ３１〜３４と、
第１および第２のＮＡＮＤゲート３５．３６と、第１お
よび第２のＯＲゲー）２９．３０と、ＮＯＲゲート３７
とから成立つ。第５図における第１および第２のＤ形フ
リップフロップ３１．３２と、第１のＮＡＮＤゲート３
５と、第１のＯＲゲート２９とは手順中断信号の一つの
立上シエッジから次の立上ジェッタまでの一周期を検出
するための回路である。一方、第３および第４のＤ形フ
リップフロップ３３゜３４と、第２のＮＡＮＤゲート３
６と、第２のＯＲゲート３０とは、上記手順中断信号の
該当する立下りエツジから次の立下りエツジまでの一周
期を検出するだめの回路である。、Ｎ ＯＲゲート３７
は第１および第２のＮＡＮＤゲー）３５．３６の出力を
合成するためのゲートであり、両者のゲート作用により
最長の手順中断信号検出所要時間を短縮させることがで
きる。一つの立下りエツジから次の立下りエツジまでの
一周期を検出するだめの回路では、手順中断信号をイン
バータ２８により反転してから第３および第４のＤ形フ
リップフロップ３３．３４のＣＰ端子に入力している。
断信号検出装置の一実施例を示す回路図である。第５図
において、中速ファクシミリ装置用手順中断信号検出装
置は第１〜第４のＤ形フリップフロップ３１〜３４と、
第１および第２のＮＡＮＤゲート３５．３６と、第１お
よび第２のＯＲゲー）２９．３０と、ＮＯＲゲート３７
とから成立つ。第５図における第１および第２のＤ形フ
リップフロップ３１．３２と、第１のＮＡＮＤゲート３
５と、第１のＯＲゲート２９とは手順中断信号の一つの
立上シエッジから次の立上ジェッタまでの一周期を検出
するための回路である。一方、第３および第４のＤ形フ
リップフロップ３３゜３４と、第２のＮＡＮＤゲート３
６と、第２のＯＲゲート３０とは、上記手順中断信号の
該当する立下りエツジから次の立下りエツジまでの一周
期を検出するだめの回路である。、Ｎ ＯＲゲート３７
は第１および第２のＮＡＮＤゲー）３５．３６の出力を
合成するためのゲートであり、両者のゲート作用により
最長の手順中断信号検出所要時間を短縮させることがで
きる。一つの立下りエツジから次の立下りエツジまでの
一周期を検出するだめの回路では、手順中断信号をイン
バータ２８により反転してから第３および第４のＤ形フ
リップフロップ３３．３４のＣＰ端子に入力している。
第１および第３のＤ形フリップフロップ３１゜３３のｄ
出力をそれぞれ第１および第２のＯＲゲート２９．３０
を介して相互に相手の系統のＣＬ端子に入力している。
出力をそれぞれ第１および第２のＯＲゲート２９．３０
を介して相互に相手の系統のＣＬ端子に入力している。
このため、一方がエツジ信号を検出すると同時に、他方
のエツジ検出機能が停止する。
のエツジ検出機能が停止する。
第６図、および第７図は第５図に示した中速ファクシミ
リ装置用手順中断信号検出装置の動作を示すタイミング
チャートである。第６図は検出開始タイミングを表わす
ＰＩＳＥＮｆｆｉ号１８１が低レベルから高レベルに遷
移した後、＼手順中断信号が立上りエツジからゲートさ
れる場合のタイミングチャートを示す。一方、第７図は
検出開始タイミングを表わすＰ’ｌ５ＥＮ信号１８２が
低レベルから高レベルに遷移した後、手順中断信号が立
下りエツジからゲートされる場合のタイミングチャート
を示す。第６図において、検出開始タイミングを表わす
手順中断信号１８１が低レベルから高レベルに遷移した
後、τ２時間遅れた手順中断信号１７１の立上りエツジ
ｔｔａにおいて第１のＤ形フリップフロップ３１のＱ出
力１９１は高レベルになり、さらに次の立上りエツジｔ
ｅａにおいて第２のＤ形フリップフロップ３２の亜出力
２０１は低レベルになる。信号１９１と信号２０１とは
第１のＮＡＮＤゲート３５を介して送出され、これによ
って手順中断信号の立上りエツジから次の立上りエツジ
までの一周期の検出信号２３１が得られる。ここで、第
１〜第４のＤ形フリツブフロツフ。
リ装置用手順中断信号検出装置の動作を示すタイミング
チャートである。第６図は検出開始タイミングを表わす
ＰＩＳＥＮｆｆｉ号１８１が低レベルから高レベルに遷
移した後、＼手順中断信号が立上りエツジからゲートさ
れる場合のタイミングチャートを示す。一方、第７図は
検出開始タイミングを表わすＰ’ｌ５ＥＮ信号１８２が
低レベルから高レベルに遷移した後、手順中断信号が立
下りエツジからゲートされる場合のタイミングチャート
を示す。第６図において、検出開始タイミングを表わす
手順中断信号１８１が低レベルから高レベルに遷移した
後、τ２時間遅れた手順中断信号１７１の立上りエツジ
ｔｔａにおいて第１のＤ形フリップフロップ３１のＱ出
力１９１は高レベルになり、さらに次の立上りエツジｔ
ｅａにおいて第２のＤ形フリップフロップ３２の亜出力
２０１は低レベルになる。信号１９１と信号２０１とは
第１のＮＡＮＤゲート３５を介して送出され、これによ
って手順中断信号の立上りエツジから次の立上りエツジ
までの一周期の検出信号２３１が得られる。ここで、第
１〜第４のＤ形フリツブフロツフ。
３１〜３４のＣＬ端子の入力は次のようになっている。
すなわち、第１のＤ形フリツプフ口ツブ３１のＱ出力と
手順中断信号１８１とを第２のＯＲゲー）３０に加え、
この第２のＯＲゲ〜ト３０を介して得た信号２５１は第
３および第４のＤ形フリップフロップ３３．３４のＣＬ
端子の入力に加えられている。信号２５１は手順中断信
号の立上りエツジｔｅａ において４８レベルに遷移
する。一方、第３の７リツプフロツプ３３の。出力と手
順中断信号１８１とは第１のＯＲゲート２９に加えられ
、この第１のＯＲゲート２９を介して得られた信号２４
１は第１および第２のＤ形フリップフロップ３１．３２
のＣＬ端子の入力に加えられている。信号２４１け手順
中断信号１８１と同一の位相を有する信号である。信号
２４１により、第３および第４のＤ形フリップフロップ
３３゜３４と第２のＮＡＮＤゲート３６とがら成立つ立
下りエツジ検出のための回路は手順中断信号の立上りエ
ツジｔｌａ で検出機能を停止する。この結果、ＮＯＲ
ゲート３７の出力信号線２７には手順中断信号の一つの
立上りエツジｔｌａ がら次の立上シエッジｔ２ａ−ま
での一周期にわたって検出偏成に検出開始タイミングで
ＰＩＳＥＮ信号が低レベルから高レベルまで遷移した後
で、手順中断信号の最初のエツジが立下りエツジである
場合について、第７図のタイミングチャートにより検出
動作を説明する。検出開始タイミングでＰＩＳＥＮ信号
１８２が低レベルから高レベルに遷移した後でて３時間
遅れた手順中断信号１７２の立下りエツジｔｌｂで第３
のＤ形フリップフロップ３３のＱ出力２１２は高レベル
になる。さらに、次の立ＴＪエツジｔ２ｂ で、第４の
Ｄ形フリップフロップ３４のＱ出力２２２は低レベルに
なる。信号２１２と信号２２２とは第２のＮＡＮＤゲー
ト３６に加えられ、手順中断信号の−っの立下りエツジ
から次の立下りエツジまでの一周期にわたって検出信号
２３２が第２のＮＡＮＤゲート３６がら得られる。ここ
で、第１および第２のＤ形フリップフロップ３１．３２
のＣＬ端子には第１のＯＲゲート２９の出力が加えられ
、この端子は手順中断信号の立下シェッジｔ１ｂで低レ
ベルになる。ここで、第１のＯＲゲート２９には第３の
Ｄ形フリップフロップ３３のＱ出力とＰＩＳＥＮ信号１
８２とが加えられている。次に第３および第４のＤ形フ
リップフロップ３３．３４のＣＬ端子には第２のＯＲゲ
ート３０の出力が加えられている。第２のＯＲゲート３
０には第１のＤ形フリップフロップ３１のＱ出力とＰＩ
ＳＥＮ信号１８２とが加えられている。第２のＯＲゲー
ト３０から得られた信号２５２はＰＩＳＥＮ信号１８２
と同じ位相の信号である。上記のようにして、第１およ
び第２のＤ形フリップフロップ３１，３２．！：。
手順中断信号１８１とを第２のＯＲゲー）３０に加え、
この第２のＯＲゲ〜ト３０を介して得た信号２５１は第
３および第４のＤ形フリップフロップ３３．３４のＣＬ
端子の入力に加えられている。信号２５１は手順中断信
号の立上りエツジｔｅａ において４８レベルに遷移
する。一方、第３の７リツプフロツプ３３の。出力と手
順中断信号１８１とは第１のＯＲゲート２９に加えられ
、この第１のＯＲゲート２９を介して得られた信号２４
１は第１および第２のＤ形フリップフロップ３１．３２
のＣＬ端子の入力に加えられている。信号２４１け手順
中断信号１８１と同一の位相を有する信号である。信号
２４１により、第３および第４のＤ形フリップフロップ
３３゜３４と第２のＮＡＮＤゲート３６とがら成立つ立
下りエツジ検出のための回路は手順中断信号の立上りエ
ツジｔｌａ で検出機能を停止する。この結果、ＮＯＲ
ゲート３７の出力信号線２７には手順中断信号の一つの
立上りエツジｔｌａ がら次の立上シエッジｔ２ａ−ま
での一周期にわたって検出偏成に検出開始タイミングで
ＰＩＳＥＮ信号が低レベルから高レベルまで遷移した後
で、手順中断信号の最初のエツジが立下りエツジである
場合について、第７図のタイミングチャートにより検出
動作を説明する。検出開始タイミングでＰＩＳＥＮ信号
１８２が低レベルから高レベルに遷移した後でて３時間
遅れた手順中断信号１７２の立下りエツジｔｌｂで第３
のＤ形フリップフロップ３３のＱ出力２１２は高レベル
になる。さらに、次の立ＴＪエツジｔ２ｂ で、第４の
Ｄ形フリップフロップ３４のＱ出力２２２は低レベルに
なる。信号２１２と信号２２２とは第２のＮＡＮＤゲー
ト３６に加えられ、手順中断信号の−っの立下りエツジ
から次の立下りエツジまでの一周期にわたって検出信号
２３２が第２のＮＡＮＤゲート３６がら得られる。ここ
で、第１および第２のＤ形フリップフロップ３１．３２
のＣＬ端子には第１のＯＲゲート２９の出力が加えられ
、この端子は手順中断信号の立下シェッジｔ１ｂで低レ
ベルになる。ここで、第１のＯＲゲート２９には第３の
Ｄ形フリップフロップ３３のＱ出力とＰＩＳＥＮ信号１
８２とが加えられている。次に第３および第４のＤ形フ
リップフロップ３３．３４のＣＬ端子には第２のＯＲゲ
ート３０の出力が加えられている。第２のＯＲゲート３
０には第１のＤ形フリップフロップ３１のＱ出力とＰＩ
ＳＥＮ信号１８２とが加えられている。第２のＯＲゲー
ト３０から得られた信号２５２はＰＩＳＥＮ信号１８２
と同じ位相の信号である。上記のようにして、第１およ
び第２のＤ形フリップフロップ３１，３２．！：。
第１のＮＡＮＤゲート３５とから成る立上りエツジ検出
回路は、手順中断信号の立下クエツジｔ１ｂ以後で検出
機能が停止される。この結果、ＮＯＲゲート３７の検出
信号出力２７２には手順中断信号が出力され、手順中断
信号の一つの立下りエツジｔｌｂから次の立下クエツジ
ｔ２ｂまでの一周期にわたり検出信号２７２が出力され
る。
回路は、手順中断信号の立下クエツジｔ１ｂ以後で検出
機能が停止される。この結果、ＮＯＲゲート３７の検出
信号出力２７２には手順中断信号が出力され、手順中断
信号の一つの立下りエツジｔｌｂから次の立下クエツジ
ｔ２ｂまでの一周期にわたり検出信号２７２が出力され
る。
本発明は以上説明したように、手順中断信号の一つの立
上りエツジから次の立上りエツジまでの一周期を検出し
、さらに該当する立下りエツジから次の立下りエツジま
での一周期を検出することにより、手順中断信号の検出
に要する最大時間を手順中断信号の周期の３／２周期以
内に制限するように構成することにより、入力信号の検
出可能区間内で手順中断信号を完全に検出することが可
能となり、結果的に手順中断信号の検出もれを無くする
ことができるという効果がある。
上りエツジから次の立上りエツジまでの一周期を検出し
、さらに該当する立下りエツジから次の立下りエツジま
での一周期を検出することにより、手順中断信号の検出
に要する最大時間を手順中断信号の周期の３／２周期以
内に制限するように構成することにより、入力信号の検
出可能区間内で手順中断信号を完全に検出することが可
能となり、結果的に手順中断信号の検出もれを無くする
ことができるという効果がある。
第１図は、従来方式による中速ファクシミリ用手順中断
信号検出装置のブロック構成図である。 第２図は手順中断信号が含まれた入力信号の波形を示す
図であり、第２図（ａ）ｆ１回線からの入力信号の波形
を直接的に示す図、第２図（ｂ）ｕキャリア抑圧回路の
出力信号の波形を示す図である。 第３図は、従来方式による手順中断信号検出装置の回路
図である。 第４図は、第３図に示す手順中断信号検出装置の動作を
示す信号のタイミングチャートである。 第５図は、本発明による手順中断信号検出装置の一実施
例の回路図である。 第６図は、第５図に示す手順中断信号検出装置の動作を
示す信号のタイミングチャートであり、手順中断信号の
一つの立上クエツジから次の立上やエツジまでにわたる
一周期の検出を示すタイミングチャートの一例である。 第７図は、第５図に示す手順中断信号検出装置の動作を
示す信号のタイミングチャートであり、手順中断信号の
一つの立下りエツジから次の立下りエツジまでにわたる
一周期の検出を示すタイミングチャートの一例である。 １・・・ハイブリッド形変成器 ２・・・帯域通過フィルタ ３＠・幸キャリア抑圧フィルタ ４・・・リミッタ増幅回路 ５・・・２値化回路 １４．１５．３１〜３４ −−−Ｄ形フリツプフロツフ
′ ２Ｂ−＠響インバータ ２９．３０・・拳ＯＲゲート ３５．３６・ ・ ・ＮＡＮＤゲー゛斗１６・・・ＡＮ
Ｄゲート ３７・・−ＮＯＲゲート ９〜１３，１１〜２７ ・・・信号線 ６１．６２，９１，１０１．１’１１，１２１，１３１
。 １７１ ．１７２，１８１ ．１８２，１９１，１９２
゜２０１ ．２０２，２１１ ．２１２，２２１．２２
２゜２３１．２３２，２４１，２４２，２５１，２５２
゜２７１．２７２・拳・・・信 号 Ｔｂ＋ −Ｔｌ１３ ＋ ｒｌ ゝｒｓ ＋ ｔｌ
ゝｔ４ ＋ ｔ１ａゞｔ３ａ 、 ｔｌｂＰ−ｔｓｂ
、ＴＩ−＋Ｔｓ ・豐・・・時間タイミング 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
信号検出装置のブロック構成図である。 第２図は手順中断信号が含まれた入力信号の波形を示す
図であり、第２図（ａ）ｆ１回線からの入力信号の波形
を直接的に示す図、第２図（ｂ）ｕキャリア抑圧回路の
出力信号の波形を示す図である。 第３図は、従来方式による手順中断信号検出装置の回路
図である。 第４図は、第３図に示す手順中断信号検出装置の動作を
示す信号のタイミングチャートである。 第５図は、本発明による手順中断信号検出装置の一実施
例の回路図である。 第６図は、第５図に示す手順中断信号検出装置の動作を
示す信号のタイミングチャートであり、手順中断信号の
一つの立上クエツジから次の立上やエツジまでにわたる
一周期の検出を示すタイミングチャートの一例である。 第７図は、第５図に示す手順中断信号検出装置の動作を
示す信号のタイミングチャートであり、手順中断信号の
一つの立下りエツジから次の立下りエツジまでにわたる
一周期の検出を示すタイミングチャートの一例である。 １・・・ハイブリッド形変成器 ２・・・帯域通過フィルタ ３＠・幸キャリア抑圧フィルタ ４・・・リミッタ増幅回路 ５・・・２値化回路 １４．１５．３１〜３４ −−−Ｄ形フリツプフロツフ
′ ２Ｂ−＠響インバータ ２９．３０・・拳ＯＲゲート ３５．３６・ ・ ・ＮＡＮＤゲー゛斗１６・・・ＡＮ
Ｄゲート ３７・・−ＮＯＲゲート ９〜１３，１１〜２７ ・・・信号線 ６１．６２，９１，１０１．１’１１，１２１，１３１
。 １７１ ．１７２，１８１ ．１８２，１９１，１９２
゜２０１ ．２０２，２１１ ．２１２，２２１．２２
２゜２３１．２３２，２４１，２４２，２５１，２５２
゜２７１．２７２・拳・・・信 号 Ｔｂ＋ −Ｔｌ１３ ＋ ｒｌ ゝｒｓ ＋ ｔｌ
ゝｔ４ ＋ ｔ１ａゞｔ３ａ 、 ｔｌｂＰ−ｔｓｂ
、ＴＩ−＋Ｔｓ ・豐・・・時間タイミング 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- 手頃中断信号を含む入力信号を１１６次、帯域通過フィ
ルタと、キャリア抑圧フィルタと、リミッタ増幅回路と
、２値化回路とを通して被検出信号を形成し、さらに検
出開始タイミングを設けて検出開始タイミング以後の最
初に発生する被検出信号の一周期の時間を測定すること
により手順中断信号の到来か否かを判定する中速２アク
シミ１７用手順中断信号検出装置において、前記検出開
始タイミング以後の前記被検出信号の最初のエツジが立
上りエツジの場合には前記立上りエツジから次の立上ジ
エッジまでの時間を一周期として検出するだめの手段と
、＠記最初のエツジが立下クエツジの場合には前記立下
りエツジから次の立下りエツジまでの時間を一周期とし
て検出するための手段とを具備し、前記検出開始タイミ
ング以後に前記立上りエツジか、あるいけ前記立下りエ
ツジかのいずれか早く発生した方のエツジを起点として
一周期を検出するように構成したことを特徴とする中速
ファクシミリ用手順中断信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053376A JPS59178869A (ja) | 1983-03-29 | 1983-03-29 | 中速フアクシミリ装置用手順中断信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053376A JPS59178869A (ja) | 1983-03-29 | 1983-03-29 | 中速フアクシミリ装置用手順中断信号検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178869A true JPS59178869A (ja) | 1984-10-11 |
| JPH0244181B2 JPH0244181B2 (ja) | 1990-10-03 |
Family
ID=12941099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58053376A Granted JPS59178869A (ja) | 1983-03-29 | 1983-03-29 | 中速フアクシミリ装置用手順中断信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178869A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11540964B2 (en) | 2018-02-27 | 2023-01-03 | Hill-Rom Services, Inc. | Patient support surface control, end of life indication, and x-ray cassette sleeve |
-
1983
- 1983-03-29 JP JP58053376A patent/JPS59178869A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11540964B2 (en) | 2018-02-27 | 2023-01-03 | Hill-Rom Services, Inc. | Patient support surface control, end of life indication, and x-ray cassette sleeve |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244181B2 (ja) | 1990-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU616258B2 (en) | Process and arrangement for the monitoring of a clock signal | |
| US4035663A (en) | Two phase clock synchronizing method and apparatus | |
| US4075569A (en) | Digital method and apparatus for dynamically generating an output pulse train having a desired duty cycle from an input pulse train | |
| JPS59178869A (ja) | 中速フアクシミリ装置用手順中断信号検出装置 | |
| US4082218A (en) | Potential failure detecting circuit having improved means for detecting transitions in short duration signals | |
| JPH0645952A (ja) | デジタル信号中でエラー検出コードを発生するための電子回路 | |
| JPS6010345A (ja) | 計算機 | |
| US5333199A (en) | Digital signal processor for simultaneously processing left and right signals | |
| JPS638612B2 (ja) | ||
| JPS605492A (ja) | 半導体メモリ装置のアドレスバツフア回路 | |
| JPH0147935B2 (ja) | ||
| JPS6215664A (ja) | 論理シミユレ−タ | |
| JP3036223B2 (ja) | クロック乗換回路 | |
| SU657455A1 (ru) | Устройство дл формировани синхронизирующих импульсов при воспроизведении информации с магнитного носител | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JPH021976Y2 (ja) | ||
| JPS598211Y2 (ja) | ノイズ検出回路 | |
| JP2606665Y2 (ja) | 電子回路 | |
| SU1389008A2 (ru) | Устройство дл приема ьиимпульсного сигнала | |
| JPS601785B2 (ja) | 同期式カウンタ回路のカウント数比較検出回路 | |
| JPS6198016A (ja) | パルス列位相比較方式 | |
| JPH01135116A (ja) | 入力断検出回路 | |
| JPH03163909A (ja) | パルスピーク検出回路 | |
| JPS6124324A (ja) | デイジタルタイマの点検回路 | |
| JPS55120210A (en) | Delay system |