JPS6182440A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6182440A
JPS6182440A JP59204419A JP20441984A JPS6182440A JP S6182440 A JPS6182440 A JP S6182440A JP 59204419 A JP59204419 A JP 59204419A JP 20441984 A JP20441984 A JP 20441984A JP S6182440 A JPS6182440 A JP S6182440A
Authority
JP
Japan
Prior art keywords
bonding
pad
layer
upper electrode
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59204419A
Other languages
English (en)
Other versions
JPH0527979B2 (ja
Inventor
Nozomi Harada
望 原田
Yoshiaki Hayashimoto
林元　義明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59204419A priority Critical patent/JPS6182440A/ja
Publication of JPS6182440A publication Critical patent/JPS6182440A/ja
Publication of JPH0527979B2 publication Critical patent/JPH0527979B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は積層型の半導体装置に係り、特にそのボンディ
ング・パッド部の構造に関する。
〔発明の技術的背景とその問題点〕
通常のＩＣ，ＬＳＩチップと外部回路との電気的接続は
、チップ上のボンディング・パッドとこれを固定したパ
ッケージの端子との間をボンディング・ワイヤと呼ばれ
る細い金属線により行なっている。ボンディング・パッ
ドは一般に１μ卯程度のＡｌｌが用いられる＝この／Ｉ
ＪＩはチップ内回路要素に接続されている。また、ボン
ディング・ワイヤとしては、ＩＣ，ＬＳＩでは直径２０
４−３０μｍのＡｒ線またはＡｕ１ｉが用いられる。ワ
イヤ・ボンディングの方法には、ワイヤの先端を超音波
で振動、加圧する超音波ポンディング法、ワイヤの先端
を水素バーナや放電により溶かしてボール状にしこれを
ボンディング・パッドに押付けるネール・ヘッド法等が
ある。ネール・ヘッド法の場合はボンディング・パッド
との付着力な高めるため、チップ全体を２５０〜３００
℃に保持しなければならない。
ところで、通常のＩＣ，ＬＳＩではない！ｉ層型の半導
体装置、例えば２階建てＣＣＤ撮像装置等においては難
しい問題がある。この撮像装置は、信＠電荷読み出し部
であるＣＣＤ基板チップに、光電変換を行なうための光
導電体層を積層したものである。、光導電体層としては
例えばアモルファスＳ　ｉ　ＣＢ−８ｉ　：Ｈ）Ｉが用
いられ、その表面にはＩＴｏなどの透明導電膜からなる
上部電極が形成される。この上部電極には外部から電圧
を印加することが必要であり、従ってこの上部電極にも
ボンディング・ワイヤを接続する必要がある。
しかしながら、ＩＴＯなどの透明導電膜への直接ボンデ
ィングは、例えば超音波ボンディング法ではボンディン
グ強度が十分でない。またネーμ・ヘッド法では前述の
ようにチップ基板を高温に保持しなければならず、これ
によりａ−３ｉ：８層の膜質゛劣化をもたらす。Ａｕ線
を用いればチップを高温に保持しなくても必要なボンデ
ィング強度が１ｑられるが、ＡＵ線の延性のため、周辺
をモールドで固めないと短絡事故を起こし易い。更にＩ
　Ｔｏ電極上に予めＡ℃膜によりボンディング・パッド
を形成しておくことも考えられるが、これもＡｆｆｉ膜
の接着強度を出すためには蒸着後４５０℃程度に加熱す
る必要があり、これによりａ−８ｉ：８層の膜質劣化を
もたらす。また光電変換膜としてのａ−８ｉ：８層は通
常２〜５μｍの厚さを必要とするから、その上部電極を
ボンディング・ワイヤを用いずにＣＣＤ基板チップ上の
Ａ２ボ：７デイング・パッドと蒸着膜等により接続する
ことも困難である。
この様な問題を解決する方法として、第４図に示す方法
が考えられる。この方法は、第４図（ａ）に示すように
ＣＣＤ基板２１上に予めへ２ボンディング・パッド２４
を形成して、例えば４５０℃の熱処理でその付着力を高
めておく。この後９−３ｉ　：Ｈ層２２とＩＴＯ膜２３
な形成する。モしてＩＴＯＩ２３とａ−８ｉ：Ｈ層２２
をエツチングしてＡＪ２ポンディング・パッド２４上に
窓２５を開け、この状態で第４図（ｂ）に示すようにＡ
２ボンディング・パッド２５上に超音波ボンディング法
によりボンディング・ワイヤ２６を接続するものである
。この方法によれば、ボンディング強度はボンディング
・ワイヤ２６とＡ４ボンディング・パッド２４とでもた
せることができる。
ところが実際にこの方法を実施してみると、第４図（ｂ
）に示すようにボンディング時の超音波とワイヤ自身の
圧着によりａ−３ｉ　：　ＨＩｉ１２２がくずれ、この
崩れたａ−８ｉ：Ｈがボンディング・バッド２４上に単
に乗っているだけであり、ボンディング・ワイヤ２６の
ボンディング・パッド２４への接着強度が非常に弱いも
のとなる。ネーμ・ヘッド法を用いた場合も、前述のよ
うにａ−８ｔ　：Ｈ腹２２の躾買を劣化させないために
熱処理を加えることができず、超音波加圧することが必
要になり、やはり同様の問題を生じる。
〔発明の目的〕
の 本発明は上記鈷点に鑑みなされたもので、積層型半導体
装置の上部電極に対して信頼性の高いボンディング接続
を可能とした接続構造を提供することを目的とする。
〔発明の概要〕
本発明怒は、回路要素が形成された基板に熱処理に弱い
半導体層が積層され、その表面にボンディング・ワイヤ
との接着強度の十分でない上部電極が形成されていて、
この上部電極にボンディング・ワイヤを接続する構造と
して、予め前記基板上に凹凸を有するボンディング・パ
ッドを形成しておき、８１層される半導体層はこのボン
ディング・パッドの凸部に開口をもつように形成され、
ボンディング・ワイヤがこの半導体層の上部電極と前記
開口部に露出するボンディング・パッドの双方に接続さ
れるようにしたことを特徴とする。
〔発明の効果〕
本発明によれば、予め形成しておくボンディング・パッ
ドの凹凸の西ざを積層される半導体層と同程度にするこ
とにより、上部電極のついた半導体層とそのテロに露出
するボンディング・パッドの凸部の段差がほとんどない
状態でここにボンデインク・ワイヤが接続されるため、
積層された半導体層を崩すことなくボンディング・ワイ
ヤの十分な接着強度を得ることができ、またボンディン
グ・ワイヤは半導体層の上部電極に良好な電気的接続が
行われる。
（発明の実施例〕 以下本発明の詳細な説明する。第１図は一実施例の２階
建てｃｃｏｍ像装置におけるボンディング・ワイヤ接続
部を示す、１１はＣＣＤチップ基板であり、この上に光
電変換膜としてａ−３ｉ：８層１２が積層され、その表
面には上部電極としてＩＴＯ膜１３が形成されている。
ＩＴＯＩ！！ｉｌに対するボンディング・ワイヤ１７の
接続部にはａ−８ｉ：）−１層１２の形成前に予めＡ２
ボンディング・バッド１４が形成されている。このボン
ディング・バッド１４は、その下に例えば多結晶シリコ
ン膜による台座１５を設けることにより表面に凹凸を形
成しである。多結晶シリコン腹合ｇ！１５の表面にはＳ
ｉＯ２膜１６膜形６されている。そしてこのボンディン
グ・バッド１４上でａ−８ｉ二Ｈ層１２はボンディング
・バッド１４の凸部に開口を有するように、第２図に示
すようにパターニングされている。ボンディング・バッ
ド１４の凹凸の段差は例えば２μｍとし、ａ−８ｉ：８
層１２の膜厚は２〜３μｍとする。これにより、第１図
（ａ）に示すように、ａ−８ｉ：Ｈ１１２とＩＴＯ！１
１３の開口部にボンディング・バッド１４の凸部がＩＴ
Ｏ腹１３の面位置より僅かに低い状態で露出した構造が
得られる。このような状態として、第１図（１））に示
すようにボンディング・バッド１４の凸部とＩＴＯ膜１
３の双方に接続されるようにへ２ボンディング・ワイヤ
１７を例えば超音波ボンディング法により接続している
。
この実施例によれば、ａ−５ｉ：８層１２はＡ２ボンデ
ィング・バッド１４の凹部に入り込んでおり、またＡ２
ボンディング・バッド１４が衝撃に対するバッファとし
て働くため、ボンディング・ワイヤ１７の超音波接続時
にａ−８ｉ：８層１２が崩れることがない。そしてボン
ディング・ワイヤ１７はボンディング・バッド１４に十
分な接着強度をもって接続され、ＩＴＯ膜１３に対して
も良好な電気的接続が行われる。
第３図（ａ）（ｂ）は本発明の他の実施例を第１図（ａ
）（ｂ）に対応ざぜて示す図である。ボンディング・ワ
イヤ接続部の構造は先の実施例と同じであり、従って対
応する部分には第１図（ａ）（１））と同じ符号を付し
である。この実施例では、第３図（ａ）に示すように、
ボンディング・ワイヤ接続前にその接続部に例えばレー
ザ光１８を照射して局部的に５ｏ○℃程度に加熱する工
程をいれる。これにより、ａ−３ｉ：８層１２のＳｉ原
子が一部へ２ボンディング・バッド１４中に拡散してａ
−３ｉ：８層１２とボンディング・バッド１４の接着強
度が向上する。この結果ボンディング・ワイヤ１７の接
続時のａ−３ｉ：８層１２が崩れにくくなり、より信頼
性の高いボンディング接続がなされる。
以上、固体撮像装置を例に挙げて説明したが、本発明は
これに限られるものでなく、回路要素が形成された基板
チップ上に熱処理に弱い半導体層が積層され、その表面
にボンディング・ワイヤとの接着強度を十分にとれない
上部電極が形成された積層型の各種半導体装置に同様に
本発明を適用することが可能である。
【図面の簡単な説明】
第１図（ａ）（ｂ）は本発明の一実施例のボンディング
・ワイヤ接続部の構造を示す図、第２因は第１図（ａ）
の状態の平面図、第３図（ａ）（ｂ）は他の実施例のボ
ンディング・ワイヤ接続部の構造を示す図、第４１（ａ
）（ｂ）ｕ従来のボンディング・ワイヤ接ｖｔ部の構造
を示す図である。 １ｌ−ＣＣＤチップ基板、１２−ａ−３ｉ　：　）（層
（積層半導体Ｍ）、　１３・・・ＩＴＯＩｉ！（上部電
極）、１４・・・へ２ポンディング・バッド、１５−・
−多結晶シリコン腹台座、１６・・・Ｓ　ｉ　０２　Ｅ
！、１７・−・へ２ボンディング・ワイヤ、１８−・レ
ーザ光。 出願人代理人　弁理士　鈴江武彦 第１図 （ａ） 第２図 第３図 （ａ） （ｂ） 第４図 （ａ） （ｂ）

Claims (2)

    【特許請求の範囲】
  1. （１）回路要素が形成された基板と、この基板上に積層
    され上部電極が形成された半導体層と、前記上部電極に
    接続されたボンディング・ワイヤとを備えた半導体装置
    において、前記ボンディング・ワイヤの前記上部電極へ
    の接続部は、前記基板上に凹凸を有するボンディング・
    パッドが形成され、前記半導体層がこのボンディング・
    パッドの凸部に開口をもつように積層され、前記ボンデ
    ィング・ワイヤが露出しているボンディング・パッドの
    凸部と前記半導体層の上部電極の双方に接続されている
    ことを特徴とする半導体装置。
  2. （２）前記回路要素が形成された基板はＣＣＤチップ基
    板であり、この上に積層された半導体層は光導電体層で
    あり、この光導電体層の上部電極は透明導電膜である特
    許請求の範囲第１項記載の半導体装置。
JP59204419A 1984-09-29 1984-09-29 半導体装置 Granted JPS6182440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59204419A JPS6182440A (ja) 1984-09-29 1984-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59204419A JPS6182440A (ja) 1984-09-29 1984-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JPS6182440A true JPS6182440A (ja) 1986-04-26
JPH0527979B2 JPH0527979B2 (ja) 1993-04-22

Family

ID=16490226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59204419A Granted JPS6182440A (ja) 1984-09-29 1984-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS6182440A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965943A (en) * 1997-10-01 1999-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with bonding pad electrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965943A (en) * 1997-10-01 1999-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with bonding pad electrode

Also Published As

Publication number Publication date
JPH0527979B2 (ja) 1993-04-22

Similar Documents

Publication Publication Date Title
JP3383329B2 (ja) 半導体装置の製造方法
KR100220109B1 (ko) 테이프 자동접합 내부 리이드 접합방법
TW451376B (en) Production of semiconductor device
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
JPH0997816A (ja) 半導体装置の実装方法および実装構造
JPH118264A (ja) 半導体装置及びその製造方法
JPS6182440A (ja) 半導体装置
JP3423727B2 (ja) フリップチップ接合方法
JP3412672B2 (ja) 半導体装置、およびこの半導体装置の製造方法
JP3676015B2 (ja) 半導体装置
JP2006196809A (ja) 半導体チップ及びその製造方法並びに半導体装置
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP3019065B2 (ja) 半導体装置の接続方法
JP2785722B2 (ja) 樹脂封止型半導体装置
JPH09232366A (ja) 半導体チップの実装装置及びその実装方法
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置
JPH06333977A (ja) 半導体装置及びその製造方法
JP3235456B2 (ja) チップの実装方法
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JP2789467B2 (ja) 半導体装置
JPH0511661B2 (ja)
JPH06120290A (ja) 半導体装置
KR20040054097A (ko) 반도체 소자의 본딩 패드와 이의 형성 방법
JP3220524B2 (ja) ベアチップ
JPH0684917A (ja) 高周波用バンプの形成方法