JPH0527979B2 - - Google Patents

Info

Publication number
JPH0527979B2
JPH0527979B2 JP59204419A JP20441984A JPH0527979B2 JP H0527979 B2 JPH0527979 B2 JP H0527979B2 JP 59204419 A JP59204419 A JP 59204419A JP 20441984 A JP20441984 A JP 20441984A JP H0527979 B2 JPH0527979 B2 JP H0527979B2
Authority
JP
Japan
Prior art keywords
bonding
bonding pad
layer
upper electrode
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59204419A
Other languages
English (en)
Other versions
JPS6182440A (ja
Inventor
Nozomi Harada
Yoshiaki Hayashimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP59204419A priority Critical patent/JPS6182440A/ja
Publication of JPS6182440A publication Critical patent/JPS6182440A/ja
Publication of JPH0527979B2 publication Critical patent/JPH0527979B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は積層型の半導体装置に係り、特にその
ボンデイング・パツド部の構造に関する。
〔発明の技術的背景とその問題点〕
通常のIC、LSIチツプと外部回路との電気的接
続は、チツプ上のボンデイング・パツドとこれを
固定したパツケージの端子との間をボンデイン
グ・ワイヤと呼ばれる細い金属線により行なつて
いる。ボンデイング・パツドは一般に1μｍ程度
のAl層が用いられる。このAl層はチツプ内回路
要素に接続されている。また、ボンデイング・ワ
イヤとしては、IC、LSIでは直径20〜30μｍのAl
層またはAu層が用いられる。ワイヤ・ボンデイ
ングの方法には、ワイヤの先端を超音波で振動、
加圧する超音波ボンデイング法、ワイヤの先端を
水素バーナや放電により溶かしてボール状にしこ
れをボンデイング・パツドに押付けるネール・ヘ
ツド法等がある。ネール・ヘツド法の場合はボン
デイング・パツドとの付着力を高めるため、チツ
プ全体を250〜300℃に保持しなければならない。
ところで、通常のIC、LSIではない積層型の半
導体装置、例えば２階建てCCD撮像装置等にお
いては難しい問題がある。この撮像装置は、信号
電荷読み出し部であるCCD基板チツプに、光電
変換を行なうための光導電体層を積層したもので
ある。光導電体層としては例えばアモルフアスSi
（ａ−Si：Ｈ）層が用いられ、その表面にはITO
などの透明導電膜からなる上部電極が形成され
る。この上部電極には外部から電圧を印加するこ
とが必要であり、従つてこの上部電極にもボンデ
イング・ワイヤを接続する必要がある。しかしな
がら、ITOなどの透明導電膜への直接ボンデイン
グは、例えば超音波ボンデイング法ではボンデイ
ング強度が十分でない。またネーレ・ヘツド法で
は前述のようにチツプ基板を高温に保持しなけれ
ばならず、これによりａ−Si：Ｈ層の膜質劣化を
もたらす。Au線を用いればチツプを高温に保持
しなくても必要なボンデイング強度が得られる
が、Au線の延性のため、周辺をモールドで固め
ないと短絡事故を起こし易い。更にITO電極上に
予めAl膜によりボンデイング・パツドを形成し
ておくことも考えられるが、これもAl膜の接着
強度を出すためには蒸着後450℃程度に加熱する
必要があり、これによりａ−Si：Ｈ層の膜質劣化
をもたらす。また光電変換膜としてのａ−Si：Ｈ
層は通常２〜5μｍの厚さを必要とするから、そ
の上部電極をボンデイング・ワイヤを用いずに
CCD基板チツプ上のAlボンデイング・パツドと
蒸着膜等により接続することも困難である。
この様な問題を解決する方法として、第４図に
示す方法が考えられる。この方法は、第４図ａに
示すようにCCD基板２１上に予めAlボンデイン
グ・パツド２４を形成して、例えば450℃の熱処
理でその付着力を高めておく。この後ａ−Si−Ｈ
層２２とITO膜２３を形成する。そしてITO膜２
３とａ−Si：Ｈ層２２をエツチングしてAlボン
デイング・パツド２４上に窓２５を開け、この状
態で第４図ｂに示すようにAlボンデイング・パ
ツド２５上に超音波ボンデイング法によりボンデ
イング・ワイヤ２６を接続するものである。この
方法によれば、ボンデイング強度はボンデイン
グ・ワイヤ２６とAlボンデイング・パツド２４
とでもたせることができる。
ところが実際にこの方法を実施例してみると、
第４図ｂに示すようにボンデイング時の超音波と
ワイヤ自身の圧着によりａ−Si：Ｈ膜２２がくず
れ、この崩れたａ−Si：Ｈがボンデイング・パツ
ド２４上に単に乗つているだけであり、ボンデイ
ング・ワイヤ２６のボンデイング・パツド２４へ
の接着強度が非常に弱いものとなる。ネーレ・ヘ
ツド法を用いた場合も、前述のようにａ−Si：Ｈ
膜２２の膜質を劣化させないために熱処理を加え
ることができず、超音波加圧することが必要にな
り、やはり同様の問題を生じる。
〔発明の目的〕
本発明は上記の点に鑑みなされたもので、積層
型半導体装置の上部電極に対して信頼性の高いボ
ンデイング接続を可能とした接続構造を提供する
ことを目的とする。
〔発明の概要〕
本発明は、回路要素が形成された基板に熱処理
に弱い半導体層が積層され、その表面にボンデイ
ング・ワイヤとの接着強度の十分でない上部電極
が形成されていて、この上部電極にボンデイン
グ・ワイヤを接続する構造として、予め前記基板
上に凹凸を有するボンデイング・パツドを形成し
ておき、積層される半導体層はこのボンデイン
グ・パツドの凸部に開口をもつように形成され、
ボンデイング・ワイヤがこの半導体層の上部電極
と前記開口部に露出するボンデイング・パツドの
双方に接続されるようにしたことを特徴とする。
〔発明の効果〕
本発明によれば、予め形成しておくボンデイン
グ・パツドの凹凸の高さを積層される半導体層と
同程度にすることにより、上部電極のついた半導
体層とその開口に露出するボンデイング・パツド
の凸部の段差がほとんどない状態でここにボンデ
イング・ワイヤが接続されるため、積層された半
導体層を崩すことなくボンデイング・ワイヤの十
分な接続強度を得ることができ、またボンデイン
グ・ワイヤは半導体の上部電極に良好な電気的接
続が行われる。
〔発明の実施例〕
以下本発明の実施例を説明する。第１図は一実
施例の２階建てCCD撮像装置におけるボンデイ
ング・ワイヤ接続部を示す。１１はCCDチツプ
基板であり、この上に光電変換膜としてａ−Si：
Ｈ層１２が積層され、その表面には上部電極とし
てITO膜１３が形成されている。ITO膜に対する
ボンデイング・ワイヤ１７の接続部にはａ−Si：
Ｈ層１２の形成前に予めAlボンデイング・パツ
ド１４が形成されている。このボンデイング・パ
ツド１４は、その下に例えば多結晶シリコン膜に
よる台座１５を設けることにより表面に凹凸を形
成してある。多結晶シリコン膜台座１５の表面に
はSiO2膜１６が形成されている。そしてこのボ
ンデイング・パツド１４上でａ−Si：Ｈ層１２は
ボンデイング・パツド１４の凸部に開口を有する
ように、第２図に示すようにパターニングされて
いる。ボンデイング・パツド１４の凹凸の段差は
例えば2μｍとし、ａ−Si：Ｈ層１２の膜厚は２〜
3μｍとする。これにより、第１図ａに示すよう
に、ａ−Si：Ｈ層１２とITO膜１３の開口部にボ
ンデイング・パツド１４の凸部がITO膜１３の面
位置より僅かに低い状態で露出した構造が得られ
る。このような状態として、第１図ｂに示すよう
にボンデイング・パツド１４の凸部とITO膜１３
の双方に接続されるようにAlボンデイング・ワ
イヤ１７を例えば超音波ボンデイング法により接
続している。
この実施例によれば、ａ−Si：Ｈ層１２はAl
ボンデイング・パツド１４の凹部に入り込んでお
り、またAlボンデイング・パツド１４が衝撃に
対するバツフアとして働くため、ボンデイング・
ワイヤ１７の超音波接続時にａ−Si：Ｈ層１２が
崩れることがない。そしてボンデイング・ワイヤ
１７はボンデイング・パツド１４に十分な接続強
度をもつて接続され、ITO膜１３に対しても良好
な電気的接続が行われる。
第３図ａ，ｂは本発明の他の実施例を第１図
ａ，ｂに対応させて示す図である。ボンデイン
グ・ワイヤ接続部の構造は先の実施例と同じであ
り、従つて対応する部分には第１図ａ，ｂと同じ
符号を付してある。この実施例では、第３図ａに
示すように、ボンデイング・ワイヤ接続前にその
接続部に例えばレーザ光１８を照射して局部的に
500℃程度に加熱する工程をいれる。これにより、
ａ−Si：Ｈ層１２のSi原子が一部Alボンデイン
グ・パツド１４中に拡散してａ−Si：Ｈ層１２と
ボンデイング・パツド１４の接続強度が向上す
る。この結果ボンデイング・ワイヤ１７の接続時
のａ−Si：Ｈ層１２が崩れにくくなり、より信頼
性の高いボンデイング接続がなされる。
以上、固体撮像装置を例に挙げて説明したが、
本発明はこれに限られるものでなく、回路要素が
形成された基板チツプ上に熱処理に弱い半導体層
が積層され、その表面にボンデイング・ワイヤと
の接着強度を十分にとれない上部電極が形成され
た積層型の各種半導体装置に同様に本発明を適用
することが可能である。
【図面の簡単な説明】
第１図ａ，ｂは本発明の一実施例のボンデイン
グ・ワイヤ接続部の構造を示す図、第２図は第１
図ａの状態の平面図、第３図ａ，ｂは他の実施例
のボンデイング・ワイヤ接続部の構造を示す図、
第４図ａ，ｂは従来のボンデイング・ワイヤ接続
部の構造を示す図である。 １１…CCDチツプ基板、１２…ａ−Si：Ｈ層
（積層半導体層）、１３…ITO膜（上部電極）、１
４…Alボンデイング・パツド、１５…多結晶シ
リコン膜台座、１６…SiO2膜、１７…Alボンデ
イング・ワイヤ、１８…レーザ光。

Claims (1)

  1. 【特許請求の範囲】 １ 回路要素が形成された基板と、この基板上に
    積層され上部電極が形成された半導体層と、前記
    上部電極に接続されたボンデイング・ワイヤとを
    備えた半導体装置において、前記ボンデイング・
    ワイヤの前記上部電極への接続部は、前記基板上
    に凹凸を有するボンデイング・パツドが形成さ
    れ、前記半導体層がこのボンデイング・パツドの
    凸部に開口をもつように積層され、前記ボンデイ
    ング・ワイヤが露出しているボンデイング・パツ
    ドの凸部と前記半導体層の上部電極の双方に接続
    されていることを特徴とする半導体装置。 ２ 前記回路要素が形成された基板はCCDチツ
    プ基板であり、この上に積層された半導体層は光
    導電体層であり、この光導電体層の上部電極は透
    明導電膜である特許請求の範囲第１項記載の半導
    体装置。
JP59204419A 1984-09-29 1984-09-29 半導体装置 Granted JPS6182440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59204419A JPS6182440A (ja) 1984-09-29 1984-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59204419A JPS6182440A (ja) 1984-09-29 1984-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JPS6182440A JPS6182440A (ja) 1986-04-26
JPH0527979B2 true JPH0527979B2 (ja) 1993-04-22

Family

ID=16490226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59204419A Granted JPS6182440A (ja) 1984-09-29 1984-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS6182440A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111753A (ja) * 1997-10-01 1999-04-23 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPS6182440A (ja) 1986-04-26

Similar Documents

Publication Publication Date Title
US5288006A (en) Method of bonding tab inner lead and bonding tool
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
TW417232B (en) Semiconductor device and process for producing the same
JP3383329B2 (ja) 半導体装置の製造方法
US5293073A (en) Electrode structure of a semiconductor device which uses a copper wire as a bonding wire
JPH06105726B2 (ja) 半導体集積回路装置
JPH0527979B2 (ja)
JPH118264A (ja) 半導体装置及びその製造方法
JPH05190601A (ja) フリップチップ接合方法
JPH06302727A (ja) 半導体集積回路装置
JPH0653271A (ja) 半導体装置のワイヤーボンディング方法
EP0405501B1 (en) Semiconductor device
JPS6360533B2 (ja)
JPH06333977A (ja) 半導体装置及びその製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPS63150931A (ja) 半導体装置
JP2785722B2 (ja) 樹脂封止型半導体装置
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JP2002164381A (ja) 半導体装置及びその製造方法
JPH06120290A (ja) 半導体装置
JPH03208355A (ja) 半導体装置及びその製造方法
JPS6187363A (ja) 固体撮像装置の製造方法
JPS63248148A (ja) 半導体集積回路装置の製造方法
JP2739797B2 (ja) Ｔａｂ型半導体装置
JP2797269B2 (ja) 半導体装置