JPS6177934A - デ−タフロ−処理装置 - Google Patents
デ−タフロ−処理装置Info
- Publication number
- JPS6177934A JPS6177934A JP20093684A JP20093684A JPS6177934A JP S6177934 A JPS6177934 A JP S6177934A JP 20093684 A JP20093684 A JP 20093684A JP 20093684 A JP20093684 A JP 20093684A JP S6177934 A JPS6177934 A JP S6177934A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- output
- table memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
(型巣上の第1」用分釘)
本発明はメモリ部、演與回り都をバイクライン1式のバ
スで結合し、データフロ一方式によ#)rk算順序をコ
ントロールするチーj20−処珪i置に関する。 (従来技術) 従来%特許公開昭58−70360 ”データ70−処
理装置”で示される株な、トランスファーテープルメ一
つり、パラメー々テーイ〜Iモリ、データメモリ、キュ
ーメモリ、7゛口七、サユニ、ト、バイグラインバス、
バスインタフェースの、;;を汁から収るデータフロー
処理上2をが易寛°Jノ1ニジ、7己とし、て1−rI
発ざ冗でいろ(F□1オロ59 年、 I:’;て一−
j二]己J I、1” t−−ン!、L、合全国大会;
1弦ぐ)父方5−1り5)。 艶4,219厘(従÷のデータフロ・−旭[:装L1)
、の病b
スで結合し、データフロ一方式によ#)rk算順序をコ
ントロールするチーj20−処珪i置に関する。 (従来技術) 従来%特許公開昭58−70360 ”データ70−処
理装置”で示される株な、トランスファーテープルメ一
つり、パラメー々テーイ〜Iモリ、データメモリ、キュ
ーメモリ、7゛口七、サユニ、ト、バイグラインバス、
バスインタフェースの、;;を汁から収るデータフロー
処理上2をが易寛°Jノ1ニジ、7己とし、て1−rI
発ざ冗でいろ(F□1オロ59 年、 I:’;て一−
j二]己J I、1” t−−ン!、L、合全国大会;
1弦ぐ)父方5−1り5)。 艶4,219厘(従÷のデータフロ・−旭[:装L1)
、の病b
【を示−′(、第214のデー、タフロー処即
ζへ〔づバスイノタフェイス21と、)・う/スフアー
チープルメモリ22と、パラメータテーブルメモリ23
と、データメモリ 24と、キューメモリ25と、グo
1ツブユニット26と((より構成ざ九て−ろ○ トラ
ンスファーテーブルメモリ22.パラメータテーブルメ
モリ23.データメモリ24.キューメモリ25および
プロセッサユニット26H第2スて示す昧にこの順にバ
イグライン方式のバスでリング状VC膠ミしである。 第2図に示す疋米のデータフロー処理装處では外部から
の入力データに、伊」らかの処理をy’J、 L1外部
へ出力する場合、入力データ社、バスイノタフェイス2
1.トラ/スフアーチ−プル22.パラメーカテーブル
23.データメモり2・1.キューメモl) 25 分
q・1て、プロセッサユニ、 ト26でM14処理が行
われ、ざらにトランスファーテーブル22に込られ、パ
ラメータテーブル23.データメモリ24.キーー7七
り25をまた一巡し、最後にパスイン々フェイス21?
通してりを部へ出力さi″Lも。従って、演1す、処理
てれるたりにり/グバスを一巡した;−1外部出力gi
るためにでら:(もう一度り)多′バスを一巡するOこ
のために、外部出力す5杓合には、プロセッサユニット
26でtZXが終了しているにもかかわらず、リングバ
スケもう一迫しなければならないので、リングツくスー
巡分のバイツーラインサイクルの一時間が蛍分にかか・
てしフうし、寸たり・グ・・た述分する間、各部を占有
するため、他のデータが併たでれる4μ:(なり、出力
されるデータの処理時FI Ljが宿すだにでなく、他
のデータの処理時IUIも毘・犬するという欠点がある
。 特に大Sacのデータを外部メモリへ書さ込合、読み出
しする場合には外部出力のために多くのパイプラインブ
イクルが占有される。 (発明の目的) 不発明の目的は外部出力データを効率良く出力し、デー
タ処理を行う内部各部をまり櫓効に用いろことにより、
処理速度と腿めることのできるデータフロー処理装置を
提供することにある。 (発明の構成) 本発明の装置は、データの行き先アドレス分貯えておく
トランスファーテーブルメモリと、前記のアドレスでア
クセスされ命令を貯えておくパラメータテーブルメモリ
と、2項仄算の片側の入力データを一時貯えておくバラ
メークメモリと、前記データメモリからのデータの待ち
合せを行うキューメモリと、出力データの行き先アドレ
スを貯えたアウトテーブルメモリと、前記キューメモリ
出力に対し72項演μまたは単項演算を行い前記トラン
スファーテーブルメモリらるいは前記アラトチ−プルメ
モリへ出力するプロセッサユニットと、前記トランスフ
ァーテーブルメモリとl前記バラメー〃テーブルメモリ キューメモリと「!’l ;:己ブロセ,プユニy ト
ド全徽Hするリング状パイグラインノくスと、ψj≦己
ノぐイブラインバスと外部バスとの闇のデータの入出力
を山り飢するバスインタフェースと?備え, ?/J
!I,ll 22定時にIll u己パラメータテーフ
゛ルメ七りに任念に3父定された命令1−促ってiTI
記10;ツブユニットをtυ作させて侶aWでれる。 (実施1+す) 矢′して本発明の夫ノ1すjについてス面を5叩して詳
細に止明する。 第1西−]に本発明の一実h9」を示すブロック医であ
る。第1図のデータフロー処理装置はノくスイッタフェ
ース11と,トランスファーテーブルメモリ12と、パ
ラメータテーブルメモリJ3と、データメモリ14と、
キューメモリ15と、グローツブユニット16とアウト
テーブルメモリ17とからti>成さhる0 トランス
ファーテーブルメモリ12、パラメーカテーブルメ七り
13.データメモリ14,キユーメモリ15およびグロ
セツプユニット16はこの順にパイプライン方式のバス
にリング状に像続きれている。パスインタフェース11
はインプットインタフェース111とアワトズットイン
タフェース112とから構成されている。 この様な構成で外部からの入力データはパスインタフェ
ース11からとりこまれ、トランスファテーブルメモl
) l 2をひ照し、データの矢の行き先アドレスとパ
ラメータテーブルメモリ13にアクセスするためのアド
レスを読み出し、後者のアドレスによりパラメータテー
ブルメモリ13を参照し、そこに貯えられた命令を読み
出し、データメモリ14へ送られるデータメモリ14で
は2項狐算の芹側のデータが釆た場合、もう−万のデー
タが米ろまでデータを貯えておく。次にデータが焔い、
漬4可能となると、データはキューメモリ15へ送うれ
、プロセッサユニット16に取りこまれる。プロセッサ
ユニット16では、単項演算、2項頂算を行い、先にト
ランスファーテーブルメモリ12より読み出したデータ
の次の行き先アドレスと共ニ、トランスファーテーブル
メモリ12゜あるいはアクドナープルメモ’J 17に
データを送る。トランスファーテーブルメモリ12はこ
のデータ行き先アドレスによ!、l参服さl圭、ざらに
次のデータ行き先アドレスとパラメータテーブルにアク
セスするだめのアドレス全訳み出し、同様の処理が行1
り九ろ0アクトテーブルメモリ17に送られたデータ#
研は、データの矢の行き元アドレスによりアワトチ−プ
ルメモリ17をtatk%し、外部出力される際に付け
られる外部行官先アドレスを繭み出し、こfLをデータ
に付加し、パスイ/り7エース11をdし、外部に出力
される○外部回路との入出力データには、モジュール七
号セットデータ、テングレートセットデータ。テングレ
ートリードデータ、データメモリセ、トデータ、データ
メモリリードアータ、リセットデータ、g効データ、辿
過データ、実行データ、エラーステータステータ、処理
データかめる。 モジュール弘゛号セットデータは、モジュール番号のみ
から石千成され、リセット時にイン7ツトインタフエー
ス111の内部にあるモジュール番号し乏スタにモジュ
ール歪号をセットするデータである。リセット時にセッ
トされた後に、次にりでット信号がアクティブとならな
い限り前記モジュール番号レジスタの内容に変更するφ
ばできない。 前記モジュール番号レジスタの内容はリセット後、処理
モジュール内部にとりこまれるデータのモジュール番号
と比奴するのに用いられる。 テングレートセットデータハ、トランスファーテーブル
メモリ12のアドレスとトランスファーテーブルメモリ
12への林きこみデータ1面、あるいはパラメータテー
ブルメモリ13のアドレスとパラメータテーブルメモリ
13へのすさ込みデータ値、あるいはアクトテーブルメ
モリ17のアドレスとアクトテーブルメモリ17への書
きこみデータ値とモンーール香号、及び上記3独のうち
どれかを示すフラグをもつ。テングレートセットデータ
は、トランス7アーアープルメモリ12とパラメータテ
ーブルメモリ13とアウトアーブルメエI+17へテン
7ツー1デー4÷セートート六ヘテンプレートデータは
処理の内容、生類を示すデータで必シ、通゛茗一連の処
理開始時に外部にあるホストプロセッサより本処理モジ
ュール内部す:tOちトランスファーテーブルメモリ1
2とパラメータテーブルメモリ13.アウトテーブルメ
モリ17に伝fsされる○ テングレートリードデータはモジュール番号・。 トランスファーテーブルメモリ12のアドレス。 パラメータテーブルメモリエ3のアドレスから構成され
る。テングレートリードデータはトランス7アーテーブ
ルメモリ12及びパラメータテーブルメモリ13及びア
ワトチ−プルメモリ17へセットしたテングレートデー
タをリードするためのものでるり、データのモジュール
番号にはアンズレートデータをリードしたいモジエール
のモジュール番号を入れる。ざらにテングレートリード
データはエラーが発生したノ易合のテングレートデータ
の内容チェックに用いることができ80テングレートリ
ードデータは、テングレートデータをシ゛Cみ出した後
、 Llみ出したデータ値を外部回路に出力するが、こ
のときのモジー一層番号は他のデータと区別するためV
C9定のモジュール番号(例えば1)におきかえられる
。 データメモリセットデータはモジュール番号。 データ値から+=a芒れる。データメモリセットデータ
はデータメモリ14にデータ値を香きこむだめのもので
ある。データメモリ141C−きこむときのアドレスは
、パラメータデープルメモリ13の内部でOつ・ら1ず
つシーケン7ャルに発生すれたものを用いる。 データメモリリードデータは、モジュール番号。 データメモリ14のアドレスからi&される。データメ
モリリードデータにデータの午にあるデータメモリ14
のアドレスでデータメモリ14をアクセスし、欣み出し
たデータ1直を外部面〆°もへ出力する。 リセ、トデータは、七ンユール市号のみから構成され、
ちラモジュール内部にエラー状態が発生後、こつ状態を
解除するだめのデータである。エラー状Q iC!i
、キューメモリ150オーバーフローエラーがある。こ
のエラーが発生すると、インプットインタフェース11
1て入力芒れろデータを処理モジュール円〆Lににとり
こ1ず、7)1グ(させる。ただし、リセ、トデーク=
・:イ77 、、 )イー・クツエース11])こ人力
されると、ニラーチ人玲か打除芒れ、これ」メH41!
!’j+iの73:全イー」tう09=Iトデータトデ
ニラー伏感のリセット以外:・こ;−処理上ジュールP
314jつイニ7ヤクイズの)六層をもち内部のカワン
灸のクリア、メモリのクリアを1丁な二1゜リセ、ドア
:夕(−rインノ′ットインタノエース111の内
部で国政する。 無効データに、パ仔足のモ/−−ル’nr号(β・1」
えば0)29人から・、t+;ン、ざn、この−r−夕
が処;1モジユール内あに入力ζ九てtインプラトイ/
メツエース111の内g((でTB匿する。 −A通データi/i、−〔Q’)ヲに片:ILろモジュ
ール苗号がり一!ット時に設定されるそジーール谷号レ
ジスタの内容と一双セず、かつ、舟効データでtく、か
つモジュール番号セラ!・ブーータでもないデータであ
り、タト部回路から入力されたデータがそのまフィング
ツトインメツエース111全通り、アクトグツトインタ
フェース+12をわ過し、外部回路へ出力でれる。 英行データはモジー−ル拒号、トランス2アーテーブル
メ七り12のアドレス、コントロールビット、符号ビ5
.ト、データ値から構成される。コンドロールビ、トに
グロてツブユニ、ト16Tの演′A、結果が指定でれた
条件に一致した場合にセットされる。コントロールビッ
トがたつているデータは、プロセッサ二二、ト16で、
分流の命令が指定さすると、トランスファーテーブルメ
モリ12のアドレスが変更され、コントロールビットが
たっていないデータとは別の処理が英行でれる。 分流の命令が指定されない場合には処理の変更は生じな
いので、コントロールビットは通常分流の命令とペアで
用いられる。分流の命令は演算結果により処理の流れを
7更したいときに用いられる。 エラーステータスデータはモジー一層番号とニラ−ステ
ータスとから構成てれる。エラーステーリ15のオーパ
ーンローエン−が軸先−r’y、>ト、エラーの発生し
たことを外部回おへ知らゼる2こめのデータて8る0ニ
ラーステータステーメに含まれるモジュール世号は、エ
ラーか琵住した七シェール同部にセットざ!したモジュ
ール會号レジスタの内容が読λ出されたものである。 処理データは、モジュール育ち゛、トランスファーチー
フルメモリ12のアドレス、コントロールビ、ト、符号
ビット、データ値から65fぼれる。 処理データ(−トランスファーテーブルメモリ12゜パ
ラメータデープルメモリ13 kii!@し、その結果
、出力命令であるとさ、アウトテーブルメモリ17参照
によるアドレスを付けて外部回路へ出力される。 以下ではバイグライン力式のバスにおけるデータの流れ
について詳述する。 実行データはモジュール蕾号、トランスファーテーブル
メモリ12のアドレス、コントロールビット、符号ピッ
ト、データ値から構Fiてれ、外部IE !:i禍、ム
インブ−1にイ・)々7−−フ11に4ト1パイズライ
ン方式のリング状パス内部にとりこまれ、トランスファ
ーテーブルメモリ12へ込られる。外部回路から処理モ
ジー−ルへの入力が可能であるためには、プロセッサユ
ニット16が出力中でなく、かつキエーメモ’J 15
に貯えられているデータ数が一定量(例えば16データ
)以下であり、入力データに含1れているモジュール番
号が、リセット時にとりこまれたモジー−ル番号レジス
タの内容と一致していることが8喪である。 外部回路からインプットインタフェースlllIC入力
されたデータは、インプットインタフェース111の内
部でユースビットを付770すれて、トランスファーテ
ーブルメモリ12へ送られる。 トランスファーテーブルメモリ12はイングツトインタ
フェース111またにプロセッサユニット16からのデ
ータを入力する。トランスファーテーブルメモリ12へ
入力するデータは、データ値とトランス7アーテーブル
メモリ12のアドレスと、ユースフラグとテンプレート
フラグとから構成されている。ユースフラグはデータが
有効か無効かを示すフラグであり、トランス7アーテー
ブルメモ1,112ではプロセッサユニット16からの
出力データとイングツトインタフェース111からの出
力データとのユースフラグ分詞べてユースフラグが”
1″の値をとる刀のデータをとりこむ0 両刀共ユースフラグが1”の値をもつ場合にはプロセッ
サユニット16からの出力データを針先的にとりこむ。 両刀共ニースフラグが′0″の値をもつ場合は、無効デ
ータとなる。この無効データはトランスファーテーブル
メモリ12を通過し、パラメータテーブルメモリ13.
データメモリ14を進通し。 キューメモリ150手前で消滅する。 トランスファーテーブルメモリ12ではユースフラグが
1′″であり、テンフレートフラグが′0#であれば通
常の処理データであるとみなし、トランスファーテーブ
ルメモリ12のアドレスでトランス7アーテーブルメモ
リ12をアクセスし、読み出したデータをパラメータテ
ーブルメモリ13Vc送ろ。ユース7ラグが112であ
りテングレートフラグが11”である場合にはコントロ
ールビットによりトランスファーテーブルメモリ12へ
のデータの書き込み、読み出しを行う。トランス7アー
テーブルメモリ12内にかきこまれるデータハ、トラン
スファーテーブルメモリ12を参照後の処理の区別をす
る情報とプロセッサユニット16’T”のデータ処理後
次のトランスファーテーブルメモl) 126るいはア
ウトテーブルメモリ17を参照するときのアドレスと、
パラメータテーブルメモリ13を参照するときのアドレ
スと、パラメータテーブルメモリ13に送られるデータ
が2つベアになって動作する場合にその各々を区別する
ための情報とからなる。 パラメータテーブルメモリ13は、トランスファーテー
ブルメモl) 12からLEみ出したデータの中にある
パラメータテーブルメモリ13のアドレスによって参照
される。パラメータテーブルメモ!713には主に命令
のコードが貯えてあり、データが2つベアになって動作
する場合にそれらのデータ交換をコントロールする情報
、出力データ数。 外部回路へ出ていくデータにつけるモジュール番号、プ
ロセッサユニットユ6での処理内容を指示するコード情
報、データメモリ14の読み出し。 書き込み、データの2項キー−制御6に、景制御等の状
態管理を行うだめの情報が入っている。パラメータテー
ブルメモリ13へのデータの省き込みはテングレートフ
ラグがたっているときに行なわれ、通常の処理の間は、
その内容が変化しないパーマネットな情報と、データメ
モリ14のアドレス情報のテンポラリな情報とに分けで
ある。パラメータテーブルメモリ13は、トランス7ア
ーテーブルメモリエ2からユースフラグ、テングレート
フラグ、コントロールビット、命令コード、データ交換
信号を入力し、データメモリ14へ、書き込みエネーブ
ル信号を出力する。 データメモリ14は2項演算(2杓胡のデータを入力と
する演算)のデータが両刀共にそろうまで、先に副層し
たデータの刀を一時待たせておくためのキュー、定叙演
算のための定数、ルックアラグ用のテーブル、伏!原晶
移処理用の苛移テーブル、入用カデータの格納Pこ用い
られる。データメモリ14の筈き込み工不−フ゛ル1ご
号はパラメータテーブルメモリ13から入力する。2項
演p、命令が指定され、両刀のデータがそろうとパラメ
ータテーブルメモリ13からの入力データとデータメモ
リ14からのとみ出しデータとを同時にキューメモリ1
5に出力する。 キューメモリ15はデータキュー。ジェネレータキュー
により構成される。 データキー−はプロセッサユニ、ト16の出力データ8
が代数である場合や、インク、トインターフェース11
1かもデータを入力する場合、プロセッサユニット16
がビジーとなシデータを入力できなくなるのでデータを
一時保持しておくためのメモリである。 ジェネレータキー−は数籠発生を行うだめの起動データ
、データ発生数、コントロール情報をデータメモリから
入力し、プロセッサユニット16へ、データキューの窒
さが心る一定値(本例ではデータキューの牛分)以上あ
るか否かの情報をみて出力する。 プロセッサユニット16はJJ術6?算、論告θくη。 /フト、比(、ビット反転、ズライ第1ノアイエンコー
ディング1分b1い数1直発生、コピーの七4h己をも
つ演算回[LS’″′Cある。 ビット反転は入力データ値のビット位置を反転したもの
を出力データ値とする処理である。 ブライオリティエンコーディングは入力データ値の各ビ
ットの値をズライオリティの局い万のビットから低い刀
のビットまで順にしらべて、初めてビット値が”1”の
値をとるビットが出現したら、七のビット位置t2進想
数裟示して出力データ値とする処理である。 分流ハコントロールビットをみて、その値が0#であれ
ば入力されたデータの中のトランスファテーブルメモリ
12のアドレスを七の1ま出力データの千のトランスフ
ァーテーブルメモリ12のアドレスとして出力し、コン
トロールビットの値が1″であれば、入力されたデータ
の甲のトランスファーテーブルメモリ12のアドレスに
1を加えたものを出力データの千のトランスファーテー
ブルメモリ12のアドレスとしてHt5力する処理であ
る。 数イ直発生は、入力デー、夕の千のデータ値と発生個・
数とIZ分qとをみて、入力データの中のデータ値に;
“5号泣を]2個数分だけ1ion iτ刀口えていき
1発生個数分だけの出力データ?発生する処理でちる。 この機能はぐりかえしのある処理を行う場合や。 メモリのアト°レスを発生させるぞる合((用いられろ
Qこのとき出力データの甲のトランスファーテーブルメ
モリ12のアドレスは変化せず、入力データの’Pv′
cるるトランスファーテーブルメモリ12のアドレスを
そのまま出力する。 コピーは、入力データの甲のデータ1直ト、コピー回a
をみて、入力データの甲のデータ値をそのまま出力デー
タの田のデータ1直;(コピー回数分だけコピーして出
力する処理である。このとき出力データの中にあるトラ
ンスファーテーブルメモリ12のアドレスは入力データ
のCPにおるトランスファーテーブルメモリ12のアド
レス)・ζ出力の1機で1ずつ力ロユ6れ1cイ面とな
る。 ズロ℃ツTユニ、1・1hへの入カン゛−9’)Il、
hlつlた1′I:2つでり9.出力データの数に1か
むフエ6フで指定できる。入力データの、;か】つの工
;フせの処理を、馴填演其といい、大力データのαが2
つの場合の処理τ2騙69算という。−狽T4五〇ら甘
は入力データの数が1っであるV)で待ち合でで行う8
按にないが2項仄紮の場合は2つのデータがそろうまて
6i屓が笑行てさないので先洗主1」宿したデーfをデ
ーモノ七すI4の中の2項そニーに保存しておき、待ち
合ぜを?]って、仮にi」九したデータがきたときにデ
ータメモリの甲の2項キューからよみ出したデータと一
細にしてキューメモリ15を通して70セツTユニツト
16でのび1番を囲始する0すなわち、2JjJ頂算に
対しては1−タフ0一万式の興行FG’J@Jを行りて
いる0呂力データ数が2以上のときにな、出力tしでい
る出」ビジーフラグt=て、キューメモリ15か5の入
力を禁止する。 プロセッサユニット16に13・−5・込埋後、プロセ
ッサユニ、トl Gの入力ヂータ甲((ト)る仄り行先
アドレクE二’L !’ y 1ランスンアー7−ン
゛ルメ七り12、シ・ズ】いにアワ)ブーフル7・七り
11にデータを出力する。こ○りr)アドレス甲范上位
ビ、トド、トラン7フアーテーフルノモリ12へ送るが
、アウトアーブルメ(−リ17 i’c QS ”Jが
のフラグとして扱う○ アウトチーフルメモリ17の入力1−夕はトランスファ
ーチーフルメモリ12の入力と巨]保で、アウトチーフ
ルメモリ17つアドレスとコントロールビット、汀啼ビ
、トデータ値から宿1ノえされる。 アウトテーブルメモIJ l 7、−に外部出力する隊
にげされろモジュール毎号、アドレスがそれぞれ2つと
、にi力テデーr;’ 2 :JJ1ノコデータかを示
アフラグが貯えられている。2出力の−ろ甘、そ7″L
それのモジエール、、、:弓とアドレス〃・−L、l出
力、男2出力としてデータに1・すさitl アットグ
ツトインクフェース112:て出力ざバ乙。 アクトグツトインタフェース112ば、アワトチ−プル
メモリ】7より受けたデータを、外部回路に出力する。 この嘘、インプットインタフェース111に入力され、
辿過データとしてヤj断されたデータとぶつかった場合
には迫過データをヒ先とする。 以上のよ)に本夫廁例ではアウトテーブルメモリを備え
外部出力するデータに対する処理を内部のデータ自身に
対する処理とけ別に行なわせデータ処理を行う内部各部
を翁効に用いている0(発明の効果) 本発明にはアウトテーブルメモリを倫えて外部出力のデ
ータに対するモジュール企号、アドレス等の付加の叩き
処理を内部データ自身に対する処理とは別に行なうこと
により外部出力データが占有していた各部のバイクライ
ンサイクルを他のデータ処理サイクルに使用でき、甘た
外部からの入力データのJI2v込みも向上し装置の処
理速度を大幅に向上できるという効果があろ0
ζへ〔づバスイノタフェイス21と、)・う/スフアー
チープルメモリ22と、パラメータテーブルメモリ23
と、データメモリ 24と、キューメモリ25と、グo
1ツブユニット26と((より構成ざ九て−ろ○ トラ
ンスファーテーブルメモリ22.パラメータテーブルメ
モリ23.データメモリ24.キューメモリ25および
プロセッサユニット26H第2スて示す昧にこの順にバ
イグライン方式のバスでリング状VC膠ミしである。 第2図に示す疋米のデータフロー処理装處では外部から
の入力データに、伊」らかの処理をy’J、 L1外部
へ出力する場合、入力データ社、バスイノタフェイス2
1.トラ/スフアーチ−プル22.パラメーカテーブル
23.データメモり2・1.キューメモl) 25 分
q・1て、プロセッサユニ、 ト26でM14処理が行
われ、ざらにトランスファーテーブル22に込られ、パ
ラメータテーブル23.データメモリ24.キーー7七
り25をまた一巡し、最後にパスイン々フェイス21?
通してりを部へ出力さi″Lも。従って、演1す、処理
てれるたりにり/グバスを一巡した;−1外部出力gi
るためにでら:(もう一度り)多′バスを一巡するOこ
のために、外部出力す5杓合には、プロセッサユニット
26でtZXが終了しているにもかかわらず、リングバ
スケもう一迫しなければならないので、リングツくスー
巡分のバイツーラインサイクルの一時間が蛍分にかか・
てしフうし、寸たり・グ・・た述分する間、各部を占有
するため、他のデータが併たでれる4μ:(なり、出力
されるデータの処理時FI Ljが宿すだにでなく、他
のデータの処理時IUIも毘・犬するという欠点がある
。 特に大Sacのデータを外部メモリへ書さ込合、読み出
しする場合には外部出力のために多くのパイプラインブ
イクルが占有される。 (発明の目的) 不発明の目的は外部出力データを効率良く出力し、デー
タ処理を行う内部各部をまり櫓効に用いろことにより、
処理速度と腿めることのできるデータフロー処理装置を
提供することにある。 (発明の構成) 本発明の装置は、データの行き先アドレス分貯えておく
トランスファーテーブルメモリと、前記のアドレスでア
クセスされ命令を貯えておくパラメータテーブルメモリ
と、2項仄算の片側の入力データを一時貯えておくバラ
メークメモリと、前記データメモリからのデータの待ち
合せを行うキューメモリと、出力データの行き先アドレ
スを貯えたアウトテーブルメモリと、前記キューメモリ
出力に対し72項演μまたは単項演算を行い前記トラン
スファーテーブルメモリらるいは前記アラトチ−プルメ
モリへ出力するプロセッサユニットと、前記トランスフ
ァーテーブルメモリとl前記バラメー〃テーブルメモリ キューメモリと「!’l ;:己ブロセ,プユニy ト
ド全徽Hするリング状パイグラインノくスと、ψj≦己
ノぐイブラインバスと外部バスとの闇のデータの入出力
を山り飢するバスインタフェースと?備え, ?/J
!I,ll 22定時にIll u己パラメータテーフ
゛ルメ七りに任念に3父定された命令1−促ってiTI
記10;ツブユニットをtυ作させて侶aWでれる。 (実施1+す) 矢′して本発明の夫ノ1すjについてス面を5叩して詳
細に止明する。 第1西−]に本発明の一実h9」を示すブロック医であ
る。第1図のデータフロー処理装置はノくスイッタフェ
ース11と,トランスファーテーブルメモリ12と、パ
ラメータテーブルメモリJ3と、データメモリ14と、
キューメモリ15と、グローツブユニット16とアウト
テーブルメモリ17とからti>成さhる0 トランス
ファーテーブルメモリ12、パラメーカテーブルメ七り
13.データメモリ14,キユーメモリ15およびグロ
セツプユニット16はこの順にパイプライン方式のバス
にリング状に像続きれている。パスインタフェース11
はインプットインタフェース111とアワトズットイン
タフェース112とから構成されている。 この様な構成で外部からの入力データはパスインタフェ
ース11からとりこまれ、トランスファテーブルメモl
) l 2をひ照し、データの矢の行き先アドレスとパ
ラメータテーブルメモリ13にアクセスするためのアド
レスを読み出し、後者のアドレスによりパラメータテー
ブルメモリ13を参照し、そこに貯えられた命令を読み
出し、データメモリ14へ送られるデータメモリ14で
は2項狐算の芹側のデータが釆た場合、もう−万のデー
タが米ろまでデータを貯えておく。次にデータが焔い、
漬4可能となると、データはキューメモリ15へ送うれ
、プロセッサユニット16に取りこまれる。プロセッサ
ユニット16では、単項演算、2項頂算を行い、先にト
ランスファーテーブルメモリ12より読み出したデータ
の次の行き先アドレスと共ニ、トランスファーテーブル
メモリ12゜あるいはアクドナープルメモ’J 17に
データを送る。トランスファーテーブルメモリ12はこ
のデータ行き先アドレスによ!、l参服さl圭、ざらに
次のデータ行き先アドレスとパラメータテーブルにアク
セスするだめのアドレス全訳み出し、同様の処理が行1
り九ろ0アクトテーブルメモリ17に送られたデータ#
研は、データの矢の行き元アドレスによりアワトチ−プ
ルメモリ17をtatk%し、外部出力される際に付け
られる外部行官先アドレスを繭み出し、こfLをデータ
に付加し、パスイ/り7エース11をdし、外部に出力
される○外部回路との入出力データには、モジュール七
号セットデータ、テングレートセットデータ。テングレ
ートリードデータ、データメモリセ、トデータ、データ
メモリリードアータ、リセットデータ、g効データ、辿
過データ、実行データ、エラーステータステータ、処理
データかめる。 モジュール弘゛号セットデータは、モジュール番号のみ
から石千成され、リセット時にイン7ツトインタフエー
ス111の内部にあるモジュール番号し乏スタにモジュ
ール歪号をセットするデータである。リセット時にセッ
トされた後に、次にりでット信号がアクティブとならな
い限り前記モジュール番号レジスタの内容に変更するφ
ばできない。 前記モジュール番号レジスタの内容はリセット後、処理
モジュール内部にとりこまれるデータのモジュール番号
と比奴するのに用いられる。 テングレートセットデータハ、トランスファーテーブル
メモリ12のアドレスとトランスファーテーブルメモリ
12への林きこみデータ1面、あるいはパラメータテー
ブルメモリ13のアドレスとパラメータテーブルメモリ
13へのすさ込みデータ値、あるいはアクトテーブルメ
モリ17のアドレスとアクトテーブルメモリ17への書
きこみデータ値とモンーール香号、及び上記3独のうち
どれかを示すフラグをもつ。テングレートセットデータ
は、トランス7アーアープルメモリ12とパラメータテ
ーブルメモリ13とアウトアーブルメエI+17へテン
7ツー1デー4÷セートート六ヘテンプレートデータは
処理の内容、生類を示すデータで必シ、通゛茗一連の処
理開始時に外部にあるホストプロセッサより本処理モジ
ュール内部す:tOちトランスファーテーブルメモリ1
2とパラメータテーブルメモリ13.アウトテーブルメ
モリ17に伝fsされる○ テングレートリードデータはモジュール番号・。 トランスファーテーブルメモリ12のアドレス。 パラメータテーブルメモリエ3のアドレスから構成され
る。テングレートリードデータはトランス7アーテーブ
ルメモリ12及びパラメータテーブルメモリ13及びア
ワトチ−プルメモリ17へセットしたテングレートデー
タをリードするためのものでるり、データのモジュール
番号にはアンズレートデータをリードしたいモジエール
のモジュール番号を入れる。ざらにテングレートリード
データはエラーが発生したノ易合のテングレートデータ
の内容チェックに用いることができ80テングレートリ
ードデータは、テングレートデータをシ゛Cみ出した後
、 Llみ出したデータ値を外部回路に出力するが、こ
のときのモジー一層番号は他のデータと区別するためV
C9定のモジュール番号(例えば1)におきかえられる
。 データメモリセットデータはモジュール番号。 データ値から+=a芒れる。データメモリセットデータ
はデータメモリ14にデータ値を香きこむだめのもので
ある。データメモリ141C−きこむときのアドレスは
、パラメータデープルメモリ13の内部でOつ・ら1ず
つシーケン7ャルに発生すれたものを用いる。 データメモリリードデータは、モジュール番号。 データメモリ14のアドレスからi&される。データメ
モリリードデータにデータの午にあるデータメモリ14
のアドレスでデータメモリ14をアクセスし、欣み出し
たデータ1直を外部面〆°もへ出力する。 リセ、トデータは、七ンユール市号のみから構成され、
ちラモジュール内部にエラー状態が発生後、こつ状態を
解除するだめのデータである。エラー状Q iC!i
、キューメモリ150オーバーフローエラーがある。こ
のエラーが発生すると、インプットインタフェース11
1て入力芒れろデータを処理モジュール円〆Lににとり
こ1ず、7)1グ(させる。ただし、リセ、トデーク=
・:イ77 、、 )イー・クツエース11])こ人力
されると、ニラーチ人玲か打除芒れ、これ」メH41!
!’j+iの73:全イー」tう09=Iトデータトデ
ニラー伏感のリセット以外:・こ;−処理上ジュールP
314jつイニ7ヤクイズの)六層をもち内部のカワン
灸のクリア、メモリのクリアを1丁な二1゜リセ、ドア
:夕(−rインノ′ットインタノエース111の内
部で国政する。 無効データに、パ仔足のモ/−−ル’nr号(β・1」
えば0)29人から・、t+;ン、ざn、この−r−夕
が処;1モジユール内あに入力ζ九てtインプラトイ/
メツエース111の内g((でTB匿する。 −A通データi/i、−〔Q’)ヲに片:ILろモジュ
ール苗号がり一!ット時に設定されるそジーール谷号レ
ジスタの内容と一双セず、かつ、舟効データでtく、か
つモジュール番号セラ!・ブーータでもないデータであ
り、タト部回路から入力されたデータがそのまフィング
ツトインメツエース111全通り、アクトグツトインタ
フェース+12をわ過し、外部回路へ出力でれる。 英行データはモジー−ル拒号、トランス2アーテーブル
メ七り12のアドレス、コントロールビット、符号ビ5
.ト、データ値から構成される。コンドロールビ、トに
グロてツブユニ、ト16Tの演′A、結果が指定でれた
条件に一致した場合にセットされる。コントロールビッ
トがたつているデータは、プロセッサ二二、ト16で、
分流の命令が指定さすると、トランスファーテーブルメ
モリ12のアドレスが変更され、コントロールビットが
たっていないデータとは別の処理が英行でれる。 分流の命令が指定されない場合には処理の変更は生じな
いので、コントロールビットは通常分流の命令とペアで
用いられる。分流の命令は演算結果により処理の流れを
7更したいときに用いられる。 エラーステータスデータはモジー一層番号とニラ−ステ
ータスとから構成てれる。エラーステーリ15のオーパ
ーンローエン−が軸先−r’y、>ト、エラーの発生し
たことを外部回おへ知らゼる2こめのデータて8る0ニ
ラーステータステーメに含まれるモジュール世号は、エ
ラーか琵住した七シェール同部にセットざ!したモジュ
ール會号レジスタの内容が読λ出されたものである。 処理データは、モジュール育ち゛、トランスファーチー
フルメモリ12のアドレス、コントロールビ、ト、符号
ビット、データ値から65fぼれる。 処理データ(−トランスファーテーブルメモリ12゜パ
ラメータデープルメモリ13 kii!@し、その結果
、出力命令であるとさ、アウトテーブルメモリ17参照
によるアドレスを付けて外部回路へ出力される。 以下ではバイグライン力式のバスにおけるデータの流れ
について詳述する。 実行データはモジュール蕾号、トランスファーテーブル
メモリ12のアドレス、コントロールビット、符号ピッ
ト、データ値から構Fiてれ、外部IE !:i禍、ム
インブ−1にイ・)々7−−フ11に4ト1パイズライ
ン方式のリング状パス内部にとりこまれ、トランスファ
ーテーブルメモリ12へ込られる。外部回路から処理モ
ジー−ルへの入力が可能であるためには、プロセッサユ
ニット16が出力中でなく、かつキエーメモ’J 15
に貯えられているデータ数が一定量(例えば16データ
)以下であり、入力データに含1れているモジュール番
号が、リセット時にとりこまれたモジー−ル番号レジス
タの内容と一致していることが8喪である。 外部回路からインプットインタフェースlllIC入力
されたデータは、インプットインタフェース111の内
部でユースビットを付770すれて、トランスファーテ
ーブルメモリ12へ送られる。 トランスファーテーブルメモリ12はイングツトインタ
フェース111またにプロセッサユニット16からのデ
ータを入力する。トランスファーテーブルメモリ12へ
入力するデータは、データ値とトランス7アーテーブル
メモリ12のアドレスと、ユースフラグとテンプレート
フラグとから構成されている。ユースフラグはデータが
有効か無効かを示すフラグであり、トランス7アーテー
ブルメモ1,112ではプロセッサユニット16からの
出力データとイングツトインタフェース111からの出
力データとのユースフラグ分詞べてユースフラグが”
1″の値をとる刀のデータをとりこむ0 両刀共ユースフラグが1”の値をもつ場合にはプロセッ
サユニット16からの出力データを針先的にとりこむ。 両刀共ニースフラグが′0″の値をもつ場合は、無効デ
ータとなる。この無効データはトランスファーテーブル
メモリ12を通過し、パラメータテーブルメモリ13.
データメモリ14を進通し。 キューメモリ150手前で消滅する。 トランスファーテーブルメモリ12ではユースフラグが
1′″であり、テンフレートフラグが′0#であれば通
常の処理データであるとみなし、トランスファーテーブ
ルメモリ12のアドレスでトランス7アーテーブルメモ
リ12をアクセスし、読み出したデータをパラメータテ
ーブルメモリ13Vc送ろ。ユース7ラグが112であ
りテングレートフラグが11”である場合にはコントロ
ールビットによりトランスファーテーブルメモリ12へ
のデータの書き込み、読み出しを行う。トランス7アー
テーブルメモリ12内にかきこまれるデータハ、トラン
スファーテーブルメモリ12を参照後の処理の区別をす
る情報とプロセッサユニット16’T”のデータ処理後
次のトランスファーテーブルメモl) 126るいはア
ウトテーブルメモリ17を参照するときのアドレスと、
パラメータテーブルメモリ13を参照するときのアドレ
スと、パラメータテーブルメモリ13に送られるデータ
が2つベアになって動作する場合にその各々を区別する
ための情報とからなる。 パラメータテーブルメモリ13は、トランスファーテー
ブルメモl) 12からLEみ出したデータの中にある
パラメータテーブルメモリ13のアドレスによって参照
される。パラメータテーブルメモ!713には主に命令
のコードが貯えてあり、データが2つベアになって動作
する場合にそれらのデータ交換をコントロールする情報
、出力データ数。 外部回路へ出ていくデータにつけるモジュール番号、プ
ロセッサユニットユ6での処理内容を指示するコード情
報、データメモリ14の読み出し。 書き込み、データの2項キー−制御6に、景制御等の状
態管理を行うだめの情報が入っている。パラメータテー
ブルメモリ13へのデータの省き込みはテングレートフ
ラグがたっているときに行なわれ、通常の処理の間は、
その内容が変化しないパーマネットな情報と、データメ
モリ14のアドレス情報のテンポラリな情報とに分けで
ある。パラメータテーブルメモリ13は、トランス7ア
ーテーブルメモリエ2からユースフラグ、テングレート
フラグ、コントロールビット、命令コード、データ交換
信号を入力し、データメモリ14へ、書き込みエネーブ
ル信号を出力する。 データメモリ14は2項演算(2杓胡のデータを入力と
する演算)のデータが両刀共にそろうまで、先に副層し
たデータの刀を一時待たせておくためのキュー、定叙演
算のための定数、ルックアラグ用のテーブル、伏!原晶
移処理用の苛移テーブル、入用カデータの格納Pこ用い
られる。データメモリ14の筈き込み工不−フ゛ル1ご
号はパラメータテーブルメモリ13から入力する。2項
演p、命令が指定され、両刀のデータがそろうとパラメ
ータテーブルメモリ13からの入力データとデータメモ
リ14からのとみ出しデータとを同時にキューメモリ1
5に出力する。 キューメモリ15はデータキュー。ジェネレータキュー
により構成される。 データキー−はプロセッサユニ、ト16の出力データ8
が代数である場合や、インク、トインターフェース11
1かもデータを入力する場合、プロセッサユニット16
がビジーとなシデータを入力できなくなるのでデータを
一時保持しておくためのメモリである。 ジェネレータキー−は数籠発生を行うだめの起動データ
、データ発生数、コントロール情報をデータメモリから
入力し、プロセッサユニット16へ、データキューの窒
さが心る一定値(本例ではデータキューの牛分)以上あ
るか否かの情報をみて出力する。 プロセッサユニット16はJJ術6?算、論告θくη。 /フト、比(、ビット反転、ズライ第1ノアイエンコー
ディング1分b1い数1直発生、コピーの七4h己をも
つ演算回[LS’″′Cある。 ビット反転は入力データ値のビット位置を反転したもの
を出力データ値とする処理である。 ブライオリティエンコーディングは入力データ値の各ビ
ットの値をズライオリティの局い万のビットから低い刀
のビットまで順にしらべて、初めてビット値が”1”の
値をとるビットが出現したら、七のビット位置t2進想
数裟示して出力データ値とする処理である。 分流ハコントロールビットをみて、その値が0#であれ
ば入力されたデータの中のトランスファテーブルメモリ
12のアドレスを七の1ま出力データの千のトランスフ
ァーテーブルメモリ12のアドレスとして出力し、コン
トロールビットの値が1″であれば、入力されたデータ
の甲のトランスファーテーブルメモリ12のアドレスに
1を加えたものを出力データの千のトランスファーテー
ブルメモリ12のアドレスとしてHt5力する処理であ
る。 数イ直発生は、入力デー、夕の千のデータ値と発生個・
数とIZ分qとをみて、入力データの中のデータ値に;
“5号泣を]2個数分だけ1ion iτ刀口えていき
1発生個数分だけの出力データ?発生する処理でちる。 この機能はぐりかえしのある処理を行う場合や。 メモリのアト°レスを発生させるぞる合((用いられろ
Qこのとき出力データの甲のトランスファーテーブルメ
モリ12のアドレスは変化せず、入力データの’Pv′
cるるトランスファーテーブルメモリ12のアドレスを
そのまま出力する。 コピーは、入力データの甲のデータ1直ト、コピー回a
をみて、入力データの甲のデータ値をそのまま出力デー
タの田のデータ1直;(コピー回数分だけコピーして出
力する処理である。このとき出力データの中にあるトラ
ンスファーテーブルメモリ12のアドレスは入力データ
のCPにおるトランスファーテーブルメモリ12のアド
レス)・ζ出力の1機で1ずつ力ロユ6れ1cイ面とな
る。 ズロ℃ツTユニ、1・1hへの入カン゛−9’)Il、
hlつlた1′I:2つでり9.出力データの数に1か
むフエ6フで指定できる。入力データの、;か】つの工
;フせの処理を、馴填演其といい、大力データのαが2
つの場合の処理τ2騙69算という。−狽T4五〇ら甘
は入力データの数が1っであるV)で待ち合でで行う8
按にないが2項仄紮の場合は2つのデータがそろうまて
6i屓が笑行てさないので先洗主1」宿したデーfをデ
ーモノ七すI4の中の2項そニーに保存しておき、待ち
合ぜを?]って、仮にi」九したデータがきたときにデ
ータメモリの甲の2項キューからよみ出したデータと一
細にしてキューメモリ15を通して70セツTユニツト
16でのび1番を囲始する0すなわち、2JjJ頂算に
対しては1−タフ0一万式の興行FG’J@Jを行りて
いる0呂力データ数が2以上のときにな、出力tしでい
る出」ビジーフラグt=て、キューメモリ15か5の入
力を禁止する。 プロセッサユニット16に13・−5・込埋後、プロセ
ッサユニ、トl Gの入力ヂータ甲((ト)る仄り行先
アドレクE二’L !’ y 1ランスンアー7−ン
゛ルメ七り12、シ・ズ】いにアワ)ブーフル7・七り
11にデータを出力する。こ○りr)アドレス甲范上位
ビ、トド、トラン7フアーテーフルノモリ12へ送るが
、アウトアーブルメ(−リ17 i’c QS ”Jが
のフラグとして扱う○ アウトチーフルメモリ17の入力1−夕はトランスファ
ーチーフルメモリ12の入力と巨]保で、アウトチーフ
ルメモリ17つアドレスとコントロールビット、汀啼ビ
、トデータ値から宿1ノえされる。 アウトテーブルメモIJ l 7、−に外部出力する隊
にげされろモジュール毎号、アドレスがそれぞれ2つと
、にi力テデーr;’ 2 :JJ1ノコデータかを示
アフラグが貯えられている。2出力の−ろ甘、そ7″L
それのモジエール、、、:弓とアドレス〃・−L、l出
力、男2出力としてデータに1・すさitl アットグ
ツトインクフェース112:て出力ざバ乙。 アクトグツトインタフェース112ば、アワトチ−プル
メモリ】7より受けたデータを、外部回路に出力する。 この嘘、インプットインタフェース111に入力され、
辿過データとしてヤj断されたデータとぶつかった場合
には迫過データをヒ先とする。 以上のよ)に本夫廁例ではアウトテーブルメモリを備え
外部出力するデータに対する処理を内部のデータ自身に
対する処理とけ別に行なわせデータ処理を行う内部各部
を翁効に用いている0(発明の効果) 本発明にはアウトテーブルメモリを倫えて外部出力のデ
ータに対するモジュール企号、アドレス等の付加の叩き
処理を内部データ自身に対する処理とは別に行なうこと
により外部出力データが占有していた各部のバイクライ
ンサイクルを他のデータ処理サイクルに使用でき、甘た
外部からの入力データのJI2v込みも向上し装置の処
理速度を大幅に向上できるという効果があろ0
第1図に7:モ明の一実コレリを示すブロック図、第2
図は促釆のデータフロー処理装置のブロック図である。 11.21 ・・・バスインタフェース、12゜22
・・・・・トランスファーテーブルメモ!、1.13゜
23−・・・パラメータテーブルメモリ% 14.24
゛・・・データメモリ、15.25・・・・・キューメ
モ1ハ112−・−アクトグツトインタフェース。 /1+′ 代理人 弁理士 内 原 2 ′ 目 、
I
図は促釆のデータフロー処理装置のブロック図である。 11.21 ・・・バスインタフェース、12゜22
・・・・・トランスファーテーブルメモ!、1.13゜
23−・・・パラメータテーブルメモリ% 14.24
゛・・・データメモリ、15.25・・・・・キューメ
モ1ハ112−・−アクトグツトインタフェース。 /1+′ 代理人 弁理士 内 原 2 ′ 目 、
I
Claims (1)
- 【特許請求の範囲】 データの行き先アドレスを貯えておくトランスファーテ
ーブルメモリと、 前記アドレスでアクセスされ命令を貯えておくパラメー
タテーブルメモリと、 2項演算の片側の入力データを一時貯えておくデータメ
モリと、 前記データメモリからのデータの待ち合せを行うキュー
メモリと、 出力データの行き先アドレスを貯えたアウトテーブルメ
モリと、 前記キューメモリ出力に対し2項演算または単項演算を
行い前記トランスファーテーブルメモリあるいは前記ア
ウトテーブルメモリへ出力するプロセッサユニットと、 前記トランスファテーブルメモリと前記パラメータテー
ブルメモリと前記データメモリと前記キューメモリと前
記プロセッサユニットとを接続するリング状のパイプラ
インバスと、 前記パイプラインバスと外部バスとの間のデータの入出
力を制御するバスインタフェースとを備え、初期設定時
に前記パラメタテーブルメモリに任意に設定された命令
に従って前記プロセッサユニットを動作させることを特
徴とするデータフロー処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20093684A JPS6177934A (ja) | 1984-09-26 | 1984-09-26 | デ−タフロ−処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20093684A JPS6177934A (ja) | 1984-09-26 | 1984-09-26 | デ−タフロ−処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6177934A true JPS6177934A (ja) | 1986-04-21 |
Family
ID=16432755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20093684A Pending JPS6177934A (ja) | 1984-09-26 | 1984-09-26 | デ−タフロ−処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6177934A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0673838U (ja) * | 1993-03-26 | 1994-10-18 | 株式会社名機製作所 | 押しボタンスイッチ構造 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58103037A (ja) * | 1981-12-14 | 1983-06-18 | Nec Corp | キユ−メモリ装置 |
JPS58165153A (ja) * | 1982-03-24 | 1983-09-30 | Fujitsu Ltd | デ−タ処理装置 |
-
1984
- 1984-09-26 JP JP20093684A patent/JPS6177934A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58103037A (ja) * | 1981-12-14 | 1983-06-18 | Nec Corp | キユ−メモリ装置 |
JPS58165153A (ja) * | 1982-03-24 | 1983-09-30 | Fujitsu Ltd | デ−タ処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0673838U (ja) * | 1993-03-26 | 1994-10-18 | 株式会社名機製作所 | 押しボタンスイッチ構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61107596A (ja) | 連想記憶装置 | |
JPS6177934A (ja) | デ−タフロ−処理装置 | |
JPS5953964A (ja) | 並列画像プロセツサ | |
US3266022A (en) | Computer addressing system | |
JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
Karfhage | Logic for the computer sciences | |
GB2225138A (en) | Knowledge processing system | |
JPS6045862A (ja) | 共有メモリ装置 | |
JPH025186A (ja) | データ転送装置 | |
JPH0455962A (ja) | メモリカード | |
JPS6143346A (ja) | デ−タフロ−処理装置 | |
JPH0721760B2 (ja) | ディジタル演算回路 | |
JPH04102920A (ja) | 情報処理装置 | |
JPH02212952A (ja) | メモリアクセス制御方式 | |
JPS6177935A (ja) | デ−タフロ−処理装置 | |
SU637869A1 (ru) | Посто нное запоминающее устройсство | |
JPS5979361A (ja) | 命令制御装置の制御方式 | |
JPS60128529A (ja) | マ−ジ処理器 | |
Stachniak | The MIL MF7114 microprocessor | |
JPS62232797A (ja) | 記憶装置 | |
US20050262320A1 (en) | Register unit | |
JPS63204442A (ja) | メモリ・シミユレ−シヨン機構をもつ論理シミユレ−シヨン専用プロセツサ | |
JPS62111364A (ja) | 画像デ−タ回転装置 | |
JPS61133452A (ja) | テ−ブルアドレス変換回路 | |
JPS6072071A (ja) | ベクトル処理装置 |