JPS6172459A - 局内デ−タ伝送正常性確認方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル交換機の分配段と、保守装置等の
付帯系装置との間で局内データを伝送するシステムに於
いて、その局内データ伝送の正常性を確認して信頼性を
向上し、且つ障害発生時に、伝送路インタフェース回路
と伝送路との切り分けを可能とした局内データ伝送正常
性確認方式に関するものである。

〔従来の技術〕

ディジタル交換機に於いては、中央制御装置やそれによ
って制御されるディジタル・ネットワーク等から離れた
位置のオペレータルーム等に、保守装置等の付帯系装置
を配置し、この付帯系装置とディジタル交換機の分配段
との間をＰＣＭ伝送路で接続し、保守データ等の局内デ
ータを伝送するものである。この場合、ＰＣＭ伝送路は
数百メートルの長さとなる場合が多いものである。

〔発明が解決しようとする問題点〕

保守装置等の付帯系装置と、ディジタル交換機の分配段
との間のデータ伝送に於いては、分配段側で状態監視を
行っているだけであるから、障害発生を検出することが
できるが、伝送路の障害であるか又は伝送路インタフェ
ース回路の障害であるかを切り分けることができないも
のであった。

このような付帯系装置は、ディジタル交換機に対するマ
ンマシンインタフェースを構成するものであり、障害個
所を迅速に復旧させることが望ましいことになる。しか
し、前述のように、障害個所を切り分けて検出すること
ができないので、障害の迅速な復旧ができない欠点があ
った。

本発明は、前述の従来の欠点を改善することを目的とす
るものである。

〔問題点を解決するための手段〕

本発明の局内データ伝送正常性確認方式は、ディジタル
交換機の分配段と付帯系装置とのそれぞれ伝送路インタ
フェース回路を伝送路で接続して、局内データを伝送す
るシステムに於いて、前記伝送路インタフェース回路に
、折返回路と、各部を制御するマイクロプロセッサとを
設け、伝送路′　　　　　　を介して接続された一方の
伝送路インタフェース回路のマイクロプロセッサの制御
によって特定タイムスロットに監視情報を挿入して伝送
路に送出し、他方の伝送路インタフェース回路で受信抽
出した前記監視情報の正常性をマイクロプロセッサによ
り確認し、且つ前記ディジタル交換機又は前記付帯系装
置からの指令により前記折返回路を起動して、折返試験
を行うものである。

〔作用〕

特定のタイムスロットに監視情報を挿入して送出し、そ
の特定タイムスロットの監視情報を抽出してその正常性
を監視することにより、伝送路インタフェース回路及び
伝送路の正常性を確認することができ、又折返回路を起
動して試験データを折返すことにより伝送路の正常性を
確認することができる。

〔実施例〕

以下図面を参照して、本発明の実施例について詳細に説
明する。

第１図は本発明の実施例の要部ブロック図であり、１は
ディジタル交換機の分配段、２．４はインタフェース部
（ＩＮＦ）　、３．５はマイクロプロセッサ（ＭＰＵ）
、６は保守装置等の付帯系装置、７は伝送路である。イ
ンタフェース部２，４には後述の折返回路が設けられて
いるものであり、このインタフェース部２．４はマイク
ロプロセッサ３，５により制御されて、特定タイムスロ
ットに監視情報を挿入して送出し、又その特定タイムス
ロットから監視情報を抽出してその正常性を確認するも
のである。

ディジタル交換機の分配段１からの局内データは、イン
タフェース部２を介して伝送路７に送出され、インタフ
ェース部４により受信されて付帯系装置６に受信データ
が転送される。又付帯系装置６からの局内データは、イ
ンタフェース部４を介して伝送路７に送出され、インタ
フェース部２により受信されて分配段１に転送される。

又分配段１からの指令によりインタフェース部４で折返
回路を形成し、マイクロプロセッサ３の制御等により試
験データを伝送路７に送出すると、インタフェース部４
の折返回路で折返されるので、送信試験データと受信試
験データとの照合により伝送路７の正常性を確認するこ
とができる。

又付帯系装置６からの指令によりインタフェース部２で
折返回路を形成して、マイクロプロセッサ５の制御等に
より試験データを伝送路７に送出すると、インタフェー
ス部２の折返回路で折返されるから、伝送路７の正常性
を確認することができる。

又インタフェース部２の折返回路により分配段１からの
試験データを折返すことにより、インタフェース部２の
正常性を伝送路７と切り離して確認することができる。

同様にインタフェース部４の折返回路により付帯系装置
６からの試験データを折返すことによって、インタフェ
ース部４の正常性を伝送路７と切り離して確認すること
ができる。

第２図は本発明の実施例の伝送路インタフェース回路の
ブロック図であり、１１．１９はドロッパ（ＤＲ）　、
１２．２０はインサータ（Ｉｓ）、１３．２１は受信信
号メモリ　（Ｒ３Ｍ）　、ｌ　４゜２２は送信信号メモ
リ　（ＳＳＭ）　、１５はマイクロプロセッサ（ＭＰＵ
）　、１６はリンクインタフェース回路、１７．１８は
折返回路、２３は分配段又は付帯系装置を示す装置側、
２４は伝送路である。

ドロッパ１１．１９及びインサータ１２，２０による特
定タイムスロットの抽出及び挿入は、伝送データと同期
をとったタイムスロ・ノドカウンタ等により、その特定
タイムスロット位置を識別して行うことが可能であり、
ディジタル交換システム等に於いて良く知られた技術で
ある。又折返回路１７．１８は、リンクインタフェース
回路１６からの制御信号により動作して、折返回路１７
では、伝送路２４を介して受信したデータを折返すこと
になり、折返回路１日では、装置側２３からリンクイン
タフェース回路Ｉ６を介して送出されるデータを折返す
ことになる。

伝送路２４を介して接続された一方の伝送路インタフェ
ース回路に於いては、マイクロプロセ。

′　　　　　サ１５によ−て形成した監視情報、例えば
、２ビツト構成で“１０′の監視情報を送信信号メモリ
１４に書込み、その監視情報を読出してインサータ１２
に加えて、インサータ１２により監視情報を特定タイム
スロットに挿入し、リンクインタフェース回路１６及び
折返回路１７を介して伝送路２４に送出する。

他方の伝送路インタフェース回路に於いては、折返回路
１８とリンクインタフェース回路１６とを介してドロッ
パ１９に加えられ、このドロッパ１９により特定タイム
スロットが抽出されて受信信号メモリ２１に書込まれる
。この受信信号メモＩＪ　２１はマイクロプロセッサ１
５により所定の周期で読取られるものであり、監視情報
がマイクロプロセッサ１５により読取られて、予め定め
たパターンであるか否か判別されて、正常性の確認が行
われる。

又この他方の伝送路インタフェース回路から前述の一方
の伝送路インタフェース回路に対しても、前述と同様に
監視情報を特定タイムスロットに挿入して送出し、一方
の伝送路インタフェース回路に於けるマイクロプロセッ
サ１５により監視情報の正常性の確認が行われる。

前述の監視情報は、常時特定タイムスロットに挿入して
伝送することも可能であるが、任意周期成いは障害発生
時に於ける障害切り分けの為に伝送することもできる。

又装置側２３から所定のタイムスロットにより折返制御
信号を送出すると、ドロッパ１１でその折返制御信号が
抽出されて受信信号メモリ１３に書込まれる。この受信
信号メモリ１３もマイクロプロセッサ１５により所定の
周期で読取られるものであり、マイクロプロセッサ１５
がこの折返制御信号を読取って自伝送路インタフェース
回路の折返指令であるか、相手伝送路インタフェース回
路の折返指令であるかを判別し、自伝送路インタフェー
ス回路の折返しが指令されたことを判別した時は、マイ
クロプロセッサ１５は送信信号メモリ１４に自伝送路イ
ンタフェース回路の折返制御信号を書込み、インサータ
１２により所定のタイムスロットにその折返制御信号を
挿入する。

リンクインタフェース回路１６は、その折返制御信号を
判別して折返回路１８を起動する。それによって、リン
クインタフェース回路１６の出力端子と入力端子との間
が折返回路工８を介して接続されることになり、装置側
２３からのデータが折返されることになるから、装置側
２３では送出データと折返データとを照合することによ
り、伝送路インタフェース回路内の動作の正常性を確認
することができる。

又装置側２３から相手伝送路インタフェース回路の折返
指令を送出し、マイクロプロセッサ１５が相手伝送路イ
ンタフェース回路の折返指令であることを判別すると、
送信信号メモリ１４に相手伝送路インタフェース回路の
折返制御信号を書込み、インサータ１２により所定のタ
イムスロットにその折返制御信号を挿入する。

リンクインタフェース回路１６は、その折返制御信号が
相手伝送路インタフェース回路の折返しを指令したもの
であることを判別すると、伝送路２４に送出する。

相手伝送路インタフェース回路に於いては、伝送路２４
を介して受信した折返制御信号が、折返回路１８とリン
クインタフェース回路１６とを介してドロッパ１９に加
えられ、所定のタイムスロットがドロッパ１９により抽
出されて受信信号メモリ２１に書込まれる。この受信信
号メモリ２１はマイクロプロセッサ１５により所定の周
期で読取られるから、受信抽出した折返制御信号が読取
られ、マイクロプロセッサ１５は伝送路側の折返しを制
御する制御信号を送信信号メモリ１４に書込み、インサ
ータ１２により所定のタイムスロットにその制御信号を
挿入する。

リンクインタフェース回路１６は所定のタイムスロット
の制御信号を判別して、折返回路１７を起動する。それ
によって、伝送路２４は折返回路１７により折返接続さ
れることになり、例えば、一方の伝送路インタフェース
回路から送出したデータは、他方の伝送路インタフェー
ス回路の折返回路１７を介して折返されることになり、
一方の□１　　　　　伝送路インタフェース回路を介し
て接続された装置に於いて、送出試験データと受信試験
データとを照合して、自伝送路インタフェース回路を含
む伝送路の正常性を確認することができる。

前述の折返回路１７．１８を起動して折返試験を行うこ
とにより、伝送路インタフェース回路と伝送路との何れ
の障害であるかを切り分けることができるものであり、
障害発生時に障害個所を迅速に検出して、回復させるこ
とが可能となる。

〔発明の効果〕

以上説明したように、本発明は、ディジタル交換機の分
配段１と付帯系装置６との間を伝送路インタフェース回
路を介して伝送路７で接続して、局内データを伝送する
システムに於いて、一方の伝送路インタフェース回路に
於けるマイクロプロセッサ１５の制御により特定タイム
スロットに監視情報を挿入して送出し、他方の伝送路イ
ンタフェース回路に於けるマイクロプロセッサ１５によ
り受信抽出した監視情報の正常性を確認し、又伝送路イ
ンタフェース回路に設けた折返回路を起動して折返試験
を行うものである。従って、監視情報により常時伝送路
の監視を行うことも可能であり、又折返試験により伝送
路インタフェース回路と伝送路とを切り分けて試験を行
うことができるので、障害発生個所を迅速に判別するこ
とが可能となる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は本発明
の実施例の伝送路インタフェース回路のブロック図であ
る。 ｌは分配段、２，４はインタフェース部（ＩＮＦ）、３
．５はマイクロプロセッサ（ＭＰＵ）、６は付帯系装置
、７は伝送路、１１．１９はドロッパ（ＤＲ）　、１２
．２０はインサータ（Ｉ　Ｓ）、１３．２１は受信信号
メモリ　（Ｒ３Ｍ）　、１４．２２は送信信号メモリ　
（ＳＳＭ）　、１５はマイクロプロセッサ（ＭＰＵ）　
、１６はリンクインタフェース回路、１７．１８は折返
回路、２３は分配段又は付帯系装置を示す装置側、２４
は伝送路である。 第２図

Claims (1)

【特許請求の範囲】
1. ディジタル交換機の分配段と付帯系装置とのそれぞれ伝
   送路インタフェース回路を伝送路で接続して、局内デー
   タを伝送するシステムに於いて、前記伝送路インタフェ
   ース回路に、折返回路と、各部を制御するマイクロプロ
   セッサとを設け、一方の伝送路インタフェース回路のマ
   イクロプロセッサの制御により特定タイムスロットに監
   視情報を挿入して前記伝送路に送出し、他方の伝送路イ
   ンタフェース回路で受信抽出した前記監視情報の正常性
   をマイクロプロセッサにより確認し、且つ前記ディジタ
   ル交換機又は前記付帯系装置からの指令により前記折返
   回路を起動して、折返試験を行うことを特徴とする局内
   データ伝送正常性確認方式。