JPS6162957A - 通信制御方式 - Google Patents
通信制御方式Info
- Publication number
- JPS6162957A JPS6162957A JP59185188A JP18518884A JPS6162957A JP S6162957 A JPS6162957 A JP S6162957A JP 59185188 A JP59185188 A JP 59185188A JP 18518884 A JP18518884 A JP 18518884A JP S6162957 A JPS6162957 A JP S6162957A
- Authority
- JP
- Japan
- Prior art keywords
- data table
- communication control
- data
- control
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、通信制御方式に関し、特に通信制御手順が変
更可能、かつ、通信速度が高速可能な通信制御方式に関
するものである。
更可能、かつ、通信速度が高速可能な通信制御方式に関
するものである。
従来の通信制御方式を説明するための半導体通信制御装
置の構成図を、第２図、第３図に示す。
置の構成図を、第２図、第３図に示す。
第２図において、１は半導体通信制御装置（通信制御用
ＬＳＴ）、２は受信制御回路、３は送信制御回路、４は
制御回路、５は内部メモリ（１り○Ｍ；リードオンメモ
リ）、６は」−位ブロセソサ、７は受信回線、８は送信
回線、９は上位プロセッサ６からの制御回線である。
ＬＳＴ）、２は受信制御回路、３は送信制御回路、４は
制御回路、５は内部メモリ（１り○Ｍ；リードオンメモ
リ）、６は」−位ブロセソサ、７は受信回線、８は送信
回線、９は上位プロセッサ６からの制御回線である。
半導体通信制御装置１は、−１−位プロセソサ６からの
命令に基づき動作する。」−位プロセノサ６か１〉〕の
起動後は、半導体通信制御装置Ｉは、データ受信時には
受信制御回路２で受信したデータをもどｌ；内部メモリ
５に格納されている通信制御］１順規定データの内容に
従って制御回路４の制御のもとて通信制御１′Ｘ順処理
を実現し、処理終了後上位プロセノリ（５に報告する。
命令に基づき動作する。」−位プロセノサ６か１〉〕の
起動後は、半導体通信制御装置Ｉは、データ受信時には
受信制御回路２で受信したデータをもどｌ；内部メモリ
５に格納されている通信制御］１順規定データの内容に
従って制御回路４の制御のもとて通信制御１′Ｘ順処理
を実現し、処理終了後上位プロセノリ（５に報告する。
データ送信時についても同様に、１１位プロセッサ６が
らの命令に従い、内部メモリ１３の内容に従って制御回
路４の制御のもどで送イ１０１１す御回路３に介してデ
ータを送４Ｈする。
らの命令に従い、内部メモリ１３の内容に従って制御回
路４の制御のもどで送イ１０１１す御回路３に介してデ
ータを送４Ｈする。
また、第゛３図は、第２図で内部メモリ５に格納されて
いた通（Ｆｊ制御手順規定データを、外部メモリ１０に
格納する場合であって、半導体通信制御装置１に外部メ
モリ１ｏを接続し、その中に伝送制御Ｉ−順規定デ・−
夕を格納する。この場合にも。
いた通（Ｆｊ制御手順規定データを、外部メモリ１０に
格納する場合であって、半導体通信制御装置１に外部メ
モリ１ｏを接続し、その中に伝送制御Ｉ−順規定デ・−
夕を格納する。この場合にも。
第２図と同様の動作を行う。
第２図の構成では、半導体通信制御装Ｆｉｌ内の内部メ
モリＦｉ（ＲＯＭ）の内容で通信制御手順処理を規定す
るため、通信制御手順の変更等に柔軟に対処出来ない欠
点がある。また、第３図に示すように、通ず目制御手順
規定データを半導体通信制御装置１の外部メモリ１０内
に設置する構成を採ると、通信制御手順の変更等には柔
軟に対処可能となるが、外部メモリアクセスを行うため
のアクセスタイムの制約から制御回路４の処理速度が制
限され、高速の通信制御手順処理には第３図の構成をと
る半導体通信制御装置１を適用出来ない欠点がある。
モリＦｉ（ＲＯＭ）の内容で通信制御手順処理を規定す
るため、通信制御手順の変更等に柔軟に対処出来ない欠
点がある。また、第３図に示すように、通ず目制御手順
規定データを半導体通信制御装置１の外部メモリ１０内
に設置する構成を採ると、通信制御手順の変更等には柔
軟に対処可能となるが、外部メモリアクセスを行うため
のアクセスタイムの制約から制御回路４の処理速度が制
限され、高速の通信制御手順処理には第３図の構成をと
る半導体通信制御装置１を適用出来ない欠点がある。
本発明の目的は、こ扛らの欠点を解決するため、通信制
御手順の変更に対する融通性を持ち、高速の通信速度を
満足する通ずｎ制御方式を提供することにある。
御手順の変更に対する融通性を持ち、高速の通信速度を
満足する通ずｎ制御方式を提供することにある。
上記目的を達成するために、本発明では、半導体通信制
御装置において、該装置外部には通信制御手順を規定す
るデータを格納するデータテーブルを持つ外部メモリを
持ち、該装置内部には伝送制御手順規定データを格納す
る高速アクセス可能なデータテーブル、およびデータテ
ーブルの制御情報を格納しているデータテーブル制御レ
ジスタを有し、事前に前記外部メモリ内のデータテーブ
ルに通信制御手順規定データを格納しておき、初期設定
時点または特定の状態に遷移した時点で即時性を要求さ
れる処理で用いる通信制御手順規定データを、Ｍｉｌ記
外部メモリ内のデータテーブルから高速アクセス「１［
能な＋’＋ｉｒ記半導体通信制御装置内のデータテーブ
ルに取り込み、通信制御手順規定データを用いる処理の
発生時点には、前記データテーブル制御レジスタの内容
にもとづいて、即時４′１が要求される処理の場合には
前記半導体通信制御装置内のデータテーブルをもとに制
御を実行し、上記以外の処理の場合には前記外部メモリ
内のデータテーブルをもどに制御を実行することに特徴
かある。２ 〔発明の実施例〕 以１・、本発明の実施例に図面により説明する。
御装置において、該装置外部には通信制御手順を規定す
るデータを格納するデータテーブルを持つ外部メモリを
持ち、該装置内部には伝送制御手順規定データを格納す
る高速アクセス可能なデータテーブル、およびデータテ
ーブルの制御情報を格納しているデータテーブル制御レ
ジスタを有し、事前に前記外部メモリ内のデータテーブ
ルに通信制御手順規定データを格納しておき、初期設定
時点または特定の状態に遷移した時点で即時性を要求さ
れる処理で用いる通信制御手順規定データを、Ｍｉｌ記
外部メモリ内のデータテーブルから高速アクセス「１［
能な＋’＋ｉｒ記半導体通信制御装置内のデータテーブ
ルに取り込み、通信制御手順規定データを用いる処理の
発生時点には、前記データテーブル制御レジスタの内容
にもとづいて、即時４′１が要求される処理の場合には
前記半導体通信制御装置内のデータテーブルをもとに制
御を実行し、上記以外の処理の場合には前記外部メモリ
内のデータテーブルをもどに制御を実行することに特徴
かある。２ 〔発明の実施例〕 以１・、本発明の実施例に図面により説明する。
第１図は、本発明の−・実施例を示す通信制御手順を説
明するための半導体通信制御装置構成図である３、 第１図において、１は半導体通信制御装置、２〜５− ＝４− は受信制御回路、３は送信制御回路、４は制御回路、６
は」三位プロセッサ、７は受信回線、８は送信回線、９
は」−位プロセノサ６からの制御回線、１０は外部メモ
リ、１１は内部メモリ（Ｒ，ＡＭ：ランダムアクセスメ
モリ）、１２はデータテーブル制御レジスタ、１３は半
導体通信制御装置内のデータテーブル、１４は外部メモ
リ内のデータテーブルである。
明するための半導体通信制御装置構成図である３、 第１図において、１は半導体通信制御装置、２〜５− ＝４− は受信制御回路、３は送信制御回路、４は制御回路、６
は」三位プロセッサ、７は受信回線、８は送信回線、９
は」−位プロセノサ６からの制御回線、１０は外部メモ
リ、１１は内部メモリ（Ｒ，ＡＭ：ランダムアクセスメ
モリ）、１２はデータテーブル制御レジスタ、１３は半
導体通信制御装置内のデータテーブル、１４は外部メモ
リ内のデータテーブルである。
外部メモリ内のデータテーブル１４には、通信制御手順
規定データを事前に設定しておき、初期設定あるいは特
定の状態に遷移した時点に、即時性を要求される処理で
用いる通信制御手順規定データを、外部メモリ内のデー
タテーブル１４から半導体通信制御装置内のデータテー
ブル１３に転送する。このことにより、外部メモリ１０
の内容修正により、容易に通信制御手順を変更できる。
規定データを事前に設定しておき、初期設定あるいは特
定の状態に遷移した時点に、即時性を要求される処理で
用いる通信制御手順規定データを、外部メモリ内のデー
タテーブル１４から半導体通信制御装置内のデータテー
ブル１３に転送する。このことにより、外部メモリ１０
の内容修正により、容易に通信制御手順を変更できる。
半導体通信制御装置ｌは、上位プロセッサ６からの命令
に基づき動作する。データ受信時には、受信回線７から
の受信データを受信制御回路２で受信し、受信制御回路
２はデータ受信を制御回路４に報告する。制御回路４は
、チータテ−プル制御レジスタ１２の内容をもとに半導
体通信制御装置内のデータテーブル１３の内容を読み込
み、その内容をもとに即時性を要求される処理か即時性
を要求されない処理かの判定を行い、即時性を要求され
る処理の場合は、半導体通信制御装置内のデータテーブ
ル１３のデータをもとに迅速に制御を実行し、即時性を
要求されない処理の場合には外部メモリ内のデータテー
ブル１４のデータをもとに制御を実行する。制御回路４
は、当該処理終了後、必要に応し［三位プロセッサ６に
上位プロセッサからの制御回線９を介して処理終了を報
告する。
に基づき動作する。データ受信時には、受信回線７から
の受信データを受信制御回路２で受信し、受信制御回路
２はデータ受信を制御回路４に報告する。制御回路４は
、チータテ−プル制御レジスタ１２の内容をもとに半導
体通信制御装置内のデータテーブル１３の内容を読み込
み、その内容をもとに即時性を要求される処理か即時性
を要求されない処理かの判定を行い、即時性を要求され
る処理の場合は、半導体通信制御装置内のデータテーブ
ル１３のデータをもとに迅速に制御を実行し、即時性を
要求されない処理の場合には外部メモリ内のデータテー
ブル１４のデータをもとに制御を実行する。制御回路４
は、当該処理終了後、必要に応し［三位プロセッサ６に
上位プロセッサからの制御回線９を介して処理終了を報
告する。
データ送信時には、制御回線９を介した−に１位プロセ
ッサ６からの制御回路４への命令に従い、受信処理と同
様に、制御回路４は、即時性を要求される処理の場合は
半導体通信制御装置内のデータテーブル１；ｉのデータ
をもとに迅速に制御を実行し、即時性を要求されない場
合には外部メモリ内のデータテーブル１４のデータをも
とに制御を実行し、送信制御回路３を用い送信回線８を
介してデータを送出する。また、データ送出終了時点に
は、送信制御回路３は制御回路４にデータ送出終了を通
知し、制御回路４は、必要に応し１−位プロセノサ６に
」−位プロセソサからの制御回線９を介して処理終了を
報告する。
ッサ６からの制御回路４への命令に従い、受信処理と同
様に、制御回路４は、即時性を要求される処理の場合は
半導体通信制御装置内のデータテーブル１；ｉのデータ
をもとに迅速に制御を実行し、即時性を要求されない場
合には外部メモリ内のデータテーブル１４のデータをも
とに制御を実行し、送信制御回路３を用い送信回線８を
介してデータを送出する。また、データ送出終了時点に
は、送信制御回路３は制御回路４にデータ送出終了を通
知し、制御回路４は、必要に応し１−位プロセノサ６に
」−位プロセソサからの制御回線９を介して処理終了を
報告する。
このように、半導体通信制御装ｆｉｌ＋を構成する際に
１通信制御手順を規定するデータであるデータテーブル
１４を格納する外部メモリ１ｏと、半導体通信制御装置
１内に高速でアクセス可能な小規模なデータテーブル１
３と、それらを制御するデータテーブル制御レジスタ１
２を持ち、初期設定あるいは特定の状態に遷移した時点
に即時性を要求される処理で用いる通信制御手順規定デ
ータを外部メモリ内のデータテーブル１４から半導体通
信制御装置内のデータテーブル１３に転送して制御する
ことにより高速の通信制御手順処理が可能となる。
１通信制御手順を規定するデータであるデータテーブル
１４を格納する外部メモリ１ｏと、半導体通信制御装置
１内に高速でアクセス可能な小規模なデータテーブル１
３と、それらを制御するデータテーブル制御レジスタ１
２を持ち、初期設定あるいは特定の状態に遷移した時点
に即時性を要求される処理で用いる通信制御手順規定デ
ータを外部メモリ内のデータテーブル１４から半導体通
信制御装置内のデータテーブル１３に転送して制御する
ことにより高速の通信制御手順処理が可能となる。
以上説明したように、本発明によれば、通信制御手順の
変更に対する融通性を持つようになり、高速の通信速度
を満足する通信制御方式が実現できる。
変更に対する融通性を持つようになり、高速の通信速度
を満足する通信制御方式が実現できる。
第１図は本発明の一実施例を示す通信制御方式説明図、
第２図、第３図は従来の通信制御方式説明図である。 １：半導体通信制御装置、２：受信制御回路、３：送信
制御回路、４：制御回路、５：内部メモリ、６：上位プ
ロセッサ、７：受信回線、８：送信回線、９：制御回線
、１０：外部メモリ、１１：内部メモリ、１２：データ
テーブル制御レジスタ、１：（＝半導体通信制御装置内
のデータテーブル、１４：外部メモリ内のデータテーブ
ル。 第２図 第 ３ 図
第２図、第３図は従来の通信制御方式説明図である。 １：半導体通信制御装置、２：受信制御回路、３：送信
制御回路、４：制御回路、５：内部メモリ、６：上位プ
ロセッサ、７：受信回線、８：送信回線、９：制御回線
、１０：外部メモリ、１１：内部メモリ、１２：データ
テーブル制御レジスタ、１：（＝半導体通信制御装置内
のデータテーブル、１４：外部メモリ内のデータテーブ
ル。 第２図 第 ３ 図
Claims (1)
- （１）半導体通信制御装置において、該装置外部には通
信制御手順を規定するデータを格納するデータテーブル
を持つ外部メモリを持ち、該装置内部には伝送制御手順
規定データを格納する高速アクセス可能なデータテーブ
ル、およびデータテーブルの制御情報を格納しているデ
ータテーブル制御レジスタを有し、事前に前記外部メモ
リ内のデータテーブルに通信制御手順規定データを格納
しておき、初期設定時点または特定の状態に遷移した時
点で即時性を要求される処理で用いる通信制御手順規定
データを、前記外部メモリ内のデータテーブルから高速
アクセス可能な前記半導体通信制御装置内のデータテー
ブルに取り込み、通信制御手順規定データを用いる処理
の発生時点には、前記データテーブル制御レジスタの内
容にもとづいて、即時性が要求される処理の場合には前
記半導体通信制御装置内のデータテーブルをもとに制御
を実行し、上記以外の処理の場合には前記外部メモリ内
のデータテーブルをもとに制御を実行することを特徴と
する通信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185188A JPS6162957A (ja) | 1984-09-04 | 1984-09-04 | 通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185188A JPS6162957A (ja) | 1984-09-04 | 1984-09-04 | 通信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6162957A true JPS6162957A (ja) | 1986-03-31 |
| JPH0412864B2 JPH0412864B2 (ja) | 1992-03-05 |
Family
ID=16166388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59185188A Granted JPS6162957A (ja) | 1984-09-04 | 1984-09-04 | 通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6162957A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373737A (ja) * | 1986-09-16 | 1988-04-04 | Nec Corp | デ−タ通信における装桜属性切り換え方式 |
| JPH0193236A (ja) * | 1987-10-02 | 1989-04-12 | Yokogawa Electric Corp | 通信システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52112240A (en) * | 1976-03-17 | 1977-09-20 | Fujitsu Ltd | Data processing unit |
| JPS5472644A (en) * | 1977-11-22 | 1979-06-11 | Nec Corp | Remote data communication processing device |
-
1984
- 1984-09-04 JP JP59185188A patent/JPS6162957A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52112240A (en) * | 1976-03-17 | 1977-09-20 | Fujitsu Ltd | Data processing unit |
| JPS5472644A (en) * | 1977-11-22 | 1979-06-11 | Nec Corp | Remote data communication processing device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373737A (ja) * | 1986-09-16 | 1988-04-04 | Nec Corp | デ−タ通信における装桜属性切り換え方式 |
| JPH0193236A (ja) * | 1987-10-02 | 1989-04-12 | Yokogawa Electric Corp | 通信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0412864B2 (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752870A (en) | Decentralized information processing system and initial program loading method therefor | |
| JP2745521B2 (ja) | フレーム送信方法 | |
| KR100381646B1 (ko) | 데이터 전송 제어 장치 및 전자 기기 | |
| US5408609A (en) | Computer architecture having elements distributed over and adaptable to a plurality of local area networks of various types, and a microprograms architecture therefore | |
| JPS63172359A (ja) | 直接メモリアクセスシステム | |
| US6810445B1 (en) | Data transfer control device and electronic equipment | |
| JPH04346151A (ja) | データ処理装置及びファクシミリ装置 | |
| JPS6162957A (ja) | 通信制御方式 | |
| JP2001014018A (ja) | ファクトリーオートメーションシステムの制御方法、そのプログラムを記録した記録媒体、並びにその中央処理装置。 | |
| JPS6260043A (ja) | 通信制御装置 | |
| JPS6236938A (ja) | ロ−カルエリアネツトワ−クの通信制御装置 | |
| JPS6057453A (ja) | デ−タ処理方式 | |
| JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速ｐｉｏ伝送方法 | |
| JP3452948B2 (ja) | デ−タ伝送方法 | |
| JPS59230346A (ja) | 伝送装置の送受信デ−タのバツフアリング方式 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JPH05276221A (ja) | 受信制御方式 | |
| JPH10341257A (ja) | パケット処理装置 | |
| JPH08221106A (ja) | プログラマブルコントローラ | |
| JPH0786854B2 (ja) | デ ー タ 転 送 制 御 装 置 | |
| JPH0341543A (ja) | 通信ネットワーク上の制御装置のデータバッファ制御方式 | |
| JPS63144633A (ja) | 通信アドレス制御装置 | |
| JPS63238741A (ja) | 伝送制御手順階層処理方式 | |
| JPH077954B2 (ja) | 制御装置 | |
| JPS61260350A (ja) | 並列処理制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |