JPS6151854A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS6151854A JPS6151854A JP59174531A JP17453184A JPS6151854A JP S6151854 A JPS6151854 A JP S6151854A JP 59174531 A JP59174531 A JP 59174531A JP 17453184 A JP17453184 A JP 17453184A JP S6151854 A JPS6151854 A JP S6151854A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- coating film
- fillers
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
この発明は、樹脂封止型半導体装置に関し、特に、熱V
I!lヒ性樹脂と充填材とからなる熱硬化性樹脂組成物
によって半導体素子を封止した樹脂封止型半導体装置に
関するものである。
I!lヒ性樹脂と充填材とからなる熱硬化性樹脂組成物
によって半導体素子を封止した樹脂封止型半導体装置に
関するものである。
[従来技術]
第1図は従来の樹脂封止型半導体装置の一例としそ、大
規模集積回路のパッケージとして多用されているデュア
ル・イン・ライン型パッケージ(以下、DIF))を示
す断面図である。
規模集積回路のパッケージとして多用されているデュア
ル・イン・ライン型パッケージ(以下、DIF))を示
す断面図である。
まず、第1図に示す従来の樹脂封止型半導体装置の構成
について説明する。第1図において、半導体素子1はロ
ウ材2によりダイパッド3に固着されている。半導体素
子1上にはアルミニウム配線4が形成されており、アル
ミニウム配線4のボンディングバッド部分はボンディン
グワイヤ5によってリードフレーム6の一端に接続され
ている。
について説明する。第1図において、半導体素子1はロ
ウ材2によりダイパッド3に固着されている。半導体素
子1上にはアルミニウム配線4が形成されており、アル
ミニウム配線4のボンディングバッド部分はボンディン
グワイヤ5によってリードフレーム6の一端に接続され
ている。
さらに、半導体素子1の表面上には、半導体素子1の表
面を不活性化して保護するためのパッシベーションHt
!I7が形成されており、さらにパッシベーション膜7
上にはポリイミド樹脂やシリコン樹脂からなるバッファ
コート膜8が形成されている。
面を不活性化して保護するためのパッシベーションHt
!I7が形成されており、さらにパッシベーション膜7
上にはポリイミド樹脂やシリコン樹脂からなるバッファ
コート膜8が形成されている。
ざらに、エポキシ樹脂9および充填材10からなる樹脂
組成物によって、上述のリードフレーム6の端部と、半
導体素子1と、ロウ材2と、ダイパッド3と、アルミニ
ウム配114と、ボンディングワイヤ5と、パッシベー
ション膜7と、バッファコート膜8とが一体に形成され
ている。
組成物によって、上述のリードフレーム6の端部と、半
導体素子1と、ロウ材2と、ダイパッド3と、アルミニ
ウム配114と、ボンディングワイヤ5と、パッシベー
ション膜7と、バッファコート膜8とが一体に形成され
ている。
次に、第1図に示した従来の樹脂封止型半導体装置にお
ける、充填材10およびバッファコートPs48の果た
す機能について説明する。
ける、充填材10およびバッファコートPs48の果た
す機能について説明する。
まず、充填材10としては、石英ガラス粉、ジルコン粉
、アルミナ粉、マグネシア粉、シリカ粉などを使用する
ことができるが、特に大規模集積回路においてはシリカ
粉が従来から一般的に用いられている。充填材を使用す
る目的については、特公昭57−16743および特公
昭58−3382において詳細に開示されており、以下
に簡単に説明−する。
、アルミナ粉、マグネシア粉、シリカ粉などを使用する
ことができるが、特に大規模集積回路においてはシリカ
粉が従来から一般的に用いられている。充填材を使用す
る目的については、特公昭57−16743および特公
昭58−3382において詳細に開示されており、以下
に簡単に説明−する。
上記の充填材の1m膨張係数は1.5X10−57℃以
下であり、これらの充填材をエポキシ樹脂に配合するこ
とにより半導体素子1およびボンディングワイヤ5の線
膨張係数に近い値の線膨張係数を有する(ム1脂組成物
を得ることができる。したがって、エポキシ樹脂9に充
填材10として上述のシリjy粉などを配合したものを
成形材料として用いて半導体素子1を封止することによ
り、半導体LX Nの熱間械特性を改善することができ
る。
下であり、これらの充填材をエポキシ樹脂に配合するこ
とにより半導体素子1およびボンディングワイヤ5の線
膨張係数に近い値の線膨張係数を有する(ム1脂組成物
を得ることができる。したがって、エポキシ樹脂9に充
填材10として上述のシリjy粉などを配合したものを
成形材料として用いて半導体素子1を封止することによ
り、半導体LX Nの熱間械特性を改善することができ
る。
充填材料10として通常用いられるシリカ粉は溶融シリ
カでおるが、高い熱伝尋性を必要とする場合には結晶シ
リカが用いられており、特に大規模集積回路ではほとん
どの場合に結晶シリカが用いられている。この結晶シリ
カは微粒粉にした場合、鋭角の多面体となる。
カでおるが、高い熱伝尋性を必要とする場合には結晶シ
リカが用いられており、特に大規模集積回路ではほとん
どの場合に結晶シリカが用いられている。この結晶シリ
カは微粒粉にした場合、鋭角の多面体となる。
第2図は、第1図に示した樹脂封止型半導体装置におい
て微粒粉にした結晶シリカを充填材として用いた場合を
示す拡大断面図であり、参照番号1.2.3,4,7.
8.9.10は第1図と同一部分を示し、11は通常リ
ン・ガラス膜で形成されるスムースコート膜である。
て微粒粉にした結晶シリカを充填材として用いた場合を
示す拡大断面図であり、参照番号1.2.3,4,7.
8.9.10は第1図と同一部分を示し、11は通常リ
ン・ガラス膜で形成されるスムースコート膜である。
次に、バッファコートF18は、元来充填材10やエポ
キシ樹脂9の中に含有される微量の放射性元素から放出
されるα粒子によって発生する大容量メモリのソフトエ
ラーを防止することを目的としたものであったが、その
後、充填材10やエポキシ樹脂9の高純度化が進展し、
現在ではバッファコート膜8の果たす機能は、ソフトエ
ラーの防止よりもむしろ応力緩和が中心となっている。
キシ樹脂9の中に含有される微量の放射性元素から放出
されるα粒子によって発生する大容量メモリのソフトエ
ラーを防止することを目的としたものであったが、その
後、充填材10やエポキシ樹脂9の高純度化が進展し、
現在ではバッファコート膜8の果たす機能は、ソフトエ
ラーの防止よりもむしろ応力緩和が中心となっている。
しかしながら、上述のように構成された樹脂封止型半導
体装置では、結晶シリカなどの充填材10の粒径がバッ
ファコート膜8のIItA厚よりも大きい場合に、樹脂
封止時の圧力(第2図中の矢印の方向)によってバッフ
ァコート膜8に突き刺さった鋭角的な充填材10がバッ
フ1コート模8を突抜けてその下のパッシベーション膜
7にまで達してしまい、パッシベーション膜7に亀裂を
生じさせてしまうという問題点があった。すなわち、こ
のようなt0裂が生じると、外部から浸入した水分によ
り耐湿性などの長期信頼性が損われるという問題点があ
った。
体装置では、結晶シリカなどの充填材10の粒径がバッ
ファコート膜8のIItA厚よりも大きい場合に、樹脂
封止時の圧力(第2図中の矢印の方向)によってバッフ
ァコート膜8に突き刺さった鋭角的な充填材10がバッ
フ1コート模8を突抜けてその下のパッシベーション膜
7にまで達してしまい、パッシベーション膜7に亀裂を
生じさせてしまうという問題点があった。すなわち、こ
のようなt0裂が生じると、外部から浸入した水分によ
り耐湿性などの長期信頼性が損われるという問題点があ
った。
[発明の概要1
それゆえに、この発明の主たる目的は、上述の問題点を
解消し、充填材の粒径をバッファコート膜の厚さよりも
小さくすることによって、樹脂封止時に充填材の鋭角部
がパッシベーション膜に亀裂を与えることがない樹脂封
止型半導体装置を提供することである。
解消し、充填材の粒径をバッファコート膜の厚さよりも
小さくすることによって、樹脂封止時に充填材の鋭角部
がパッシベーション膜に亀裂を与えることがない樹脂封
止型半導体装置を提供することである。
[発明の実施例]
第3図はこの発明の一実施例である樹脂封止型半導体装
置の断面図である。
置の断面図である。
第3図に示した実施例の構成は、以下の点を除いて第2
図に示した従来の樹脂封止型半導体装置の構成と同じで
ある。すなわち、充填材10の粒径がバッファコート膜
8の膜厚よりも小さいことである。
図に示した従来の樹脂封止型半導体装置の構成と同じで
ある。すなわち、充填材10の粒径がバッファコート膜
8の膜厚よりも小さいことである。
次に、第3図に示した実施例における充填材10および
バッファコート膜8の作用について説明する。第3区に
示した実施例において、樹脂封止時の圧力(第3図中の
矢印の方向)によって充填材10の鋭角部がバッファコ
ート膜8に突き刺さっても、充填材10の粒径がバッフ
ァコート膜8の膜厚よりも小さいため、充填材10の鋭
角部がバッファコート膜8を突き抜けることはなく、し
たがってパッシベーションIt! 7に亀裂が生じるこ
とはない。したがって、パッシベーション膜7に外部か
ら水分が浸入するようなことはなく、半導体索子1の耐
湿性が損われることがなくなる。
バッファコート膜8の作用について説明する。第3区に
示した実施例において、樹脂封止時の圧力(第3図中の
矢印の方向)によって充填材10の鋭角部がバッファコ
ート膜8に突き刺さっても、充填材10の粒径がバッフ
ァコート膜8の膜厚よりも小さいため、充填材10の鋭
角部がバッファコート膜8を突き抜けることはなく、し
たがってパッシベーションIt! 7に亀裂が生じるこ
とはない。したがって、パッシベーション膜7に外部か
ら水分が浸入するようなことはなく、半導体索子1の耐
湿性が損われることがなくなる。
なお、上)ホの実施例ではDIP型の樹脂封止型半導体
装置について説明したが、フラットパッケージやシング
ル・イン・ライン型パッケージでも、同様の効果を得る
ことができる。
装置について説明したが、フラットパッケージやシング
ル・イン・ライン型パッケージでも、同様の効果を得る
ことができる。
[発明の効果]
以上のように、この発明によれば、熱硬化性樹脂組成物
に含まれる充填材の粒径を、パッシベーション股上に形
成されたバッファコート膜の膜厚よりも小さくしたので
、耐湿性に優れた長期信頼性の高い樹脂封止型半導体装
置を得ることができる。
に含まれる充填材の粒径を、パッシベーション股上に形
成されたバッファコート膜の膜厚よりも小さくしたので
、耐湿性に優れた長期信頼性の高い樹脂封止型半導体装
置を得ることができる。
第1図は従来の樹脂封止型半導体装置の一例を示す断面
a1である。第2図は第1図に示した従来の81脂封止
型半導体装置の拡大断面図である。第3図はこの発明の
一実施例の断面図である。 図において、1は半導体素子、4はアルミニウム配線、
7はパッシベーション膜、8はバッファコート膜、9は
エポキシ樹脂、10は充填材を示す。 代理人 大 岩 JJI! 雄矛1図 第2図
a1である。第2図は第1図に示した従来の81脂封止
型半導体装置の拡大断面図である。第3図はこの発明の
一実施例の断面図である。 図において、1は半導体素子、4はアルミニウム配線、
7はパッシベーション膜、8はバッファコート膜、9は
エポキシ樹脂、10は充填材を示す。 代理人 大 岩 JJI! 雄矛1図 第2図
Claims (4)
- (1)半導体素子と、 前記半導体素子上に形成されたパッシベーション膜と、 前記パッシベーション膜上に形成されたバッファコート
膜と、 熱硬化性樹脂と、前記バッファコート膜の厚さよりも小
さい粒径を有する充填材とからなり、前記半導体素子と
、前記パッシベーション膜と、前記バッファコート膜と
を封止する熱硬化性樹脂組成物とを含む、樹脂封止型半
導体装置。 - (2)前記熱硬化性樹脂はエポキシ樹脂である、特許請
求の範囲第1項記載の樹脂封止型半導体装置。 - (3)前記バッファコート膜は、ポリイミド樹脂または
シリコン樹脂からなる、特許請求の範囲第1項記載の樹
脂封止型半導体装置。 - (4)前記充填材は、石英ガラス粉、ジルコン粉、アル
ミナ粉、マグネシア粉、またはシリカ粉からなる、特許
請求の範囲第1項記載の樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59174531A JPS6151854A (ja) | 1984-08-20 | 1984-08-20 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59174531A JPS6151854A (ja) | 1984-08-20 | 1984-08-20 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6151854A true JPS6151854A (ja) | 1986-03-14 |
Family
ID=15980155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59174531A Pending JPS6151854A (ja) | 1984-08-20 | 1984-08-20 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6151854A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5097317A (en) * | 1989-09-08 | 1992-03-17 | Mitsubishi Denki Kabushiki Kaisha | Resin-sealed semiconductor device |
-
1984
- 1984-08-20 JP JP59174531A patent/JPS6151854A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5097317A (en) * | 1989-09-08 | 1992-03-17 | Mitsubishi Denki Kabushiki Kaisha | Resin-sealed semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6151854A (ja) | 樹脂封止型半導体装置 | |
JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
JPS6124253A (ja) | 半導体パツケ−ジ構造 | |
JPS63107156A (ja) | 樹脂封止型半導体装置 | |
JPS6124255A (ja) | 半導体パツケ−ジ構造 | |
JPS6159758A (ja) | 樹脂封止型半導体装置 | |
JPS6151858A (ja) | 樹脂封止型半導体装置 | |
JPS6151857A (ja) | 樹脂封止型半導体装置 | |
JPS59193033A (ja) | 半導体素子の封止方法 | |
JPH0658922B2 (ja) | 半導体装置 | |
JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
JPS6132447A (ja) | 樹脂封止型半導体装置 | |
JPS63151054A (ja) | 半導体装置 | |
JPS59186351A (ja) | 半導体樹脂封止法 | |
JPH05175375A (ja) | 樹脂封止型半導体装置 | |
JPS6132448A (ja) | 樹脂封止型半導体装置 | |
JPH01215030A (ja) | 樹脂封止型半導体装置 | |
JPH01296647A (ja) | 樹脂封止形半導体装置 | |
JPS60165742A (ja) | 半導体装置 | |
JPS6142938A (ja) | 樹脂封止型半導体装置 | |
JPH0318046A (ja) | 半導体装置 | |
JPH1116929A (ja) | 電子部品の製造方法 | |
JPH02114552A (ja) | 半導体装置 | |
JPS59150460A (ja) | 半導体装置の製造方法 | |
JPH0685114A (ja) | 樹脂封止型半導体装置およびその製造方法 |