JPS6151857A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS6151857A
JPS6151857A JP17453484A JP17453484A JPS6151857A JP S6151857 A JPS6151857 A JP S6151857A JP 17453484 A JP17453484 A JP 17453484A JP 17453484 A JP17453484 A JP 17453484A JP S6151857 A JPS6151857 A JP S6151857A
Authority
JP
Japan
Prior art keywords
film
resin
semiconductor device
passivation film
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17453484A
Other languages
English (en)
Inventor
Kenji Anami
穴見　健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17453484A priority Critical patent/JPS6151857A/ja
Publication of JPS6151857A publication Critical patent/JPS6151857A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、樹脂封止型半導体装置に関し、特に、熱硬
化性樹脂と充填材とからなる熱硬化性樹脂組成物によっ
て半導体素子を封止した樹脂封止型半導体装置に関する
ものである。
［従来技術］ 第１図は従来の樹脂封止型半導体装置の一例として、大
規模集積回路のパッケージとして多用されているデュア
ル・イン・ライン型パッケージを示す断面図である。
まず、第１図に示す従来の樹脂封止型半導体装置の構成
について説明する。第１図において、半導体素子１はロ
ウ材２によりダイパッド３に固着されている。半導体素
子１上にはアルミニウム配線４が形成されており、アル
ミニウム配線４のポンディングパッド部分はボンディン
グワイヤ５によってリードフレーム６の一端に接続され
ている。
ざらに、半導体素子１の表面上には、半導体素子１の表
面を保護するためにシリコン窒化膜またはシリコン酸化
膜からなるパッシベーション膜７が形成されている。ざ
らに、エポキシ樹脂８および充填材９からなる樹脂組成
物によって、上述のリードフレーム６の端部と、半導体
索子１と、ロウ材２と、ダイパッド３と、アルミニウム
配線４と、ボンディングワイヤ５と、パッシベーション
膜７とが一体に形成されている。
次に、第１図に示した従来の樹脂封止型半導体装置にお
いて充填材９の果たす開化について説明する。
まず、充填材９としては、石英ガラス粉、ジルコン粉、
アルミナ粉、マグネシア粉、シリカ粉などを使用するこ
とができるが、特に大規模集積回路に３５いてはシリカ
粉が従来から一般的に用いられている。充填材を使用す
る目的については、特公昭５７−１６７４３および特公
昭５８−３３８２において詳細に開示されてあり、以下
に簡単に説明する。
上記の充１バ材の線膨張係数は１．５Ｘ１０−’／℃以
下であり、これらの充填材をエポキシ樹脂に配合するこ
とにより半導体素子１およびボンディングワイヤ５の線
膨張係数に近い値の￥Ａ膨張係数を有づる樹脂組成物を
得ることができる。したがって、エポキシ樹脂８に充填
材つとして上述のシリカ粉などを配合したものを形成材
料として用いて半導体素子１を封止することにより、半
導体装置の熱礪械特性を改善することができる。
充填材料つとして通常用いられるシリカ粉は溶融シリカ
であるが、高い熱伝導性を必要とする場合には結晶シリ
カが用いられており、特に大規模集積回路ではほとんど
の場合に結晶シリカが用いられている。この結晶シリカ
は微粒粉にした場合、鋭角の多面体となる。
第２図は、第１図に示した樹脂封止型半導体装置におい
て微粒粉にした結晶シリカを充填材９として用いた場合
を示す拡大断面図であり、参照番号１，２．３，４．７
，８．９は第１図と同一部分を示し、１０は通常リン・
ガラス膜で形成されるスムースコート膜である。
しかしながら、上述のように構成された従来の樹脂封止
型半導体装置では、充填材９の外径寸法がバンシベーシ
ョンＭＱ７の厚さよりも小さい場合を除き、樹脂封止時
の圧力（第２図中の矢印の方向）によってパッシベーシ
ョン膜７に突き刺さった鋭角的な充填材９がパッシベー
ション膜７を突扱けてその下のアルミニウム配線４また
はスムースコート膜１０にまで達してしまい、このため
外部から水分がパッシベーション膜７と充填材９との境
界面を伝わってアルミニウム配線４またはスムースコー
ト膜１０まで浸入してアルミニウム配線の腐蝕を招き、
耐湿性などの半導体装置の長期信頼性が損われるという
問題点があった。
［発明の概要コ それゆえに、この発明の主たる目的は、上述の問題点を
解消し、パッシベーション膜の上にプラズマ気相成長法
（以下、プラズマＣＶＤ法）によって保護膜を形成する
ことによって、樹脂封止時に充填材のり；角部がパッシ
ベーション膜を突抜けてアルミニウム配線やスムースコ
ート膜に達することがない樹脂封止型半導体装置を提供
することである。
［発明の実施例］ 第３図はこの発明の一実施例である樹脂封止型半導体装
置の断面図である。
第３図に示した実施例の構成は、以下の点を除いて第２
図に示した従来の樹脂封止型半導体装置の構成と同じで
ある。すなわち、パッシベーション膜７上に、プラズマ
ＣＶＤ法によってシリコン酸化膜または多結晶シリコン
膜からなる保護膜１１が設けられている点である。
次に、第３図に示した実施例における保護膜１１の機能
について説明する。
第３図において、樹脂封止時の圧力によってたとえ充填
材９の鋭角部が保護膜゛１１に突刺さっても、充填材９
の鋭角部が保護膜１１およびパッシベーション膜７の双
方を突扱けてアルミニウム配線４またはスムースコート
膜１０まで達するような事態は避けることができる。ま
た、プラズマＣＶＤ法は、アルミニウムの融点よりも低
い温度で行なうことができるので、床護膜１１の形成時
にアルミニウム配！ｌＡ４に影響を与えることがなく、
また保ＩＩ！１１の膜厚を容易に厚くすることができ、
ざらにエツチングによつて保護膜１１を容易に加工する
ことができる。
なお、上述の実施例ではデュアル・イン・ライン型パッ
ケージの樹脂封止型半導体装置について説明したが、フ
ラットパッケージやシングル・イン・ライン型パッケー
ジでも、同様の効果を得る・ことができる。
［発明の効果〕 以上のように、この発明によれば、パッシベーション族
の上にプラズマＣＶＤ法によって保護膜を形成したので
、耐湿性に優れた長期信頼性の高い樹脂封止型半導体装
置を得ることができる。
【図面の簡単な説明】
第１図は従来の樹脂封止型半導体装置の一例を示す断面
図である。第２図は第１図に示した従来の樹脂封止型半
導体装置の拡大断面図である。第３図はこの発明の一実
施例の断面図である。 図において、１は半導体素子、２はロウ材、３はダイパ
ッド、４はアルミニウム配線、５はボンディングワイヤ
、６はリードフレーム、７はパッシベーション膜、８は
エポキシ樹脂、９は充填材、１０はスムースコート膜、
１１は保護膜を示す。

Claims (5)

    【特許請求の範囲】
  1. （１）アルミニウム配線が表面に設けられた半導体素子
    と、 前記半導体素子の表面上に形成されたパッシベーション
    膜と、 前記パッシベーション膜上にプラズマ気相成長法によつ
    てアルミニウムの融点より低い温度で形成された保護膜
    と、 熱硬化性樹脂と充填材とからなり、前記半導体素子と前
    記パッシベーション膜と前記保護膜とを封止する熱硬化
    性樹脂組成物とを含む、樹脂封止型半導体装置。
  2. （２）前記保護膜は、多結晶シリコン膜またはシリコン
    酸化膜である、特許請求の範囲第１項記載の樹脂封止型
    半導体装置。
  3. （３）前記パッシベーション膜は、シリコン窒化膜また
    はシリコン酸化膜である、特許請求の範囲第１項記載の
    樹脂封止型半導体装置。
  4. （４）前記熱硬化性樹脂はエポキシ樹脂である、特許請
    求の範囲第１項記載の樹脂封止型半導体装置。
  5. （５）前記充填材は、石英ガラス粉、ジルコン粉、アル
    ミナ粉、マグネシア粉、またはシリカ粉からなる、特許
    請求の範囲第１項記載の樹脂封止型半導体装置。
JP17453484A 1984-08-20 1984-08-20 樹脂封止型半導体装置 Pending JPS6151857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17453484A JPS6151857A (ja) 1984-08-20 1984-08-20 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17453484A JPS6151857A (ja) 1984-08-20 1984-08-20 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS6151857A true JPS6151857A (ja) 1986-03-14

Family

ID=15980210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17453484A Pending JPS6151857A (ja) 1984-08-20 1984-08-20 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS6151857A (ja)

Similar Documents

Publication Publication Date Title
US6028347A (en) Semiconductor structures and packaging methods
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
JP2579142B2 (ja) 樹脂封止型半導体装置
JPS6151857A (ja) 樹脂封止型半導体装置
US4974052A (en) Plastic packaged semiconductor device
JPS6151858A (ja) 樹脂封止型半導体装置
JPS60167432A (ja) 半導体装置
JPS6151854A (ja) 樹脂封止型半導体装置
US4824801A (en) Method of manufacturing aluminum bonding pad with PSG coating
JPS615561A (ja) 半導体装置
JPS6340333A (ja) 半導体装置
JPS6159758A (ja) 樹脂封止型半導体装置
JPS58166748A (ja) 半導体装置
JP3354716B2 (ja) 半導体集積回路装置の製造方法
JPS5852331B2 (ja) 半導体装置およびその製法
JPH01283855A (ja) 半導体装置
JPS6151859A (ja) 樹脂封止型半導体装置
JPS60165742A (ja) 半導体装置
JPH02168656A (ja) 樹脂封止型半導体集積回路
JPH0345901B2 (ja)
JPS6244690B2 (ja)
JPS6220352A (ja) 半導体装置
JPH04171835A (ja) 樹脂封止型半導体装置
JPS5823451A (ja) 半導体装置
JPS6223135A (ja) 半導体装置