JPS6142938A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS6142938A JPS6142938A JP59166700A JP16670084A JPS6142938A JP S6142938 A JPS6142938 A JP S6142938A JP 59166700 A JP59166700 A JP 59166700A JP 16670084 A JP16670084 A JP 16670084A JP S6142938 A JPS6142938 A JP S6142938A
- Authority
- JP
- Japan
- Prior art keywords
- filler
- resin
- semiconductor device
- semiconductor element
- powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野1
この発明は樹脂封止型半導体装置に関し、特に、熱硬化
性a!脂と充填材とからなる熱硬化性樹脂組成物によっ
て半導体素子を封止したlll1l封止型半 ・導
体装置に関するものである。
性a!脂と充填材とからなる熱硬化性樹脂組成物によっ
て半導体素子を封止したlll1l封止型半 ・導
体装置に関するものである。
〔従来技術]
従来、この種の装置として第1図に示すものがあった。
第1図は、従来の樹脂封止型半導体装置の一例で、大規
模集積回路のパッケージとして多用されているデュアル
・イン・ライン型パッケージ(以下、DIPと略記する
)の断面図である。
模集積回路のパッケージとして多用されているデュアル
・イン・ライン型パッケージ(以下、DIPと略記する
)の断面図である。
まず、第1図に示す従来の樹脂封止型半導体装置の構成
について説明する。図において、半導体素子2はロウ材
3によりダイパッド4に固着されている。半導゛体素子
2上にはアルミニウム配I7が所定の間隔で形成されて
おり、アルミニウム配線7のボンディング・パッド部分
はボンディング・ワイヤ5によってリードフレーム1の
一端に接続されている。半導体素子2の表面上には、半
導体素子2の表面を不活性化して保護するためのパッシ
ベーションrItA8が形成されている。エポキシ樹脂
6および充填材9からなる樹脂組成物によって、上述の
リードフレーム1の端部と、半導体素子2とのロウ材3
と、ダイパッド4と、アルミニウム配線7と、パッシベ
ーション膜8と、ボンディング・ワイヤ5とが一体に形
成されている。
について説明する。図において、半導体素子2はロウ材
3によりダイパッド4に固着されている。半導゛体素子
2上にはアルミニウム配I7が所定の間隔で形成されて
おり、アルミニウム配線7のボンディング・パッド部分
はボンディング・ワイヤ5によってリードフレーム1の
一端に接続されている。半導体素子2の表面上には、半
導体素子2の表面を不活性化して保護するためのパッシ
ベーションrItA8が形成されている。エポキシ樹脂
6および充填材9からなる樹脂組成物によって、上述の
リードフレーム1の端部と、半導体素子2とのロウ材3
と、ダイパッド4と、アルミニウム配線7と、パッシベ
ーション膜8と、ボンディング・ワイヤ5とが一体に形
成されている。
次に、充填材9について説明する。充填材9としては、
石英ガラス粉、ジルコン粉、アルミナ粉、マグネシア粉
、シリカ粉などを使用することができるが、特に大規模
集積回路においてはシリカ粉が従来から一般的に用いら
れている。充填材を使用する目的については、特公昭5
7−16743および特公昭58−3382において詳
細に開示されており、以下に簡単に説明する。
石英ガラス粉、ジルコン粉、アルミナ粉、マグネシア粉
、シリカ粉などを使用することができるが、特に大規模
集積回路においてはシリカ粉が従来から一般的に用いら
れている。充填材を使用する目的については、特公昭5
7−16743および特公昭58−3382において詳
細に開示されており、以下に簡単に説明する。
上記充填材の線膨張係数は1.5X10−’/℃以下で
あり、これらの充填材をエポキシ樹脂6に配合すること
により半導体素子2I5よびボンディング・ワイヤ5の
線膨張係数に近い値の線膨張係数を有する樹脂組成物を
得ることができる。したがって、エポキシ樹116に充
填材9として上述のシリカ粉などを配合したものを成形
材料として用いて半導体素子2を封止することにより、
半導体装置の熱機械特性を改善することができる。充填
材料9として通常用いられるシリカ粉は溶融シリカであ
るが、高い熱伝導性を必要とする場合には結晶シリカが
用いられ、特に六規1iyi回路ではほとんどの場合結
晶シリカが用いられている。
あり、これらの充填材をエポキシ樹脂6に配合すること
により半導体素子2I5よびボンディング・ワイヤ5の
線膨張係数に近い値の線膨張係数を有する樹脂組成物を
得ることができる。したがって、エポキシ樹116に充
填材9として上述のシリカ粉などを配合したものを成形
材料として用いて半導体素子2を封止することにより、
半導体装置の熱機械特性を改善することができる。充填
材料9として通常用いられるシリカ粉は溶融シリカであ
るが、高い熱伝導性を必要とする場合には結晶シリカが
用いられ、特に六規1iyi回路ではほとんどの場合結
晶シリカが用いられている。
この結晶シリカはへき同性を有するため、微粒粉にした
場合鋭角の多面体となる。
場合鋭角の多面体となる。
第2図は、第1図に示した樹脂封止型半導体装ぼにおい
て微粒粉にした結晶シリカを充填材として用いた場合の
その拡大断面図である。図において、参照番号2.3,
4,6,7.8.9は第1図と同一部分を示し、10は
大規模集積回路の種類によって異なるが、通常は燐・ガ
ラス膜で形成されるスムースコート膜である。この図に
おいては、簡単のため、スムースコート膜10の下の(
1f[を省略している。
て微粒粉にした結晶シリカを充填材として用いた場合の
その拡大断面図である。図において、参照番号2.3,
4,6,7.8.9は第1図と同一部分を示し、10は
大規模集積回路の種類によって異なるが、通常は燐・ガ
ラス膜で形成されるスムースコート膜である。この図に
おいては、簡単のため、スムースコート膜10の下の(
1f[を省略している。
ところで、特公昭57−16743.特公昭58−33
82の各公報に開示されるように、エポキシ樹脂6に単
に充填材9を充填しただけでは、以下に述べる問題を生
ずるおそれがある。すなわち、第2図に示すように、充
填材9の粒径がアルミニウム配線7の最小間隔より大き
い場合には、樹脂封止時の圧力(第2図中の矢印方向)
によりパッシベーションll1I8に突き刺さった充填
材9が、隣接するアルミニウム配線7間をまたいでしま
うおそれがある。その場合、外部から水分が浸入し、パ
ッシベーション膜8と充填材9との界面を伝わって、隣
接するアルミニウム配線7問を電気的に結合してしまう
。大容量メモリの場合、隣接するアルミニウム配線7は
ワード線やピット線などの微妙な電位レベルを問題にす
る配ねであることが多く、たとえ高抵抗であろうとも隣
接するアルミニウム配線7間に電流経路が形成されるこ
とば致命的である。
82の各公報に開示されるように、エポキシ樹脂6に単
に充填材9を充填しただけでは、以下に述べる問題を生
ずるおそれがある。すなわち、第2図に示すように、充
填材9の粒径がアルミニウム配線7の最小間隔より大き
い場合には、樹脂封止時の圧力(第2図中の矢印方向)
によりパッシベーションll1I8に突き刺さった充填
材9が、隣接するアルミニウム配線7間をまたいでしま
うおそれがある。その場合、外部から水分が浸入し、パ
ッシベーション膜8と充填材9との界面を伝わって、隣
接するアルミニウム配線7問を電気的に結合してしまう
。大容量メモリの場合、隣接するアルミニウム配線7は
ワード線やピット線などの微妙な電位レベルを問題にす
る配ねであることが多く、たとえ高抵抗であろうとも隣
接するアルミニウム配線7間に電流経路が形成されるこ
とば致命的である。
従来の樹脂封止型半導体装置は以上のように構成されて
おり、隣接するアルミニウム配線7間に高抵抗電流経路
が形成され、半導体装置の正常動作を損なうおそれがあ
るという欠点があった。
おり、隣接するアルミニウム配線7間に高抵抗電流経路
が形成され、半導体装置の正常動作を損なうおそれがあ
るという欠点があった。
[発明の概要]
それゆえに、この発明の主たる目的は、上述の問題点を
解消し、アルミニウム配線間の最小間隔より小さい粒径
の充填材を採用することにより、樹脂封止時の圧力およ
び外部からの水9浸入に起因して隣接するアルミニウム
配置1間に高抵抗電流経路が形成されるのを防止するこ
とができる樹脂封止型半導体装置を提供することである
。
解消し、アルミニウム配線間の最小間隔より小さい粒径
の充填材を採用することにより、樹脂封止時の圧力およ
び外部からの水9浸入に起因して隣接するアルミニウム
配置1間に高抵抗電流経路が形成されるのを防止するこ
とができる樹脂封止型半導体装置を提供することである
。
[発明の実tIi例]
以下、この発明の一実施例を図によって説明する。第3
図は、この発明の一実施例である樹脂封止型半導体装置
の断面図である。M3図に示した実浦例の構成は、以下
の点を除いて第2図に示した従来の樹脂封止型半導体装
置の構成と同じである。すなわち、充填材90の粒径が
アルミニウム配線7間の最小間隔より小さいことである
。
図は、この発明の一実施例である樹脂封止型半導体装置
の断面図である。M3図に示した実浦例の構成は、以下
の点を除いて第2図に示した従来の樹脂封止型半導体装
置の構成と同じである。すなわち、充填材90の粒径が
アルミニウム配線7間の最小間隔より小さいことである
。
次に、第3図に示した実施例における充填材90の作用
について説明する。樹脂封止時の圧力(第3図中の矢印
方向)によって充填材90がパッシベーションII!
8中に突き刺さっても、充填材90の粒径がアルミニウ
ム配置17間の最小lll1liより小さい1ζめ、充
填材90が隣接するアルミニウム配線7間をまたいでし
まうことはない。このため、使用時に外部から水分が浸
入しても、隣接するアルミニウム配線7vAkm高抵抗
電流経路が形成される危険性がなくなる。したがって、
半導体装置の耐洞性が向上し、1ii信頼性かつ動作余
裕の広い111m封止型半導体装置が得られる。
について説明する。樹脂封止時の圧力(第3図中の矢印
方向)によって充填材90がパッシベーションII!
8中に突き刺さっても、充填材90の粒径がアルミニウ
ム配置17間の最小lll1liより小さい1ζめ、充
填材90が隣接するアルミニウム配線7間をまたいでし
まうことはない。このため、使用時に外部から水分が浸
入しても、隣接するアルミニウム配線7vAkm高抵抗
電流経路が形成される危険性がなくなる。したがって、
半導体装置の耐洞性が向上し、1ii信頼性かつ動作余
裕の広い111m封止型半導体装置が得られる。
なお、上記実施例では、DIP型の樹脂封止型半導体装
置について説明したが、フラット・パッケージやシング
ル・イン・ライン型のパッケージでもよく、上記′R施
例と同様の効果を賽する。
置について説明したが、フラット・パッケージやシング
ル・イン・ライン型のパッケージでもよく、上記′R施
例と同様の効果を賽する。
[発明の効果]
以上のように、この発明によれば、熱硬化性樹脂組成物
に含まれる充填材の粒径を、半導体素子上に形成された
アルミニウム配線間の最小間隔より小さくしたので、高
耐湿性、高信頼性、広い動作余裕を有する樹脂封止型半
導体装置を得ることができる。
に含まれる充填材の粒径を、半導体素子上に形成された
アルミニウム配線間の最小間隔より小さくしたので、高
耐湿性、高信頼性、広い動作余裕を有する樹脂封止型半
導体装置を得ることができる。
第1図は、従来の樹脂封止型半導体装置の一例の断面図
である。 第2図は、第1図に示した従来の樹脂封止型半導体装置
の拡大断面図である。 第3図は、この発明の一実施例である樹脂封止型半導体
VtW!の断面図である。 図において、2は半導体素子、6はエポキシ樹脂、7は
アルミニウム配線、8はパッシベーション族、9,9o
は充填材である。 なお各図中同一符号は同一または相当部分を示すものと
する。 代 理 人 大 岩 増 雄心1図 心2図 第3図
である。 第2図は、第1図に示した従来の樹脂封止型半導体装置
の拡大断面図である。 第3図は、この発明の一実施例である樹脂封止型半導体
VtW!の断面図である。 図において、2は半導体素子、6はエポキシ樹脂、7は
アルミニウム配線、8はパッシベーション族、9,9o
は充填材である。 なお各図中同一符号は同一または相当部分を示すものと
する。 代 理 人 大 岩 増 雄心1図 心2図 第3図
Claims (4)
- (1)半導体素子と、 前記半導体素子上に所定の間隔で形成された導電性配線
と、 前記半導体素子および前記導電性配線上に形成されたパ
ッシベーション膜と、 熱硬化性樹脂と、前記導電性配線の前記所定の間隔より
小さい粒径を有する充填材とからなり、前記半導体素子
と、前記導電性配線と、前記パッシベーション膜とを封
止する熱硬化性樹脂組成物とを含む樹脂封止型半導体装
置。 - (2)前記熱硬化性樹脂はエポキシ樹脂である特許請求
の範囲第1項記載の樹脂封止型半導体装置。 - (3)前記充填材は、石英ガラス粉、ジルコン粉、アル
ミナ粉、マグネシア粉、またはシリカ粉からなる特許請
求の範囲第1項記載の樹脂封止型半導体装置。 - (4)前記導電性配線はアルミニウム配線である特許請
求の範囲第1項記載の樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59166700A JPS6142938A (ja) | 1984-08-07 | 1984-08-07 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59166700A JPS6142938A (ja) | 1984-08-07 | 1984-08-07 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6142938A true JPS6142938A (ja) | 1986-03-01 |
Family
ID=15836125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59166700A Pending JPS6142938A (ja) | 1984-08-07 | 1984-08-07 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6142938A (ja) |
-
1984
- 1984-08-07 JP JP59166700A patent/JPS6142938A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100234824B1 (ko) | 반도체 장치 | |
US5235207A (en) | Semiconductor device | |
US20050173794A1 (en) | High density direct connect LOC assembly | |
JPH0312781B2 (ja) | ||
US4467345A (en) | Semiconductor integrated circuit device | |
JPS6142938A (ja) | 樹脂封止型半導体装置 | |
JPS6342859B2 (ja) | ||
JP3063847B2 (ja) | リードフレーム及びそれを用いた半導体装置 | |
JP2933554B2 (ja) | 半導体装置およびその製造方法 | |
JPS60180154A (ja) | 半導体装置 | |
JP2518575B2 (ja) | 半導体チップ封止方法 | |
JPS5998540A (ja) | 半導体装置 | |
JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
JPS60167432A (ja) | 半導体装置 | |
JP2963548B2 (ja) | 半導体装置 | |
JPS6159758A (ja) | 樹脂封止型半導体装置 | |
JPS6151859A (ja) | 樹脂封止型半導体装置 | |
JPS6132447A (ja) | 樹脂封止型半導体装置 | |
JPS6132448A (ja) | 樹脂封止型半導体装置 | |
JPS6151854A (ja) | 樹脂封止型半導体装置 | |
JPH05152495A (ja) | 半導体装置 | |
JPS60200558A (ja) | 半導体装置 | |
JPS643060B2 (ja) | ||
JPS6151949A (ja) | 樹脂封止型半導体装置 | |
JPH03180056A (ja) | リードフレーム |