JPS6150418A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPS6150418A JPS6150418A JP17285884A JP17285884A JPS6150418A JP S6150418 A JPS6150418 A JP S6150418A JP 17285884 A JP17285884 A JP 17285884A JP 17285884 A JP17285884 A JP 17285884A JP S6150418 A JPS6150418 A JP S6150418A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- emitter
- collector
- transistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/24—Storing the actual state when the supply voltage fails
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータシステムやメモリ装置等で用い
られる停電検出用の電圧検出回路に関するものである。
られる停電検出用の電圧検出回路に関するものである。
従来例の構成とその問題点
コンピュータシステムやメモリ装置等の普及に伴い、そ
の供給電源の立ち上がりや停電を検出して誤動作のない
様に対策処置が講ぜられることが多くなってきた。
の供給電源の立ち上がりや停電を検出して誤動作のない
様に対策処置が講ぜられることが多くなってきた。
以下図面を参照しながら、メモリ装置に用いられる電圧
検出回路の従来例について説明する。
検出回路の従来例について説明する。
第１図は、Ｃ−ＭＯ３半導体メモリを用いたメモリ装置
において、停電時に自動的にデータを保持するための回
路を示したものである。
において、停電時に自動的にデータを保持するための回
路を示したものである。
図において、１は（、ＭＯＳのＲＡＭ、２．３はａ点に
加わる電源の停電を検出する電圧検出回路を構成するト
ランジスタであり、４は停電時に補助電源として働くバ
ッテリーである。
加わる電源の停電を検出する電圧検出回路を構成するト
ランジスタであり、４は停電時に補助電源として働くバ
ッテリーである。
次にこの回路の停電時の動作について説明する。
いま停電により第１図のａ点の電圧が第２図のａのよう
に変化したとき、コンデンサ６の作用によりメモリ１の
電源端子電圧ｖｃｃＦｉ図２のＣのように変化する。一
方、ａ点の電圧が、定電圧ダイオード６のツェナー電圧
近くまで下がってきたとき、トランジスタ２のベース電
流が減少し、トランジスタ２はオフ状態になり、トラン
ジスタ３もオン状態となる。故に第１図す点の電圧は第
２図すの様に変化する。この電圧はメモリ素子のチップ
イネーブル（ＣＥ）端子に加えられているので、メモリ
を非能動状態とし、電源ダウン時のメモリのデータの破
壊を防ぐ。ａ点から供給されるシステム電源が停電中は
、補助電源のバッテリー４よりダイオード７を通して、
データ保持に必要な電圧が供給される。以上の様に電圧
検出回路の働きにより、停電時においても、自動的にデ
ータの保護が行なわれる。
に変化したとき、コンデンサ６の作用によりメモリ１の
電源端子電圧ｖｃｃＦｉ図２のＣのように変化する。一
方、ａ点の電圧が、定電圧ダイオード６のツェナー電圧
近くまで下がってきたとき、トランジスタ２のベース電
流が減少し、トランジスタ２はオフ状態になり、トラン
ジスタ３もオン状態となる。故に第１図す点の電圧は第
２図すの様に変化する。この電圧はメモリ素子のチップ
イネーブル（ＣＥ）端子に加えられているので、メモリ
を非能動状態とし、電源ダウン時のメモリのデータの破
壊を防ぐ。ａ点から供給されるシステム電源が停電中は
、補助電源のバッテリー４よりダイオード７を通して、
データ保持に必要な電圧が供給される。以上の様に電圧
検出回路の働きにより、停電時においても、自動的にデ
ータの保護が行なわれる。
ここで、第１図の点線で囲まれた電圧検出回路をみると
、電圧の検出は定電圧ダイオード６とトランジスタ２で
行なっており、トランジスタ３は信号を反転して、メモ
リの必要とする極性に合わせているだけである。
、電圧の検出は定電圧ダイオード６とトランジスタ２で
行なっており、トランジスタ３は信号を反転して、メモ
リの必要とする極性に合わせているだけである。
発叫の目的
本発明は、電圧検出の機能を、従来より簡単な回路構成
で実現するものである。
で実現するものである。
発明の構成
本発明による電圧検出回路は、被検出電圧をトランジス
タのエミッタに加え、ベースとアース間１
には定電圧ダイオードを挿入することにより、エミ
ッタの電圧が低いときは、トランジスタはオフであるが
、エミッタ電圧が定電圧ダイオードで決まる一定の電圧
以上に高くなるとトランジスタがオンすることにより、
コレクタに検出信号が得られるようにしたものである。
タのエミッタに加え、ベースとアース間１
には定電圧ダイオードを挿入することにより、エミ
ッタの電圧が低いときは、トランジスタはオフであるが
、エミッタ電圧が定電圧ダイオードで決まる一定の電圧
以上に高くなるとトランジスタがオンすることにより、
コレクタに検出信号が得られるようにしたものである。
実施例の説明
以下、本発明の一実施例について説明する。
第３図は本発明の一実施例であり、第２図の点線で囲ん
だ従来例の電圧検出回路を、本発明によるものと置きか
えたものである。
だ従来例の電圧検出回路を、本発明によるものと置きか
えたものである。
図において、２は電圧検出用のトランジスタ、６は定電
圧ダイオード、１１はベース電流制限のための抵抗、１
２はトランジスタ１がオフ時にメモリのチップイネーブ
ル（ＣＥ）端子をＯｖにプルダウンするための抵抗であ
る。
圧ダイオード、１１はベース電流制限のための抵抗、１
２はトランジスタ１がオフ時にメモリのチップイネーブ
ル（ＣＥ）端子をＯｖにプルダウンするための抵抗であ
る。
この電圧検出回路の動作を説明する。まずエミッタ電圧
が低い時はトランジスタ２はオフであり、コレクタ電圧
はｏＶである。エミッタの電圧が上がっていき、定電圧
ダイオードＤ１のツェナー電圧ｖＺとトランジスタのベ
ース・エミッタ間電圧ｖＢＥの和ｖｓＨを越えると、ト
ランジスタ２のベース電流が流れ始め、トランジスタ２
がオンし、コレクタにエミッタとほぼ同じ電圧が現われ
る。
が低い時はトランジスタ２はオフであり、コレクタ電圧
はｏＶである。エミッタの電圧が上がっていき、定電圧
ダイオードＤ１のツェナー電圧ｖＺとトランジスタのベ
ース・エミッタ間電圧ｖＢＥの和ｖｓＨを越えると、ト
ランジスタ２のベース電流が流れ始め、トランジスタ２
がオンし、コレクタにエミッタとほぼ同じ電圧が現われ
る。
この様に入力電圧がｖｓＨ以下のときはコレクタ電圧＃
０であシ、入力電圧がｖｓＨ以上のときはコレクタ電圧
嬌入力電圧となり、第２図すの検出信号が得られる。な
お第３図において、８は停電時逆流防止用ダイオード、
１１はベース電流制限用抵抗、１２．．１４はコレクタ
負荷抵抗、１３はもれ電流の影響をなくすための抵抗、
１４はバッテリー４を充電するための抵抗である。１０
はシステムの電源回路を示す。
０であシ、入力電圧がｖｓＨ以上のときはコレクタ電圧
嬌入力電圧となり、第２図すの検出信号が得られる。な
お第３図において、８は停電時逆流防止用ダイオード、
１１はベース電流制限用抵抗、１２．．１４はコレクタ
負荷抵抗、１３はもれ電流の影響をなくすための抵抗、
１４はバッテリー４を充電するための抵抗である。１０
はシステムの電源回路を示す。
発明の効果
以上のように本発明によれば、非常に簡単な回路構成で
、電源の停電等の検出を行うことができる。
、電源の停電等の検出を行うことができる。
第１図は従来のメモリ装置の停電保護回路の回の一実施
例における電圧検出装置の回路図である。 ２・・・・・・トランジスタ、６・・・・・・定電圧ダ
イオード、１１．１２．１３・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
例における電圧検出装置の回路図である。 ２・・・・・・トランジスタ、６・・・・・・定電圧ダ
イオード、１１．１２．１３・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
Claims (1)
- トランジスタのベース・アース間に定電圧ダイオードを
挿入し、エミッタ側より加える入力電圧が一定電圧より
低い場合にはこのトランジスタをオフにし、一定電圧よ
り高い場合にはオンにして、そのコレクタから検出信号
を得るようにした電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17285884A JPS6150418A (ja) | 1984-08-20 | 1984-08-20 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17285884A JPS6150418A (ja) | 1984-08-20 | 1984-08-20 | 電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6150418A true JPS6150418A (ja) | 1986-03-12 |
Family
ID=15949596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17285884A Pending JPS6150418A (ja) | 1984-08-20 | 1984-08-20 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6150418A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0458628A (ja) * | 1990-06-28 | 1992-02-25 | Matsushita Electric Ind Co Ltd | 波形補償方法 |
-
1984
- 1984-08-20 JP JP17285884A patent/JPS6150418A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0458628A (ja) * | 1990-06-28 | 1992-02-25 | Matsushita Electric Ind Co Ltd | 波形補償方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2862591B2 (ja) | 突入電流防止回路 | |
| JPS60151728A (ja) | 電源オンオフ制御回路 | |
| JPH10503920A (ja) | パワーオンリセット回路 | |
| JPS6150418A (ja) | 電圧検出回路 | |
| JP3535520B2 (ja) | リセット回路 | |
| US4764839A (en) | Low voltage reset circuit | |
| WO1991015756A1 (en) | Temperature independent voltage monitor for use in a battery operated electronic device | |
| JPS60167017A (ja) | マイクロコンピユ−タのリセツト装置 | |
| JPH086674A (ja) | 電源検出回路 | |
| JPS5825452Y2 (ja) | バックアップ回路 | |
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JPS5925115B2 (ja) | 半導体式機関点火装置 | |
| JP2587705Y2 (ja) | Ｃｐｕリセット回路及びこれを用いた熱線式検知器 | |
| JPS622719Y2 (ja) | ||
| JPH07234746A (ja) | マイクロプロセッサの電源バックアップ回路 | |
| JPH066627Y2 (ja) | センサの瞬時停電時の誤動作防止回路 | |
| JP2976345B2 (ja) | 停電検出回路 | |
| JPH0720759Y2 (ja) | 停電補償誤動作防止機能を有する電源回路 | |
| JPS63244289A (ja) | メモリ−カ−ド | |
| JP2515950Y2 (ja) | バックアップ電源の電圧低下検出回路 | |
| JPS60141122A (ja) | 電源回路の出力短絡保護回路 | |
| KR950002023B1 (ko) | 마이크로 프로세서 응용회로에서의 cmos 메모리 백업회로 | |
| JPH0315767B2 (ja) | ||
| JPS5990121A (ja) | 電源回路 | |
| JPS58222727A (ja) | 時限装置 |