JPS60141122A - 電源回路の出力短絡保護回路 - Google Patents
電源回路の出力短絡保護回路Info
- Publication number
- JPS60141122A JPS60141122A JP24994283A JP24994283A JPS60141122A JP S60141122 A JPS60141122 A JP S60141122A JP 24994283 A JP24994283 A JP 24994283A JP 24994283 A JP24994283 A JP 24994283A JP S60141122 A JPS60141122 A JP S60141122A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power supply
- voltage
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（利用分野）
本発明は電源回路の出力短絡時の保護回路に関し、％に
，ｉｃ化に好適な出力短絡保護回路に関する。
，ｉｃ化に好適な出力短絡保護回路に関する。
（背 景）
従来の電源回路の出力短絡保護回路としては、出力端子
側に、負荷と直列に電流検出素子を挿入し、この検出素
子で検出した電流値が設定値以上になると、出力電圧を
下げ、一定電力を供給する様にしたものがある。また、
他の出力短絡保護回路としては、前記電流検出素子で検
出した出力端子側の電流値が設定値以上になると、出力
電圧を零にするようにしたものがある。
側に、負荷と直列に電流検出素子を挿入し、この検出素
子で検出した電流値が設定値以上になると、出力電圧を
下げ、一定電力を供給する様にしたものがある。また、
他の出力短絡保護回路としては、前記電流検出素子で検
出した出力端子側の電流値が設定値以上になると、出力
電圧を零にするようにしたものがある。
しかし、上記の様な回路構成の出力短絡保護回路では、
電力ラインに電流検出素子が挿入されているため、該素
子によっ℃大きな電力損失が起るという欠点があった。
電力ラインに電流検出素子が挿入されているため、該素
子によっ℃大きな電力損失が起るという欠点があった。
特に、上記した従来の出力短絡保護回路をスイッチング
・レギユレータ（Ｓｗｉｔｃｈｉｎｇ −Ｒｅｇｕｌａ
ｔｏｒ−以下Ｓｗ−Ｒｅｇと略す。）と協同させた場合
には、該ｆ３ｗ−Ｒａｇは効率を重視するので、前記電
流検出素子における電力損失が無視できないという欠点
があった。
・レギユレータ（Ｓｗｉｔｃｈｉｎｇ −Ｒｅｇｕｌａ
ｔｏｒ−以下Ｓｗ−Ｒｅｇと略す。）と協同させた場合
には、該ｆ３ｗ−Ｒａｇは効率を重視するので、前記電
流検出素子における電力損失が無視できないという欠点
があった。
また、この電力損失を低減させるために、一般には低抵
抗が使われるが、検出感度の低下や、ノイズ等の影響で
抵抗を小さくするのにも限界があった。
抗が使われるが、検出感度の低下や、ノイズ等の影響で
抵抗を小さくするのにも限界があった。
（目 的）
本発明の目的は、前記した従来装置の欠点を除去し、電
力損失の少ない出力短絡保護回路を提供することＫある
。
力損失の少ない出力短絡保護回路を提供することＫある
。
（概 要）
本発明の特徴は、非安定化直流電源入力端子と安定化電
源出力端子との間に第１のスイッチング素子を設け、該
安定化電源出力端子側の電圧が低下した時に、これを検
出して前記第１のスイッチング素子を開放にし、この状
態を保持するようにした点にある。
源出力端子との間に第１のスイッチング素子を設け、該
安定化電源出力端子側の電圧が低下した時に、これを検
出して前記第１のスイッチング素子を開放にし、この状
態を保持するようにした点にある。
（実施例）
以下に、本発明の一実施例を第１図により説明する。図
において、１は入力端子、２は出力端子、６はスイッチ
ング・トランジスタ（以後、５Ｗ−ＴＢＳと略す６）、
４は本発明の要部である短絡検出回路、５はＳｖ−Ｒｅ
ｇ用１ｃである。
において、１は入力端子、２は出力端子、６はスイッチ
ング・トランジスタ（以後、５Ｗ−ＴＢＳと略す６）、
４は本発明の要部である短絡検出回路、５はＳｖ−Ｒｅ
ｇ用１ｃである。
次に、本害施例の動作を説明する。入力端子１に入力電
圧が加わると、ラインｔｌを介して、Ｓｗ−Ｒｅｇ 用
１ｃ５に直流電圧が印加される。
圧が加わると、ラインｔｌを介して、Ｓｗ−Ｒｅｇ 用
１ｃ５に直流電圧が印加される。
これによって、ＳＷ−Ｒｅｇ用１ｃ５は動作を開始する
。
。
すなわち、三角波発生回路９は抵抗＋８とコンデンサ１
７とで決まる周波数で三角波を発する。
７とで決まる周波数で三角波を発する。
この三角波は比較器７の一方の入力端子に供給される。
これと同時に、可変抵抗器１５によって検出された電圧
は増幅器８で増幅され、次いで比較器７の他方の入力端
子に入力される。
は増幅器８で増幅され、次いで比較器７の他方の入力端
子に入力される。
この比較器７は前記三角波と前記増幅器８の出力を比較
してパルス幅変調されたパルス信号を出力する。このパ
ルス信号は増幅器６によって増幅された後、ＯＲゲート
１６の一方の入力端子に印加される。
してパルス幅変調されたパルス信号を出力する。このパ
ルス信号は増幅器６によって増幅された後、ＯＲゲート
１６の一方の入力端子に印加される。
一方、入力端子１に電圧が印加され、該電圧がライン１
．を経℃短絡検出回路４に伝えられると、短絡検出用ト
ランジスタ＋４のコレクタ電位は、抵抗１２とコンデン
サ１５により決まる時定数により上昇する。一方、トラ
ンジスタ１４のベースには、前記コレクタ電位が上昇を
続けている間にベース電位が発生し、トランジスタ１４
はコレクタ電位が十分に上昇する前にオンになる。この
ため、該コレクタ電位は大きくなる前に略零電圧になり
、この略零電圧はライン’２１ ＯＲゲート１６をへて
ＳＷ−ＴＲ８３のベースに印加される。
．を経℃短絡検出回路４に伝えられると、短絡検出用ト
ランジスタ＋４のコレクタ電位は、抵抗１２とコンデン
サ１５により決まる時定数により上昇する。一方、トラ
ンジスタ１４のベースには、前記コレクタ電位が上昇を
続けている間にベース電位が発生し、トランジスタ１４
はコレクタ電位が十分に上昇する前にオンになる。この
ため、該コレクタ電位は大きくなる前に略零電圧になり
、この略零電圧はライン’２１ ＯＲゲート１６をへて
ＳＷ−ＴＲ８３のベースに印加される。
したがって、ＳＷ−ＴＲ８５はオフにならず、オン状態
になる。換言すれば、前記抵抗１２とコンデンサ１６に
より、電源立ち上り時に短絡検出回路４が作動するのが
妨げられる。
になる。換言すれば、前記抵抗１２とコンデンサ１６に
より、電源立ち上り時に短絡検出回路４が作動するのが
妨げられる。
トランジスタ１４０オン状態は、入力端子１に印加され
るｔ源電圧が立ち上り、安定になりた後も続くことは明
らかである。
るｔ源電圧が立ち上り、安定になりた後も続くことは明
らかである。
以上のようＫ、正常時には、短絡検出回路４か−らはラ
インｔ２を鼾てロウレベルの電圧が、一方、Ｓｗ−Ｒｅ
ｇ用ｉｅ５からはパルス幅変調されたパルス信号がＯＲ
ゲート１６を経て、トランジスタ６のベースに印加され
る。したがって、トランジスタ３は、前記パルス幅変調
されたパルス信号のデユーティに応じたオン、オフを繰
り返し、第１図の回路は安定した電源としての作用を行
う。
インｔ２を鼾てロウレベルの電圧が、一方、Ｓｗ−Ｒｅ
ｇ用ｉｅ５からはパルス幅変調されたパルス信号がＯＲ
ゲート１６を経て、トランジスタ６のベースに印加され
る。したがって、トランジスタ３は、前記パルス幅変調
されたパルス信号のデユーティに応じたオン、オフを繰
り返し、第１図の回路は安定した電源としての作用を行
う。
ところで、安定な出力電圧が発生した後に、何らかの原
因で、出力短絡が発生すると、抵抗１０および１１の接
続点の電位、すなわちトランジスタ１４０ベース電圧が
低下し、トランジスタ１４はオフになる。その結果、ト
ランジスタ１４のコレクタ電位は上昇する。
因で、出力短絡が発生すると、抵抗１０および１１の接
続点の電位、すなわちトランジスタ１４０ベース電圧が
低下し、トランジスタ１４はオフになる。その結果、ト
ランジスタ１４のコレクタ電位は上昇する。
該コレクタの電位が上昇すると、ＯＲゲート１６０入力
端子の電位がハイレベルとなり、５Ｗ−ＴＲ８Ｆｉのベ
ース電位がハイレベルとなる。このため、ＳＷ・−ＴＢ
Ｓ ６はオフになる。この結果。
端子の電位がハイレベルとなり、５Ｗ−ＴＲ８Ｆｉのベ
ース電位がハイレベルとなる。このため、ＳＷ・−ＴＢ
Ｓ ６はオフになる。この結果。
入力端子ＩＫ印加されている電圧は遮断され、出力端子
の電圧は零になる。
の電圧は零になる。
上記のよ５に、短絡検出回路４が作動して、一旦ＳＷ−
ＴＲ８３がオフになると、この状態は入力端子盲の電圧
が一度零電位となるまで保持される。したがっ℃、本実
施例によれば、本発明の目的である、出力短絡時の保護
をすることが可能となる゛。
ＴＲ８３がオフになると、この状態は入力端子盲の電圧
が一度零電位となるまで保持される。したがっ℃、本実
施例によれば、本発明の目的である、出力短絡時の保護
をすることが可能となる゛。
以上のように、本実施例では、出力側の短絡検知を従来
のようにパワーラインに挿入された電流検出素子で行な
わず、出力側の電圧を検知してパワーラインに挿入され
たスイッチング素子を制御するようにしているので、電
力損失が非常に小さくなる。
のようにパワーラインに挿入された電流検出素子で行な
わず、出力側の電圧を検知してパワーラインに挿入され
たスイッチング素子を制御するようにしているので、電
力損失が非常に小さくなる。
（効 果）
本発明によれば、最小限度の回路構成でかつ、電力損失
を従来回路に比べほとんど無視できる出力短絡回路回路
を提供することができる。さらに、本発明による出力短
絡回路は熱損失が従来方式に比べ無視できるために、五
〇内部回路に組込むことが容易になるという利点がある
。
を従来回路に比べほとんど無視できる出力短絡回路回路
を提供することができる。さらに、本発明による出力短
絡回路は熱損失が従来方式に比べ無視できるために、五
〇内部回路に組込むことが容易になるという利点がある
。
第１図は本発明の一実施例の回路図を示す。
３・・・スイッチング・トランジスタ（ＳＷ−ＴＲ８）
、４・・・短絡保護回路、５・・・スイッチング・レギ
ュレータ（Ｓｖ−Ｒｅｇ ）用１Ｃ１＋ ４−・・短絡
検出トランジスタ 代理人弁理士 平 木 道 人
、４・・・短絡保護回路、５・・・スイッチング・レギ
ュレータ（Ｓｖ−Ｒｅｇ ）用１Ｃ１＋ ４−・・短絡
検出トランジスタ 代理人弁理士 平 木 道 人
Claims (3)
- （１）非安定化直流電源入力端子と安定化電源出力端子
を持ち、前記入力端子と前記出力端子との間に、各々チ
ョークコイルを介して第１のスイッチング素子を直列に
接続した電源回路において、前記安定化電源出力端子側
の電圧の低下を検出する手段と、該手段により前記電圧
が低下したことが検出された時駆動される第２のスイッ
チング素子を具備し、該第２のスイッチング素子の出力
により、前記第１のスイッチング素子を開放状態に保つ
ようにしたことを特徴とする電源回路の出力短絡保護回
路。 - （２）前記電源回路がスイッチングレギュレータである
ことを特徴とする特許 載の電源回路の出力短絡保護回路。 - （３）前記第１および第２のスイッチング素子がトラン
ジスタであることを特徴とする前記特許請求の範囲第１
項又は第２項記載の電源回路の出力短絡保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24994283A JPS60141122A (ja) | 1983-12-28 | 1983-12-28 | 電源回路の出力短絡保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24994283A JPS60141122A (ja) | 1983-12-28 | 1983-12-28 | 電源回路の出力短絡保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60141122A true JPS60141122A (ja) | 1985-07-26 |
Family
ID=17200463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24994283A Pending JPS60141122A (ja) | 1983-12-28 | 1983-12-28 | 電源回路の出力短絡保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60141122A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62201018A (ja) * | 1986-02-25 | 1987-09-04 | 松下電器産業株式会社 | 電源保護回路 |
| JPH0548539U (ja) * | 1991-11-26 | 1993-06-25 | 日本電気ホームエレクトロニクス株式会社 | 昇圧回路 |
| JP2011501405A (ja) * | 2007-10-10 | 2011-01-06 | キム，チャン−ス | 貫通口開閉構造を有する閉回路電流変性器 |
-
1983
- 1983-12-28 JP JP24994283A patent/JPS60141122A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62201018A (ja) * | 1986-02-25 | 1987-09-04 | 松下電器産業株式会社 | 電源保護回路 |
| JPH0548539U (ja) * | 1991-11-26 | 1993-06-25 | 日本電気ホームエレクトロニクス株式会社 | 昇圧回路 |
| JP2011501405A (ja) * | 2007-10-10 | 2011-01-06 | キム，チャン−ス | 貫通口開閉構造を有する閉回路電流変性器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942866A (en) | PWM control circuit for a DC brushless fan | |
| US4621313A (en) | Soft-start capacitor discharge circuit | |
| US4494064A (en) | Direct current inrush limiting circuit | |
| US6108182A (en) | Overcurrent sensing circuit and self adjusting blanking | |
| US5784231A (en) | Overvoltage protection for SMPS based on demagnetization signal | |
| KR970055034A (ko) | 역률 보상 회로 | |
| JPS62250827A (ja) | 過電流しや断回路 | |
| US5923154A (en) | Voltage boost circuit | |
| JPH0120808B2 (ja) | ||
| US4328537A (en) | Circuit arrangement for limiting and regulating the collector current of the control element transistor of a switching network component | |
| JPS60141122A (ja) | 電源回路の出力短絡保護回路 | |
| JP4022223B2 (ja) | 交流電圧を変換するための装置及び方法 | |
| JP3504016B2 (ja) | スイッチング電源回路 | |
| US7936216B2 (en) | True current limiting | |
| GB2054305A (en) | Arrangement for protecting against circuit overloading | |
| JP3419134B2 (ja) | 自励式コンバータ装置 | |
| JPH09149631A (ja) | 電源装置 | |
| US3136958A (en) | Surge voltage protective circuit for transistor oscillators | |
| US5949275A (en) | Dual output voltage boost circuit | |
| JPH04142468A (ja) | インテリジェントｉｃの過電流検出回路 | |
| JP3267108B2 (ja) | モータの制御装置 | |
| KR200142710Y1 (ko) | 스위칭모드 전원 공급장치의 시간 지연회로 | |
| JPS5925115B2 (ja) | 半導体式機関点火装置 | |
| US5696871A (en) | DC motor control circuit | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 |