JPS6145860B2 - - Google Patents
Info
- Publication number
- JPS6145860B2 JPS6145860B2 JP53123660A JP12366078A JPS6145860B2 JP S6145860 B2 JPS6145860 B2 JP S6145860B2 JP 53123660 A JP53123660 A JP 53123660A JP 12366078 A JP12366078 A JP 12366078A JP S6145860 B2 JPS6145860 B2 JP S6145860B2
- Authority
- JP
- Japan
- Prior art keywords
- oxidation
- region
- film
- unit
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000008188 pellet Substances 0.000 claims description 31
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000002265 prevention Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 239000003963 antioxidant agent Substances 0.000 claims description 3
- 230000003078 antioxidant effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000003064 anti-oxidating effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は選択酸化を用いる半導体装置の製造方
法に関する。
法に関する。
選択酸化は、半導体装置の能動領域以外で実施
することにより半導体装置の特性、および製造歩
留りを向上させるために用いられる。例えばシリ
コンを用いた場合でのトランジスタについて説明
すると、トランジスタの能動領域以外を選択酸化
する時、酸化防止膜として通常窒化シリコンを用
いる。この時、シリコン表面に成長された窒化シ
リコンを能動領域にだけ残し、その後熱酸化を行
なえば、能動領域以外でのみ酸化が進行する。こ
の熱酸化時に熱膨張率の差違により酸化防止膜の
窒化シリコンにクラツクが発生しやすくクラツク
が酸化中に発生すれば、クラツクした能動領域で
熱酸化が進行し、トランジスタの特性および製造
歩留りを著しく低下させる。
することにより半導体装置の特性、および製造歩
留りを向上させるために用いられる。例えばシリ
コンを用いた場合でのトランジスタについて説明
すると、トランジスタの能動領域以外を選択酸化
する時、酸化防止膜として通常窒化シリコンを用
いる。この時、シリコン表面に成長された窒化シ
リコンを能動領域にだけ残し、その後熱酸化を行
なえば、能動領域以外でのみ酸化が進行する。こ
の熱酸化時に熱膨張率の差違により酸化防止膜の
窒化シリコンにクラツクが発生しやすくクラツク
が酸化中に発生すれば、クラツクした能動領域で
熱酸化が進行し、トランジスタの特性および製造
歩留りを著しく低下させる。
第１図にトランジスタにおける従来の実施例を
示す。図中、１は複数個並設されたうちの１つの
単位ペレツトを示し、シリコンで形成されてい
る。２はトランジスタの能動領域となる領域、３
は酸化防止膜の窒化シリコン、４及び５は能動領
域の近傍にあつて酸化膜を形成する領域を示す。
４及び５の領域には熱酸化により熱酸化膜が形成
されるが、熱酸化時に酸化防止膜の窒化シリコン
とシリコンの膨張率の違いにより歪が発生する。
その歪の大きさは、単位ペレツトが複数個配列さ
れ、しかも酸化防止膜の窒化シリコンが連続して
形成されているために歪が増加し、窒化シリコン
にクラツクが発生しやすくなる。しかしながら、
歪は窒化シリコンを薄くすれば緩和されるが、薄
くすればするほど窒化シリコンのピンホールが増
し、ピンホールの箇所で酸化が進行し、クラツク
した場合と同様な結果となり、トランジスタの特
性および製造歩留りを低下させる。
示す。図中、１は複数個並設されたうちの１つの
単位ペレツトを示し、シリコンで形成されてい
る。２はトランジスタの能動領域となる領域、３
は酸化防止膜の窒化シリコン、４及び５は能動領
域の近傍にあつて酸化膜を形成する領域を示す。
４及び５の領域には熱酸化により熱酸化膜が形成
されるが、熱酸化時に酸化防止膜の窒化シリコン
とシリコンの膨張率の違いにより歪が発生する。
その歪の大きさは、単位ペレツトが複数個配列さ
れ、しかも酸化防止膜の窒化シリコンが連続して
形成されているために歪が増加し、窒化シリコン
にクラツクが発生しやすくなる。しかしながら、
歪は窒化シリコンを薄くすれば緩和されるが、薄
くすればするほど窒化シリコンのピンホールが増
し、ピンホールの箇所で酸化が進行し、クラツク
した場合と同様な結果となり、トランジスタの特
性および製造歩留りを低下させる。
第２図に他の実施例を示す。第２図で第１図と
異なる点は、単位ペレツト６の周辺部において酸
化防止膜の窒化シリコンが形成されない領域１１
が設けられることである。この領域１１は、単位
ペレツトが複数個並設されたものを単位ペレツト
に切断する為の領域であつて、その巾は40μ前後
が一般的である。つまり、領域１１でも酸化が進
行し、その面積が大きいことからシリコンと酸化
シリコンとの間に歪が発生し、トランジスタの特
性および製造歩留りを低下させる。また切断箇所
の酸化シリコンの厚さが増し切断しにくくもな
る。
異なる点は、単位ペレツト６の周辺部において酸
化防止膜の窒化シリコンが形成されない領域１１
が設けられることである。この領域１１は、単位
ペレツトが複数個並設されたものを単位ペレツト
に切断する為の領域であつて、その巾は40μ前後
が一般的である。つまり、領域１１でも酸化が進
行し、その面積が大きいことからシリコンと酸化
シリコンとの間に歪が発生し、トランジスタの特
性および製造歩留りを低下させる。また切断箇所
の酸化シリコンの厚さが増し切断しにくくもな
る。
第３図に従来の他の実施例を示す。第３図は、
単位ペレツト１２の表面にトランジスタの能動領
域となる領域１３にのみ酸化防止膜の窒化シリコ
ンが形成される場合である。第３図では窒化シリ
コンが存在する領域が独立している為に複数個単
位ペレツトが配列されても、熱酸化時の窒化シリ
コンとシリコンとの間に生ずる歪は増加すること
がなく、窒化シリコンにクラツクが発生しにくく
なる。しかしながら熱酸化される領域１４が能動
領域１３以外の全体を占める為に、熱酸化膜が厚
く成長する時は、熱酸化膜とシリコンとの間に膨
張率の違いによる熱歪が増加し、トランジスタの
特性を低下させる。
単位ペレツト１２の表面にトランジスタの能動領
域となる領域１３にのみ酸化防止膜の窒化シリコ
ンが形成される場合である。第３図では窒化シリ
コンが存在する領域が独立している為に複数個単
位ペレツトが配列されても、熱酸化時の窒化シリ
コンとシリコンとの間に生ずる歪は増加すること
がなく、窒化シリコンにクラツクが発生しにくく
なる。しかしながら熱酸化される領域１４が能動
領域１３以外の全体を占める為に、熱酸化膜が厚
く成長する時は、熱酸化膜とシリコンとの間に膨
張率の違いによる熱歪が増加し、トランジスタの
特性を低下させる。
本発明は上記欠点を改善除去する半導体装置の
製造方法を提供するもので、すなわち、酸化防止
膜を単位ペレツト表面に形成する工程を含む半導
体装置の製造方法において、シリコンと酸化防止
膜との熱歪による酸化防止膜のクラツク、および
シリコンと熱酸化膜との熱歪による半導体装置の
特性および製造歩留りの低下を改善する半導体装
置の製造方法を提供するものである。
製造方法を提供するもので、すなわち、酸化防止
膜を単位ペレツト表面に形成する工程を含む半導
体装置の製造方法において、シリコンと酸化防止
膜との熱歪による酸化防止膜のクラツク、および
シリコンと熱酸化膜との熱歪による半導体装置の
特性および製造歩留りの低下を改善する半導体装
置の製造方法を提供するものである。
以下、図面を参照して本発明を詳細に説明す
る。
る。
第４図は、本発明の一実施例において、複数個
並設された単位ペレツトのうち１つの単位ペレツ
トを示す。この実施例は、トランジスタの能動領
域となる領域１９の近傍に酸化膜を形成する領域
１６，１７が２つ設けられる場合を示し、第１図
のものと同様、領域１６，１７を除いたシリコン
単位ペレツト１５の表面に酸化防止膜である窒化
シリコン１８が形成される。ここで、第１図示の
ものと異なる点は、単位ペレツト１５の周辺部に
おいては全周に渡り窒化シリコンが形成されない
領域２０が新たに設けられることである。
並設された単位ペレツトのうち１つの単位ペレツ
トを示す。この実施例は、トランジスタの能動領
域となる領域１９の近傍に酸化膜を形成する領域
１６，１７が２つ設けられる場合を示し、第１図
のものと同様、領域１６，１７を除いたシリコン
単位ペレツト１５の表面に酸化防止膜である窒化
シリコン１８が形成される。ここで、第１図示の
ものと異なる点は、単位ペレツト１５の周辺部に
おいては全周に渡り窒化シリコンが形成されない
領域２０が新たに設けられることである。
即ち、単位ペレツト１５の周辺部に窒化シリコ
ンを形成しない領域２０を設けることによつて、
隣接する各単位ペレツト間の窒化シリコンの連続
を分断し、窒化シリコンとシリコンとの歪が特定
の単位ペレツトに集中することを防止し、各単位
ペレツトでの歪の大きさを保ち、複数個単位ペレ
ツトが配列した状態での各単位ペレツトの歪の大
きさを等しくさせる様作用させる。また領域２０
は、単位ペレツトを切断する為に設けられる第２
図１１に比較し、十分細くし、その面積を小さく
とることができ、したがつて領域２０に酸化膜が
成長しても歪の大きさは小さい。また領域２０を
切断箇所と一致しない領域に設けることにより、
切断箇所における酸化膜の厚さの増加を防止し、
切断作業の作業性を向上させることができる。つ
まり、複数個単位ペレツトが配列された場合で
も、酸化防止膜を分断することにより歪の増加を
防止し、酸化防止膜の窒化シリコンのクラツクを
防止せんとするものである。
ンを形成しない領域２０を設けることによつて、
隣接する各単位ペレツト間の窒化シリコンの連続
を分断し、窒化シリコンとシリコンとの歪が特定
の単位ペレツトに集中することを防止し、各単位
ペレツトでの歪の大きさを保ち、複数個単位ペレ
ツトが配列した状態での各単位ペレツトの歪の大
きさを等しくさせる様作用させる。また領域２０
は、単位ペレツトを切断する為に設けられる第２
図１１に比較し、十分細くし、その面積を小さく
とることができ、したがつて領域２０に酸化膜が
成長しても歪の大きさは小さい。また領域２０を
切断箇所と一致しない領域に設けることにより、
切断箇所における酸化膜の厚さの増加を防止し、
切断作業の作業性を向上させることができる。つ
まり、複数個単位ペレツトが配列された場合で
も、酸化防止膜を分断することにより歪の増加を
防止し、酸化防止膜の窒化シリコンのクラツクを
防止せんとするものである。
尚、酸化防止膜の厚さをピンホールがなくなる
厚さとしても、熱酸化による熱歪は、単位ペレツ
ト１５に設けられた２０の領域により歪の増加を
防止することが達成され、クラツクが発生しにく
くなる。また第４図の様な形状であれば、厚い熱
酸化膜が単位ペレツト表面に成長されても、その
面積を最小限にとることができる。したがつてシ
リコンと熱酸化膜との間に生じる熱歪を同時に低
減でき熱歪による、トランジスタの特性および製
造歩留りの低下を防止することができる。
厚さとしても、熱酸化による熱歪は、単位ペレツ
ト１５に設けられた２０の領域により歪の増加を
防止することが達成され、クラツクが発生しにく
くなる。また第４図の様な形状であれば、厚い熱
酸化膜が単位ペレツト表面に成長されても、その
面積を最小限にとることができる。したがつてシ
リコンと熱酸化膜との間に生じる熱歪を同時に低
減でき熱歪による、トランジスタの特性および製
造歩留りの低下を防止することができる。
第４図において２０の領域に相当する形状は、
第５図の様に単位ペレツト２１周辺部において酸
化防止膜を形成しない領域２２が各々独立してい
ても前記と同様な効果が得られ、その形状は任意
に与えられてもよい。
第５図の様に単位ペレツト２１周辺部において酸
化防止膜を形成しない領域２２が各々独立してい
ても前記と同様な効果が得られ、その形状は任意
に与えられてもよい。
第１図、第２図および第３図は単位ペレツトの
上面図で酸化防止膜の形状を示す従来例を示す
図、第４図および第５図は単位ペレツトの上面図
で酸化防止膜の形状を示す本発明による実施例を
示す図である。 １５，２１……単位ペレツト、１９……能動領
域となる領域、１６，１７……酸化膜を形成する
領域、２０，２２……単位ペレツト周辺部におい
て酸化防止膜を形成しない領域。
上面図で酸化防止膜の形状を示す従来例を示す
図、第４図および第５図は単位ペレツトの上面図
で酸化防止膜の形状を示す本発明による実施例を
示す図である。 １５，２１……単位ペレツト、１９……能動領
域となる領域、１６，１７……酸化膜を形成する
領域、２０，２２……単位ペレツト周辺部におい
て酸化防止膜を形成しない領域。
Claims (1)
- １ 半導体基体上に複数個並列して形成される単
位ペレツトに、夫々選択的に酸化膜を形成する半
導体装置の製造方法において、前記半導体基体の
一主面全面に酸化防止膜を形成する工程と、前記
単位ペレツトの能動領域の周囲に位置する近傍領
域の、上面に形成された酸化防止膜を除去し、同
時に、各単位ペレツトが前記基体から分割される
際の切断線よりも各単位ペレツトの内側に位置
し、夫々の単位ペレツトの前記能動領域および近
傍領域を帯状態に囲む周囲領域の、上面に形成さ
れた酸化防止膜を除去する工程と、前記基体を加
熱することにより、前記近傍領域および前記周囲
領域に酸化膜を形成する工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12366078A JPS5550639A (en) | 1978-10-09 | 1978-10-09 | Preparation of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12366078A JPS5550639A (en) | 1978-10-09 | 1978-10-09 | Preparation of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5550639A JPS5550639A (en) | 1980-04-12 |
| JPS6145860B2 true JPS6145860B2 (ja) | 1986-10-09 |
Family
ID=14866117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12366078A Granted JPS5550639A (en) | 1978-10-09 | 1978-10-09 | Preparation of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5550639A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286826A (ja) * | 1985-10-14 | 1987-04-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH07111506B2 (ja) * | 1986-05-09 | 1995-11-29 | 浜松ホトニクス株式会社 | 立体視テレビジヨン顕微鏡 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140572A (en) * | 1975-05-30 | 1976-12-03 | Nec Corp | Semiconductor device |
-
1978
- 1978-10-09 JP JP12366078A patent/JPS5550639A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140572A (en) * | 1975-05-30 | 1976-12-03 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5550639A (en) | 1980-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS584814B2 (ja) | 半導体装置 | |
| JPS6016439A (ja) | 半導体装置の製造方法 | |
| JPH10233440A (ja) | 半導体装置の素子分離方法 | |
| JPS60234372A (ja) | 半導体装置の製造方法 | |
| US4039358A (en) | Method of manufacturing an insulated gate type field effect semiconductor device | |
| JPS6145860B2 (ja) | ||
| JPH04130630A (ja) | 集積回路装置用酸化膜およびその形成方法 | |
| JPS5978576A (ja) | 半導体装置およびその製造方法 | |
| JPH08195483A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2006165179A (ja) | 半導体基板およびその製造方法 | |
| JPS6255700B2 (ja) | ||
| US6221778B1 (en) | Method of fabricating a semiconductor device | |
| JPH067557B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH08111419A (ja) | 半導体装置及びその製造方法 | |
| KR0186082B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR101060700B1 (ko) | 이이피롬 셀의 형성방법 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JPS59104140A (ja) | 半導体装置の製造方法 | |
| JPH0817814A (ja) | 素子分離用酸化阻止膜の形成方法 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JP2750724B2 (ja) | 半導体装置の製造方法 | |
| JPH01258448A (ja) | 半導体ペレット | |
| JPS6329553A (ja) | 半導体装置の製造方法 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61219148A (ja) | 半導体装置の製造方法 |