JPH01258448A - 半導体ペレット - Google Patents
半導体ペレットInfo
- Publication number
- JPH01258448A JPH01258448A JP63086529A JP8652988A JPH01258448A JP H01258448 A JPH01258448 A JP H01258448A JP 63086529 A JP63086529 A JP 63086529A JP 8652988 A JP8652988 A JP 8652988A JP H01258448 A JPH01258448 A JP H01258448A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- gold
- plated layer
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000008188 pellet Substances 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000010931 gold Substances 0.000 claims abstract description 21
- 229910052737 gold Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000007747 plating Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 5
- 238000005219 brazing Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005453 pelletization Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体ペレットの構造に関し、特に高出力用
途に使用されるデバイスの構造に関する。
途に使用されるデバイスの構造に関する。
従来、高出力用途の半導体ペレットにおいては、特性及
び信頼度向上のために、デバイスの熱抵抗を低減する方
法としてＰＨＳ技術を採用している。
び信頼度向上のために、デバイスの熱抵抗を低減する方
法としてＰＨＳ技術を採用している。
これは、基板の厚さを３０μｍ位に薄くし、その裏面に
３０〜４０μｍ位の厚い金メッキを施す技術であり、ベ
レット裏面の金メッキ厚は従来ペレット全面に亘って一
定となっていた。
３０〜４０μｍ位の厚い金メッキを施す技術であり、ベ
レット裏面の金メッキ厚は従来ペレット全面に亘って一
定となっていた。
上述した従来のＰＨ３構造では、ベレット裏面全体にわ
たって金メッキの厚さを一定（たとえば３０〜４０μｍ
）となっている。このペレットを３５０℃程度でパッケ
ージにマウントすると、半導体基板の熱膨張率と金メッ
キ部の熱膨張率とが極端に異なるために、第３図の断面
図に示すように、ペレット１１の周辺が凹状にそり、そ
の部分へのマウントろう材５のまわり込みが悪くなる。
たって金メッキの厚さを一定（たとえば３０〜４０μｍ
）となっている。このペレットを３５０℃程度でパッケ
ージにマウントすると、半導体基板の熱膨張率と金メッ
キ部の熱膨張率とが極端に異なるために、第３図の断面
図に示すように、ペレット１１の周辺が凹状にそり、そ
の部分へのマウントろう材５のまわり込みが悪くなる。
そうすると、ペレットの裏面全体が均一にマウントされ
なくなり、高周波動作の際動作接合温度がベレット全体
で均一にならず、高周波特性と信頼度レベルの低下を誘
因するという欠点があった。
なくなり、高周波動作の際動作接合温度がベレット全体
で均一にならず、高周波特性と信頼度レベルの低下を誘
因するという欠点があった。
上記問題点に対し本発明のＰＨＳ構造の半導体ペレット
では、薄くした半導体基板の裏面に施す金メッキは、従
来のように一様な厚さにするのではなく、ペレットの周
辺部では中央部より厚く形成している。その金メッキの
厚さの差は、ペレットをマウントする際、発生するペレ
ットのそり量とほぼ等しい厚さにしている。こうするこ
とにより、実質的にペレットの裏面全体にマウントろう
材がいきわたるようになる。
では、薄くした半導体基板の裏面に施す金メッキは、従
来のように一様な厚さにするのではなく、ペレットの周
辺部では中央部より厚く形成している。その金メッキの
厚さの差は、ペレットをマウントする際、発生するペレ
ットのそり量とほぼ等しい厚さにしている。こうするこ
とにより、実質的にペレットの裏面全体にマウントろう
材がいきわたるようになる。
つぎに本発明を実施例により説明する。
第１図（ａ）は本発明の一実施例の平面図であり、同図
（ｂ）は同図（ａ）のＡ−Ａ線に添って切った断面図を
示している。第１図（ａ）、 （ｂ）において、１は厚
さが約３０μｍの半導体基板で、その裏面には厚さ約３
０μｍの金メッキ２ａが中央部に、周辺部に厚さ約４０
μｍの金メッキ２ｂが施されている。
（ｂ）は同図（ａ）のＡ−Ａ線に添って切った断面図を
示している。第１図（ａ）、 （ｂ）において、１は厚
さが約３０μｍの半導体基板で、その裏面には厚さ約３
０μｍの金メッキ２ａが中央部に、周辺部に厚さ約４０
μｍの金メッキ２ｂが施されている。
このような半導体ペレットはつぎのようにして作られる
。まず、公知技術である拡散酸化とりソグラフィ技術を
駆使してドレイン、ゲート及びソース領域の形成と電極
パターンを完成させた後、ウェハースの裏面を研磨とエ
ツチング技術で３０μｍ程度まで薄くして、その後、ス
クライブ領域のみホトレジストによりカバーした後、金
メッキ技術により４０μｍ程度の厚金メッキを一様に施
す。従来構造であれば、この後はペレッタイズ工程によ
ってペレットが完成する。しかし本発明においては、４
０μｍの金メッキを施した後、再度ペレットの中央部以
外をホトレジストによってカバーし、金エツチングによ
りＩＯμｍ程度除去することにより、周辺部が約４０μ
ｍの厚さ、中央部が約３０μｍ厚さの金メッキ層となる
。その後ペレッタイズ工程により個々のペレットに分割
されたペレットとなる。
。まず、公知技術である拡散酸化とりソグラフィ技術を
駆使してドレイン、ゲート及びソース領域の形成と電極
パターンを完成させた後、ウェハースの裏面を研磨とエ
ツチング技術で３０μｍ程度まで薄くして、その後、ス
クライブ領域のみホトレジストによりカバーした後、金
メッキ技術により４０μｍ程度の厚金メッキを一様に施
す。従来構造であれば、この後はペレッタイズ工程によ
ってペレットが完成する。しかし本発明においては、４
０μｍの金メッキを施した後、再度ペレットの中央部以
外をホトレジストによってカバーし、金エツチングによ
りＩＯμｍ程度除去することにより、周辺部が約４０μ
ｍの厚さ、中央部が約３０μｍ厚さの金メッキ層となる
。その後ペレッタイズ工程により個々のペレットに分割
されたペレットとなる。
以上説明したように本発明は、ＰＨＳを施した半導体ベ
レットにおいて、裏面の厚い金メッキの厚さをペレット
の周辺の方をペレットの中央よりも厚くすることにより
、第２図の断面図に示すように、ペレッ）１０をマウン
トした際に、半導体基板１と裏面の金メッキ２ａ、２ｂ
との熱膨張係数差によるバイメタル効果から生ずるペレ
ット周辺の浮上りによるパッケージごとの隙間がなくな
って、裏面全体が一様にマウントされる。よって熱抵抗
のバラツキが軽減できる。さらに、ペレット裏面の全体
が均一にパッケージにマウントされているため動作接合
温度も均一になり、性能及び信頼度の両面の改善に多大
の効果がある。
レットにおいて、裏面の厚い金メッキの厚さをペレット
の周辺の方をペレットの中央よりも厚くすることにより
、第２図の断面図に示すように、ペレッ）１０をマウン
トした際に、半導体基板１と裏面の金メッキ２ａ、２ｂ
との熱膨張係数差によるバイメタル効果から生ずるペレ
ット周辺の浮上りによるパッケージごとの隙間がなくな
って、裏面全体が一様にマウントされる。よって熱抵抗
のバラツキが軽減できる。さらに、ペレット裏面の全体
が均一にパッケージにマウントされているため動作接合
温度も均一になり、性能及び信頼度の両面の改善に多大
の効果がある。
第１図（ａ）は本発明の一実施例の平面図、同図（ｂ）
は同図（ａ）のＡ−Ａ断面図、第２図は本発明によるペ
レットをマウントした場合の断面図、第３図は従来のペ
レットをマウントした場合の断面図である。 １・・・・・・半導体基板、２，３・・・・・・金メッ
キ層、２ａ・・・・・・金メッキ中央部、２ｂ・・・・
・・金メッキ周辺部、１０．１１・・・・・・半導体ベ
レット。 代理人 弁理士 内 原 音 ＆ 中夾部金メツ＋ 翁３図
は同図（ａ）のＡ−Ａ断面図、第２図は本発明によるペ
レットをマウントした場合の断面図、第３図は従来のペ
レットをマウントした場合の断面図である。 １・・・・・・半導体基板、２，３・・・・・・金メッ
キ層、２ａ・・・・・・金メッキ中央部、２ｂ・・・・
・・金メッキ周辺部、１０．１１・・・・・・半導体ベ
レット。 代理人 弁理士 内 原 音 ＆ 中夾部金メツ＋ 翁３図
Claims (1)
- 半導体基板を薄くし該半導体基板の裏面に厚い金メッ
キを施したＰＨＳ構造を有した半導体ペレットにおいて
、前記金メッキの厚さが、該半導体ペレットの周辺部の
方が中央部よりも厚くなっていることを特徴とする半導
体ペレット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63086529A JPH01258448A (ja) | 1988-04-08 | 1988-04-08 | 半導体ペレット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63086529A JPH01258448A (ja) | 1988-04-08 | 1988-04-08 | 半導体ペレット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01258448A true JPH01258448A (ja) | 1989-10-16 |
Family
ID=13889519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63086529A Pending JPH01258448A (ja) | 1988-04-08 | 1988-04-08 | 半導体ペレット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01258448A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200641A (en) * | 1990-10-04 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including bending-resistant radiating layer |
| WO2004075291A1 (ja) * | 2003-02-24 | 2004-09-02 | Fujitsu Limited | 電子部品と放熱部材および、それらを使用した半導体装置の製造方法 |
-
1988
- 1988-04-08 JP JP63086529A patent/JPH01258448A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200641A (en) * | 1990-10-04 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including bending-resistant radiating layer |
| WO2004075291A1 (ja) * | 2003-02-24 | 2004-09-02 | Fujitsu Limited | 電子部品と放熱部材および、それらを使用した半導体装置の製造方法 |
| US7362577B2 (en) | 2003-02-24 | 2008-04-22 | Fujitsu Limited | Electronic component and radiating member, and method of manufacturing semiconductor device using the component and member |
| CN100383959C (zh) * | 2003-02-24 | 2008-04-23 | 富士通株式会社 | 电子部件以及制造使用该部件的半导体器件的方法 |
| US7911795B2 (en) | 2003-02-24 | 2011-03-22 | Fujitsu Limited | Electronic device including electronic component, heat dissipating member and alloy layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11121475A (ja) | 半導体装置及びその製造方法 | |
| US5929511A (en) | Lead frame for resin sealed semiconductor device | |
| US3913217A (en) | Method of producing a semiconductor device | |
| JPH08153823A (ja) | 半導体チップ搭載用基板 | |
| JPH01258448A (ja) | 半導体ペレット | |
| JP3807639B2 (ja) | 放熱板及びそれを用いた複合半導体装置 | |
| JPH06302727A (ja) | 半導体集積回路装置 | |
| JPS6123350A (ja) | 半導体装置 | |
| JPH10284516A (ja) | 半導体装置およびその製造方法 | |
| KR100311463B1 (ko) | 플레이티드히트씽크제조방법 | |
| JP2756826B2 (ja) | 半導体装置及びその製造方法 | |
| JP2845232B2 (ja) | 半導体装置 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JPS63120431A (ja) | 電力用半導体装置 | |
| JPH08195402A (ja) | 半導体装置およびその製造方法 | |
| JPS5815225A (ja) | 半導体装置基板 | |
| JP2000269401A (ja) | 半導体装置 | |
| US20050136664A1 (en) | Novel process for improved hot carrier injection | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6367751A (ja) | 半導体装置 | |
| JPS6089978A (ja) | 電界効果型トランジスタ | |
| JPH0547924A (ja) | 半導体ウエーハ | |
| JPH05299445A (ja) | 樹脂封止型半導体装置 | |
| JPS6145860B2 (ja) | ||
| JPH02196439A (ja) | 半導体素子のマウント方法 |