JPS5815225A - 半導体装置基板 - Google Patents

半導体装置基板

Info

Publication number
JPS5815225A
JPS5815225A JP11420581A JP11420581A JPS5815225A JP S5815225 A JPS5815225 A JP S5815225A JP 11420581 A JP11420581 A JP 11420581A JP 11420581 A JP11420581 A JP 11420581A JP S5815225 A JPS5815225 A JP S5815225A
Authority
JP
Japan
Prior art keywords
substrate
recesses
formation
reverse
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11420581A
Other languages
English (en)
Inventor
Hiroshi Kawaguchi
浩 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP11420581A priority Critical patent/JPS5815225A/ja
Publication of JPS5815225A publication Critical patent/JPS5815225A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置基板に関する。
従来の半導体用基板は、表面は鏡面ミラーであり、裏面
はラッピング処理が行なわれた基板を使用している。
従来の基板は、半導体集積回路作成の為のパターニング
、熱処理工程において、基板は反り１曲りを生じ、集積
回路の歩留低下等の原因となっている。又、これは高集
積回路素子の形成には重大な支障となる。
本発明はかかる欠点を除失したものでその目的は、高歩
留の集積回路を提供しようとするものである。
第１図において、本発明における半導体基板の断面図実
施例を示す。半導体基板１の表面２＆ま鏡面であり、表
面３は凹凸に加工を行う、凹凸のカロ工に関しては、半
導体集積回路作成にお番するフォトエツチング等により
形成する。
この凹凸を形成す乞事により、半導体集積回路作成時の
パターニング、熱処理、酸イし、拡散工程における裏面
のストレスの緩和が行なわれ、基板は反り９曲りが緩和
される事により歩留の向上刃（得られる。
本発明はかかる歩留の向上等に特にすぐれた効果を有す
るものであり、超高密度素子等にも充分適用が可能であ
る。
【図面の簡単な説明】

Claims (1)

  1. 【特許請求の範囲】 １）基板の裏面もしくは表面に凹凸を形成する事を特徴
    とする半導体装置基板。 ２）基板の裏面及び表面に凹凸を形成する事を特徴とす
    る半導体装置基板。
JP11420581A 1981-07-21 1981-07-21 半導体装置基板 Pending JPS5815225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11420581A JPS5815225A (ja) 1981-07-21 1981-07-21 半導体装置基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11420581A JPS5815225A (ja) 1981-07-21 1981-07-21 半導体装置基板

Publications (1)

Publication Number Publication Date
JPS5815225A true JPS5815225A (ja) 1983-01-28

Family

ID=14631835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11420581A Pending JPS5815225A (ja) 1981-07-21 1981-07-21 半導体装置基板

Country Status (1)

Country Link
JP (1) JPS5815225A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163751A (ja) * 1983-03-07 1984-09-14 Yuasa Battery Co Ltd 蓄電池
JPS62171112A (ja) * 1986-01-23 1987-07-28 Oki Electric Ind Co Ltd 半導体基体の製造方法
JPH01148466A (ja) * 1987-12-02 1989-06-09 Hitachi Electron Eng Co Ltd タブ端子の溶接装置
JPH02144946A (ja) * 1988-11-26 1990-06-04 Mitsubishi Electric Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163751A (ja) * 1983-03-07 1984-09-14 Yuasa Battery Co Ltd 蓄電池
JPS62171112A (ja) * 1986-01-23 1987-07-28 Oki Electric Ind Co Ltd 半導体基体の製造方法
JPH01148466A (ja) * 1987-12-02 1989-06-09 Hitachi Electron Eng Co Ltd タブ端子の溶接装置
JPH02144946A (ja) * 1988-11-26 1990-06-04 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP4098408B2 (ja) 半導体基板の製造方法
JPS5815225A (ja) 半導体装置基板
JPS5912021B2 (ja) 半導体装置の製造方法
JPS5852332B2 (ja) 不純物拡散方法
JPS63198363A (ja) 半導体装置
JPH01241118A (ja) アライメント・マーク
JPS60142519A (ja) 半導体装置の製造方法
JPS6224617A (ja) エピタキシヤル成長方法
JPS6118348B2 (ja)
JPH02246117A (ja) 薄膜形成方法
JPS6020514A (ja) Ｘ線露光用マスク
JPH0231495B2 (ja)
JP2000183156A (ja) 誘電体分離基板及びそれを用いた半導体集積回路装置
JPS58180018A (ja) 半導体基板の製造方法
JPH02143572A (ja) 光電変換装置
JPS5994852A (ja) 半導体装置の製造方法
JPS63293948A (ja) 層間絶縁膜の形成方法
JPH0312773B2 (ja)
JPS6230336A (ja) プラズマ酸化法
JPS63148685A (ja) 太陽電池素子の製造方法
JPS63248137A (ja) 半導体装置の製造方法
JPS5885529A (ja) 半導体装置の製造方法
JPH02303032A (ja) 半導体装置の製造方法
JPS59107525A (ja) 半導体装置
JPH0485810A (ja) 半導体装置の製造方法