JPS58180018A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPS58180018A
JPS58180018A JP6290082A JP6290082A JPS58180018A JP S58180018 A JPS58180018 A JP S58180018A JP 6290082 A JP6290082 A JP 6290082A JP 6290082 A JP6290082 A JP 6290082A JP S58180018 A JPS58180018 A JP S58180018A
Authority
JP
Japan
Prior art keywords
substrate
phosphorus
impurity
warpage
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6290082A
Other languages
English (en)
Other versions
JPH0435898B2 (ja
Inventor
Kunio Yajima
矢嶋　邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP6290082A priority Critical patent/JPS58180018A/ja
Publication of JPS58180018A publication Critical patent/JPS58180018A/ja
Publication of JPH0435898B2 publication Critical patent/JPH0435898B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体基板の製造方法、特にエピタキシャル層
を有する半導体基板の製造方法に関する。
従来の方法を第１図に示す。先ず第１図Ａの如く１、ア
ンチモン（ｓｂ）を不純物として用いた５×１０％”　
程度の高不純物濃度のｔ型の半導体基板（１）を準備す
る。基板（１）はそりの発生を防止するために約３９０
戸の厚みにする。次に第１図Ｂに示す如く、基板（１）
の−主面上にリンを不純物とするＮ−型のエピタキシャ
ル層（２）を生長させる。この際に基板（１）がエピタ
キシャル層（２）側に若干そる。
更に第１図Ｃに示す如く、コレクタ直列抵抗を下げるた
めに基板（１）をバックエッチにより薄くすると、この
そりは助長されて更にそりを大きくする。
この結果基板（１）に生ずるそりは、フォトエツチング
工程等においてマスク合せが困難となり、最悪の場合基
板（１）の割れを発生する。
本発明は斯点に鑑みてなされ、従来の欠点を大巾に改善
する半導体基板の製造方法を提供するものである。以下
に第２図を参照して本発明の一実施例を詳述する。
先ずアンチモン（ｓｂ）を不純物として用いた５Ｘ　１
０　％”　　の高不純物濃度のＮ＋型のシリコン半導体
基板αυを用意する。基板ＯＤの厚みは約３９０ｐ鴎も
のを用いる。続いて第２図Ａに示す如く基板（１１１の
両面に約５０μｍの厚さ以上に表面不純物濃度が５　Ｘ
　Ｉ　Ｑ　’　７（’ＩＩ”以上になる様にＮ＋型の拡
散領域０２を形成する。不純物としてはリンを用いる。
なお本工程で基板圓の片面のみに拡散領域＠を形成して
も良い。
次に基板αυの片面をエツチングして拡散領域０２の一
方を除去し、エツチング面を鏡面加工する。
続いて第２図Ｂに示す如く鏡面加工面上にリンをドープ
したＮ−型エピタキシャル層（至）を生長させる。
斯上した如く本発明はリンを不純物とする拡散領域（２
）を形成することに最大の特徴を有している。
すなわちリンをドープした場合その側に基板αυがそる
性質があり、この性質と前述したエピタキシャル層（２
）側へのそりとを相殺することによってそりを最少限に
押えることにある。具体的には従来方法では直径７６φ
鱈のウェハーで約７０−のエピタキシャル層を生長した
場合に０．１５〜０．２ｆｌのそりが発生していたのが
、本発明では拡散領域＠を約１００ｐ形成すると０．０
５〜０．１ｍｓ＋程度のそりに低減できた。
以上に詳述した如く本発明ではＮ＋拡散領域（２）によ
り基板αＢのそりを最少限にでき、且つバルク抵抗も大
巾に低下できる利点を有する。この結果フォトエツチン
グ工程等でのマスク合せ精度も維持でき、量産性を向上
できる。
【図面の簡単な説明】
第１図Ａ、Ｂ、Ｏは従来例を説明する断面図、第２図Ａ
、Ｂは本発明を説明する断面図である。 αＤはＮ　型の半導体基板、＠はＮ＋型の拡散領域、α
ｊはＮ−型のエピタキシャル層である。

Claims (1)

    【特許請求の範囲】
  1. １、−導電型で高不純物濃度を有する半導体基板の少く
    とも片面に更に高不純物濃度になる様に一導電型の不純
    物を拡散し、然る後前記基板の反対主面を鏡面化し該鏡
    面上に一導電型のエピタキシャル層を形成することを特
    徴とする半導体基板の製造方法。
JP6290082A 1982-04-14 1982-04-14 半導体基板の製造方法 Granted JPS58180018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6290082A JPS58180018A (ja) 1982-04-14 1982-04-14 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6290082A JPS58180018A (ja) 1982-04-14 1982-04-14 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPS58180018A true JPS58180018A (ja) 1983-10-21
JPH0435898B2 JPH0435898B2 (ja) 1992-06-12

Family

ID=13213581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6290082A Granted JPS58180018A (ja) 1982-04-14 1982-04-14 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPS58180018A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147522A (ja) * 1984-12-20 1986-07-05 Sanyo Electric Co Ltd 半導体基板の製造方法
FR2661040A1 (fr) * 1990-04-13 1991-10-18 Thomson Csf Procede d'adaptation entre deux materiaux semiconducteurs cristallises, et dispositif semiconducteur.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5162974A (en) * 1974-11-29 1976-05-31 Matsushita Electronics Corp Handotaisochino seizohoho

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5162974A (en) * 1974-11-29 1976-05-31 Matsushita Electronics Corp Handotaisochino seizohoho

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147522A (ja) * 1984-12-20 1986-07-05 Sanyo Electric Co Ltd 半導体基板の製造方法
FR2661040A1 (fr) * 1990-04-13 1991-10-18 Thomson Csf Procede d'adaptation entre deux materiaux semiconducteurs cristallises, et dispositif semiconducteur.

Also Published As

Publication number Publication date
JPH0435898B2 (ja) 1992-06-12

Similar Documents

Publication Publication Date Title
JPS62219636A (ja) 半導体装置
JPS5824007B2 (ja) 半導体装置の製造方法
JPS58180018A (ja) 半導体基板の製造方法
JPS60211877A (ja) 半導体装置の製造方法
JPS60111466A (ja) 半導体装置の製造方法
JPS5961191A (ja) 半導体装置の製造方法
JPS6361786B2 (ja)
JPH05121345A (ja) 半導体装置の製造方法
JPH06224290A (ja) 半導体装置の製造方法
JPS6224617A (ja) エピタキシヤル成長方法
JP2857206B2 (ja) 縦型サイリスタの製造方法
JPS6084871A (ja) メサ形半導体
JPH02214163A (ja) サイリスタの製造方法
JPS5951545A (ja) 半導体装置
JPS5866367A (ja) 半導体整流装置及びその製造方法
JPS6177343A (ja) 半導体装置の製造方法
JPS613424A (ja) 誘電体分離基板
JPH04242976A (ja) サイリスタの製造方法
JPS5921017A (ja) 半導体装置の製造方法
JPS6027175A (ja) 半導体素子およびその製造方法
KR970030289A (ko) 반도체 장치의 제조방법(method of fabricating semiconductor device)
JPH0697014A (ja) ウエハ及びその作成方法
JPS59117217A (ja) 半導体素子の製造方法
JPS6084876A (ja) パワ−トランジスタの製法
JPH0423438A (ja) 半導体装置の製造方法