JP2006165179A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法 Download PDFInfo
- Publication number
- JP2006165179A JP2006165179A JP2004352896A JP2004352896A JP2006165179A JP 2006165179 A JP2006165179 A JP 2006165179A JP 2004352896 A JP2004352896 A JP 2004352896A JP 2004352896 A JP2004352896 A JP 2004352896A JP 2006165179 A JP2006165179 A JP 2006165179A
- Authority
- JP
- Japan
- Prior art keywords
- electrode film
- contact electrode
- semiconductor substrate
- substrate
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】この半導体基板は、基板1の表面に所望の半導体素子を形成するための領域を有し、基板裏面側には略全面にわたって同面を被覆するコンタクト電極膜2が設けられる。そして、コンタクト電極膜2は、そのコンタクト領域が基板裏面の略全面にわたって細分化される態様でパターニングされ、詳しくは基板裏面の略全面にわたる多数の正方形からなる集合パターンをもって形成される。
【選択図】 図1
Description
・前記基板裏面の略全面にわたる多数の多角形状からなる集合パターン。
あるいは、請求項6に記載の発明によるように、
・前記基板裏面の略全面にわたる多数の小円からなる集合パターン。
といったパターンが有効である。これらパターンによれば、基板裏面の略全面にわたってコンタクト領域が細分化される前記コンタクト電極膜も容易に実現されるようになる。しかも、請求項6に記載の構造にあっては、角のない円形状からなる集合パターンであるため、そのパターニングに際してのレジスト残り等に起因するプロセス異常が好適に抑制されるようになる。また、上記請求項4に記載の構造にあっても、請求項5に記載の発明によるように、前記集合パターンを構成する多角形状をそれぞれ丸角にされたものとすることで、同様の効果が得られるようになる。
・前記コンタクト電極膜の下地となる基板の裏面に、前記コンタクト電極膜のパターンに対応したパターンを有するトレンチが形成された構造。
あるいは、請求項9に記載の発明によるように、
・前記基板の裏面に、前記コンタクト電極膜の非コンタクト領域に対応したパターンをもって、そのパターンに応じて前記コンタクト電極膜をパターニングするマスク材が設けられた構造。
といった構造を採用することが特に有効であり、それらトレンチやマスク材による段差を通じて自由度の高いパターン設計が可能となる。
以下、この発明に係る半導体基板およびその製造方法についてその第1の実施の形態を示す。
(1)基板表面には所望の半導体素子を形成するための領域を有し、基板裏面側には、略全面にわたって同面を被覆するコンタクト電極膜2が設けられる半導体基板として、上記コンタクト電極膜2を、そのコンタクト領域が基板裏面の略全面にわたって細分化される態様でパターニングされたものとした。これにより、基板裏面の略全面を覆うコンタクト電極膜2の成膜後に同コンタクト電極膜2のオーミックコンタクト(オーミック特性)を得るべく高温処理を行った場合であれ、当該基板の略全面にわたって上記高温処理による応力の印加が分離、分散されるようになり、ひいては前述した高温処理の加熱に起因する基板反りの軽減が図られるようになる。
(5)上記コンタクト電極膜2を、基板1との界面でシリサイド化されるものとした。これにより、コンタクト電極膜2と基板1との間に良好なオーミックコンタクト(オーミック特性)が得られるようになる。
以下、この発明に係る半導体基板およびその製造方法についてその第2の実施の形態を示す。
以下、この発明に係る半導体基板およびその製造方法についてその第3の実施の形態を示す。
なお、上記各実施の形態は、以下のように変更して実施してもよい。
・上記第2の実施の形態においては、コンタクト電極膜2の材料として、Ti、Ni、Au、Co、Fe、Mg、Ca、Mn、Moのいずれか1つを採用するとともに、マスク材3の材料として、W、Pt、Crのいずれか1つを採用することとした。しかしこれに限られることなく、コンタクト電極膜2の材料として「ΔG<0」なる条件を満たす材料を採用するとともに、マスク材3の材料として「ΔG>0」なる条件を満たす材料を採用することで、前記(9)の効果に準じた効果は得られるようになる。
・また、上記第3の実施の形態においては、当該半導体装置を製造するに際して、上記トレンチTの深さ寸法iを、コンタクト電極膜2および2aの膜厚寸法jよりも大きく設定することとしたが、これも必須の構成ではない。上記トレンチTによってコンタクト電極膜2が所望のパターンにパターニングされることで足り、これら寸法iおよびjの関係は基本的に任意に設定することができる。
・上記各実施の形態においては、コンタクト電極膜2を、コンタクト領域として基板裏面の略全面にわたる多数の正方形からなる集合パターンをもって形成されるものとした。しかし、これに限られることなく、例えばコンタクト領域として正方形以外の多角形状(長方形、三角形、五角形、六角形、八角形、等々)からなる集合パターンをもって形成されるものも、上記コンタクト電極膜2として適宜採用することができる。
Claims (23)
- 基板表面には所望の半導体素子を形成するための領域を有し、基板裏面側には略全面にわたって同面を被覆するコンタクト電極膜が設けられてなる半導体基板であって、
前記基板裏面の略全面を覆うコンタクト電極膜は、基板に対する応力を緩和するかたちでパターニングされてなる
ことを特徴とする半導体基板。 - 前記コンタクト電極膜は、そのコンタクト領域が少なくとも2つの部分に完全に分離されるかたちでパターニングされてなる
請求項1に記載の半導体基板。 - 前記コンタクト電極膜は、前記コンタクト領域が前記基板裏面の略全面にわたって細分化されるかたちでパターニングされてなる
請求項2に記載の半導体基板。 - 前記コンタクト電極膜は、前記コンタクト領域として、前記基板裏面の略全面にわたる多数の多角形状からなる集合パターンをもって形成されてなる
請求項3に記載の半導体基板。 - 前記集合パターンを構成する多角形状は、それぞれ丸角にされてなる
請求項4に記載の半導体基板。 - 前記コンタクト電極膜は、前記コンタクト領域として、前記基板裏面の略全面にわたる多数の小円からなる集合パターンをもって形成されてなる
請求項3に記載の半導体基板。 - 前記コンタクト電極膜は、下地に設けられた段差を利用してパターニングされてなる
請求項1〜6のいずれか一項に記載の半導体基板。 - 前記コンタクト電極膜の下地となる基板の裏面には、前記コンタクト電極膜のパターンに対応したパターンを有するトレンチが形成されてなる
請求項7に記載の半導体基板。 - 前記基板の裏面には、前記コンタクト電極膜の非コンタクト領域に対応したパターンをもって、そのパターンに応じて前記コンタクト電極膜をパターニングするマスク材が設けられてなる
請求項7に記載の半導体基板。 - 前記コンタクト電極膜をパターニングするマスク材は、ダイシング時にスクライブライン上に載って切削除去されるようなパターンをもって形成されてなる
請求項9に記載の半導体基板。 - 前記コンタクト電極膜が基板との界面でシリサイド化してなる
請求項1〜10のいずれか一項に記載の半導体基板。 - 当該基板との反応前後のギブス自由エネルギー変化をΔGとするとき、前記コンタクト電極膜は「ΔG<0」なる条件を満たす材料からなり、前記コンタクト電極膜をパターニングするマスク材は「ΔG>0」なる条件を満たす材料からなる
請求項9または10に記載の半導体基板。 - 当該半導体基板は、炭化珪素からなる半導体基板である
請求項1〜12のいずれか一項に記載の半導体基板。 - 当該半導体基板が炭化珪素からなる半導体基板であり、前記コンタクト電極膜はTi、Ni、Au、Co、Fe、Mg、Ca、Mn、Moのいずれか1つからなり、前記コンタクト電極膜をパターニングするマスク材はW、Pt、Crのいずれか1つからなる
請求項12に記載の半導体基板。 - 表面に所望の半導体素子を形成するための領域を有する半導体基板の裏面側にその一面を完全に覆う態様でコンタクト電極膜を成膜し、その成膜したコンタクト電極膜をパターニングした後、適宜の熱処理を施して同コンタクト電極膜を前記半導体基板との界面でシリサイド化させる
ことを特徴とする半導体基板の製造方法。 - 表面に所望の半導体素子を形成するための領域を有する半導体基板の裏面側に対し略全面にわたって同面を被覆するコンタクト電極膜を形成するに先立ち、前記コンタクト電極膜の下地となる基板の裏面に、所定のパターンを有するトレンチを形成し、その後、このトレンチの形成された前記基板の裏面に対して前記コンタクト電極膜を成膜する
ことを特徴とする半導体基板の製造方法。 - 前記トレンチの深さは、前記コンタクト電極膜の膜厚よりも大きく設定される
請求項16に記載の半導体基板の製造方法。 - 前記コンタクト電極膜を成膜した後、適宜の熱処理を施して同コンタクト電極膜を前記半導体基板との界面でシリサイド化させる
請求項16または17に記載の半導体基板の製造方法。 - 表面に所望の半導体素子を形成するための領域を有する半導体基板の裏面側に略全面にわたって同面を被覆するコンタクト電極膜を形成するに先立ち、同半導体基板の裏面に、前記コンタクト電極膜の非コンタクト領域に対応したパターンを有するマスク材を形成し、その後、このマスク材の形成された前記基板の裏面に対して前記コンタクト電極膜を成膜する
ことを特徴とする半導体基板の製造方法。 - 前記マスク材の膜厚は、前記コンタクト電極膜の膜厚よりも小さく設定される
請求項19に記載の半導体基板の製造方法。 - 前記コンタクト電極膜を成膜した後、適宜の熱処理を施して同コンタクト電極膜を前記半導体基板との界面でシリサイド化させる
請求項19または20に記載の半導体基板の製造方法。 - ダイシング時において、前記コンタクト電極膜の非コンタクト領域に対応したパターンを有するマスク材を切削除去する
請求項19〜21のいずれか一項に記載の半導体基板の製造方法。 - 前記半導体基板は、炭化珪素からなる半導体基板である
請求項15〜22のいずれか一項に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004352896A JP4904688B2 (ja) | 2004-12-06 | 2004-12-06 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004352896A JP4904688B2 (ja) | 2004-12-06 | 2004-12-06 | 半導体基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165179A true JP2006165179A (ja) | 2006-06-22 |
JP4904688B2 JP4904688B2 (ja) | 2012-03-28 |
Family
ID=36666859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004352896A Expired - Fee Related JP4904688B2 (ja) | 2004-12-06 | 2004-12-06 | 半導体基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4904688B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164509A (ja) * | 2008-01-10 | 2009-07-23 | Mitsubishi Electric Corp | 太陽電池素子及びその製造方法 |
JP2010118573A (ja) * | 2008-11-14 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2012186425A (ja) * | 2011-03-08 | 2012-09-27 | Seiko Instruments Inc | 半導体装置および半導体装置の製造方法 |
JP2015005635A (ja) * | 2013-06-21 | 2015-01-08 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2019050299A (ja) * | 2017-09-11 | 2019-03-28 | 住友電気工業株式会社 | 炭化珪素半導体ウエハおよび炭化珪素半導体装置 |
WO2021010380A1 (ja) * | 2019-07-17 | 2021-01-21 | 住友電気工業株式会社 | 半導体チップ及び半導体チップの製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6420752A (en) * | 1987-07-16 | 1989-01-24 | Fujitsu Ltd | Frame synchronizing circuit |
JPH04342172A (ja) * | 1991-05-17 | 1992-11-27 | Mitsubishi Electric Corp | 半導体装置 |
JPH05110122A (ja) * | 1991-10-17 | 1993-04-30 | Sharp Corp | 光電変換装置及びその製造方法 |
JPH08106084A (ja) * | 1994-10-04 | 1996-04-23 | Toppan Printing Co Ltd | 樹脂製ブラックマトリクスの形成方法 |
JP2002151692A (ja) * | 2000-11-07 | 2002-05-24 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2003229565A (ja) * | 2002-02-04 | 2003-08-15 | Mitsubishi Electric Corp | 半導体素子及びその製造方法 |
JP2004260152A (ja) * | 2003-02-07 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体素子およびその製造方法 |
JP2004303915A (ja) * | 2003-03-31 | 2004-10-28 | Nagase & Co Ltd | 半導体装置の製造方法 |
JP2006156658A (ja) * | 2004-11-29 | 2006-06-15 | Toshiba Corp | 半導体装置 |
-
2004
- 2004-12-06 JP JP2004352896A patent/JP4904688B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6420752A (en) * | 1987-07-16 | 1989-01-24 | Fujitsu Ltd | Frame synchronizing circuit |
JPH04342172A (ja) * | 1991-05-17 | 1992-11-27 | Mitsubishi Electric Corp | 半導体装置 |
JPH05110122A (ja) * | 1991-10-17 | 1993-04-30 | Sharp Corp | 光電変換装置及びその製造方法 |
JPH08106084A (ja) * | 1994-10-04 | 1996-04-23 | Toppan Printing Co Ltd | 樹脂製ブラックマトリクスの形成方法 |
JP2002151692A (ja) * | 2000-11-07 | 2002-05-24 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2003229565A (ja) * | 2002-02-04 | 2003-08-15 | Mitsubishi Electric Corp | 半導体素子及びその製造方法 |
JP2004260152A (ja) * | 2003-02-07 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体素子およびその製造方法 |
JP2004303915A (ja) * | 2003-03-31 | 2004-10-28 | Nagase & Co Ltd | 半導体装置の製造方法 |
JP2006156658A (ja) * | 2004-11-29 | 2006-06-15 | Toshiba Corp | 半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164509A (ja) * | 2008-01-10 | 2009-07-23 | Mitsubishi Electric Corp | 太陽電池素子及びその製造方法 |
JP4712052B2 (ja) * | 2008-01-10 | 2011-06-29 | 三菱電機株式会社 | 太陽電池素子及びその製造方法 |
JP2010118573A (ja) * | 2008-11-14 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2012186425A (ja) * | 2011-03-08 | 2012-09-27 | Seiko Instruments Inc | 半導体装置および半導体装置の製造方法 |
JP2015005635A (ja) * | 2013-06-21 | 2015-01-08 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2019050299A (ja) * | 2017-09-11 | 2019-03-28 | 住友電気工業株式会社 | 炭化珪素半導体ウエハおよび炭化珪素半導体装置 |
WO2021010380A1 (ja) * | 2019-07-17 | 2021-01-21 | 住友電気工業株式会社 | 半導体チップ及び半導体チップの製造方法 |
JP7487739B2 (ja) | 2019-07-17 | 2024-05-21 | 住友電気工業株式会社 | 半導体チップ及び半導体チップの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4904688B2 (ja) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5546759B2 (ja) | 半導体装置及びその製造方法 | |
JP5725024B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5813678B2 (ja) | 半導体装置 | |
JP2008205444A5 (ja) | ||
JP6358240B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2018211919A1 (ja) | キャパシタ及びその製造方法 | |
JP2008117923A (ja) | SiC半導体用オーミック電極、SiC半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法 | |
JP2009224365A (ja) | 半導体装置およびその製造方法 | |
JP2009081274A (ja) | 半導体装置 | |
JP4904688B2 (ja) | 半導体基板およびその製造方法 | |
JP4985757B2 (ja) | 炭化珪素半導体装置 | |
TWI299184B (en) | Semiconductor device and manufacturing method of the same | |
JP5350878B2 (ja) | トレンチゲートパワー半導体装置及びその製造方法 | |
JP2009224642A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2004014709A (ja) | 半導体装置の製造方法 | |
JP2009049279A (ja) | 絶縁ゲート型半導体素子の製造方法 | |
US20180151364A1 (en) | Method of manufacturing semiconductor device | |
CN112802819B (zh) | 半导体元件及其制作方法 | |
JP5721868B2 (ja) | 半導体装置およびその製造方法 | |
TWI269363B (en) | Anti-punch-through semiconductor device and manufacturing method thereof | |
JP2008182165A5 (ja) | ||
JP2024047758A (ja) | 半導体装置とその製造方法 | |
JP2016213293A (ja) | 半導体集積回路装置 | |
JP5705593B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4860146B2 (ja) | サージ保護用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4904688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |