JPS614319A - トランジスタ駆動回路 - Google Patents

トランジスタ駆動回路

Info

Publication number
JPS614319A
JPS614319A JP60015638A JP1563885A JPS614319A JP S614319 A JPS614319 A JP S614319A JP 60015638 A JP60015638 A JP 60015638A JP 1563885 A JP1563885 A JP 1563885A JP S614319 A JPS614319 A JP S614319A
Authority
JP
Japan
Prior art keywords
signal
output
circuit
rise
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60015638A
Other languages
English (en)
Inventor
ノーマン・レーバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS614319A publication Critical patent/JPS614319A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
    • H03K6/04—Modifying slopes of pulses, e.g. S-correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、電界効果トランジス：３１　（ＦＥＴ）の
マイクロプロセッサに関し、特に入力信号の上昇時間と
下降時間を制御することによりＦＥＴプロセッサ中のオ
フチップの電気的外乱を低減するためのライン駆動回路
に関するものである。
［開示の概要］ ここに開示されるのは、□オフチップ駆動（ＯＣＤ）回
路であり、その回路は第１の出力装置と第２の出力装置
とを備えている。それら両出力装置は共通の出力接続ノ
ードをもち、その出力接続ノードにおいては、入力回路
を介して出力装置に上昇（１ビツト）または下降（０ビ
ツト）の信号が加えられる。
共通出力接続ノードにあられれてくる出力信号は、入力
信号の立ち上がりと立ち下がりとに対応する立ち上がり
時間と立ち下がり時間を示す。
出力信号の立ち上がり時間をモニタするために出力信号
には第１のモニタ装置が接続され、またその立ち下がり
時間をモニタするために出力信号には第２のモニタ信号
が接続される。
さらに、立ち上がり時間と立ち下がり時間と−をもつ基
準信号を発年するためのランプ発生器が設けられる。
そうして、２つのモニタ装置は、牛刀信号の立ち上がり
及び立ち下がり時間を基準の立ち上がり及び立ち下がり
時間と比較し、基準信号に応じて出力信号の立ち上がり
及び立ち下がり時間を制御するためにフィードバック信
号を発生する。−［従来技術］ 一般に、信号の克ち上がり時間暫制御するための回路は
周知である。例えば、米国特許第４１３２９０６号に開
示された回路は、ＡＣ−合のフィードバック回路を用い
たバイポーラ・トランジスタ論理回路において、出力の
立ち上がり時間の改！　　　　　　　　善と寄生的な電
源点弧電流の低減をはかるためのものである。この回路
においては、出力の低レベルから高レベルへの遷移の間
に、内部電圧が増幅器にＡＣ接合され、この増幅器は非
導通になりつつある出力駆動トランジスタのベースに低
インピーダンスの経路を与える。この特許に記載されて
いるのは、バイポーラ・トランジスタ論理回路用の双対
（上下２つの）トランジスタ・プッシュプル出力駆動段
である。すなわち、低キヤパシタンス負荷の条件の下で
は、下方のトランジスタのコレクタ上に高速の遷移電圧
が発生する。このように、そのトランジスタのベースに
は大量の電流が流れ、その間そのトランジスタは非導通
になる。
下方の出力トランジスタのベースに流入するこの電流赫
、その出力トランジスタをオンに戻す傾向にあり、従っ
である期間上下２つの出力駆動トランジスタが双方とも
にオンとなって電源からアースに直接電流を流すはたら
きを行う。この結果、電源から電流のスパイクが生じ、
これにより電力が無駄に消費されて°しまうとともに、
他のシステムにノイズが伝播する。
このため、ターンオンの際、２つの出力トランジスタ間
のスパイクを防止するために、下方のトランジスタをタ
ーンオフさせるべく、制御されないフィードバック信号
が同相の信号に結合される。
しかしこの回路はデバイスのターンオフ時間をスピード
アップさせるにすぎず、むしろ実質的にはターンオフす
るデバイスのｄ’ｉ’／ｄ’ｔ　（微分係数）を増大さ
せる。
米国特許第３４３６５６３号ｂｉは、出力トランジスタ
のエミッタ回路が直列の抵抗と誘導性素子とを含むよう
なパルス駆動回路が記載されている。
そして、との回路においては、２つのフィードバック・
トランジスタが入力駆動パルスの可変の分路のはたらき
を行う。すなわち、誘導性素子の両端の電圧によって駆
動される一方のトランジスタが、出力電流の増加速度を
ある一定の値に制限し、抵抗及び誘導性素子に両端の電
圧によって駆動される他方のトランジスタが、出力パル
スの振幅をある一定の値に制限する。この回路において
は、誘導性素子からのフィードバック信号を得るために
きわめて高電圧が必要であり、従って電流のランプ（−
ｄｉ／ｄｔ）は線形となるが、このことは、オフチップ
駆動回路には適当でない。また、この回路はターンオフ
のみを扱い、ターンオフは扱わない。
米国゛特許第３９１４６２３号には、のこぎり波発生器
のような発形回路が記載されており、この回路には自動
傾斜補足手段が設けられている。そして、フィードバッ
ク信号に応答する可変抵抗素子が波形に影響を与えるよ
うな入力電圧を与えるはたらきを行う。　　　　　゛ ［発明が解決しよう゛とする問題点］ この発明の目的は、ＦＥＴプロセッサにおけるオフチッ
プの電気的、４乱を低減するための駆動回路を提゛供す
ることにある。
この発明の別の目的は、出力信号の立ち上がり及び立ち
下がり時間を制御するためにフィードバック信号を用い
たＦ’ＥＴプロセッサのためのオフチップ駆動回路を提
供することにある。　・この発明のさらに別の目的は、
出力信号の立ち上がりの豆ち下がりのｄ　ｉ　／　ｄ　
ｔの問題をぼぼ解決できるようなＦＥＴプロセッサのオ
フチップ駆動回路を提供することにある。
この発明のさらに別の目的は、伝達ラインＺ。
に動的に適合し、以て駆動側上の反射効果を低減するよ
うな、ＦＥＴプロセッサのオフチップ駆動回路を提供す
ることにある。
［問題点を解決するための手段］ ＦＥＴマイクロプロセッサ技術においては、スイッチン
グ速度と集積密度とを高めるべくたゆまざる努力がなさ
れている。このため、近年、不完全な電気的パッケージ
に起因する電気的外乱の問題が生じてきた。これらの難
点を克服するため、チップからチップへの信号は通常、
特別に設計されたオフチップ駆動回路（ＯＣＤ）及びオ
フチップ受信回路（ＯＣＲ）とにより処理される。・こ
の発明は、これらの問題を処理すべき新しいタイプのＯ
ＣＤを提供するものである。
電気的パッケージによりひき起こされたオフチップの電
気的外乱は、チップ上のいくつかのラッ（″回路を不本
意に切換１′″５１″程度０大■０ノイズを発生させる
ことがあり、このことは回路の断続的な誤動作の原因と
なる。
この発明で考慮されている電気的外乱は、伝達ラインの
Ｍｄ　ｉ／ｄ　ｔ、Ｌｄ　ｉ／ｄ　ｔ　（Ｍは相互イン
ダクタンス、Ｌは自己インダクタンス）及び反射効果（
ｒｅｆｌｅｃｔｉｏｎ）である。
通常、ＯＣＤは幅広い出力負荷に亘って動作するように
設計されている。この出力信号は、全体のキャパシタン
スが、放電及び蓄電が少くとも許容しうる時間内に行な
われるような値となる経路を経て横断してゆく。そして
、２つの出力デバイスの大きさはこの基準に基づいて決
定される。こうして、ＯＣＤの内部的な遅延時間が外部
的な遅延時間に追加され、最悪の場合を考慮した（大き
い）負荷に対する全体の遅延時間が与えられる。
尚、この中には製造工程に起因するパラメータのばらつ
きも含まれている。そして、出力負荷が小さい場合には
、２つの出力デバイスの余剰の能力により出力が高速化
される。理想的には、最大電流と最小電流が同時に発生
することはない。また、出力電流のピーク値及びこの電
流のｄ　ｉ　／　ｄ　ｔは出来るだけ小さな値に保たれ
る。適正に設計されると、容量性負荷及び全体の遅延時
間により、ピーク電流と大きいｄ　ｉ　／　ｄ　ｔの発
生が抑えられる。
しかし、そうではないと、大きいｄ　ｉ　／　ｄ　ｔが
発生する。
ＯＣＤの負荷を容量性として扱うことは、以前の速度に
対しては良い近似である。しかし、集積密度とマシン・
サイクルの速度が高まると、個々の反射電流は結合され
ず、上記の容量近似は最早成立しない。
また、ＯＣＤにおいては出力負荷を容量性として扱うこ
とに注意が必要である。その出方負荷の一部は伝達ライ
ンによるものであり、マシ、ンサイクルが短縮されＯＣ
Ｄの速度が上昇す゛るにつれて終端のインピーダンスが
ＦＥＴ中の伝達ラインのインピーダンスとは一致しなく
なるので、はとんどの場合反射効果が発生する。
［実施例］ 第１図は、本発明のオフチップ駆動回路の図式的なブロ
ック図である。
この回路は、互いに共通の出力接続ノード１４をもつ第
１の出力デバイス１０及び第２の出力デバイス１２を備
えている。そして、出力デバイス１０及び１２にエネー
ブル信号を供給するために入力回路８に立ち上がり（１
ビツト）または立ち下がり（０ビツト）の信号が加えら
れる。
出力接続ノード１４及び１６にあられれる出力信号は、
上昇勾配ｄ　ｉ　／　ｄ　を及び上昇時間ｔｒと、下降
勾配ｄ　ｉ　／　ｄ　を及び下桁時間１．とを示し、こ
れらの値は入力信号の立ち上がり及び立ち下がりに関連
づけられている。
ノード１６では、出力信号の上昇時間ｔｒを七二りする
ための第１のモニタ回路１８と、出力信号の下降時間ｔ
ｒをモニタするための第２のモニタ回路２０とが接続さ
れている。
また、第１図に示す基準信号を発生するためのランプ発
生器２２が設けられており、この基準信号も上昇時間ｔ
ｒと下降時間ｔｒを有している。
２つのモニタ回路１８及び２ｏは、互いに独立に作動し
てノード１６上の出力信号の上昇時間及び下降時間を、
基準信号の上昇時間及び下降時間とそれぞれ比較するは
たらきを行う。そうして、その比較の結果１．出力信号
の上昇時間が基準信号、の上昇時間よりも速いか、もし
くは遅ければ、モニタ回路１８からライン２４上に対応
するフィードバック信号が発生されて出力信号が制御さ
れる。
すなわち、もし出力信号の上昇時間が、ランプ発生器２
２から発生される基準信号のｔｒよりも短かければ（よ
り高速）、ライン２４上に出力信号の立ち上がり速度を
低減するための信号が発生される。あるいは、出力信号
の上昇時間がｔｒよりも長ければ（より低速）、出力信
号の立ち上がり速度を上昇させるための信号がライン２
４上に発生される。これと同じ動作は、出力信号の下降
時間に対してモニタ回路２０からライン２６上に発生さ
れるフィードバック信号についても行なわれる。このよ
うに、上昇及び下降時間が大きいとｄｉ　／　ｄ　ｔが
高められるので、出力波形は負荷デバイスに依存しない
。さらに、出力ライン上に発生する電圧の反射や歪みは
駆動回路の出力信号の上昇及び下降時間を変更させるよ
うな影響を与えるが、基準信号がこの出力信号と比較さ
れるので、出力信号に加えられたその影響は補償される
ことになる。
第２図（便宜上第２Ａ図と第２Ｂ、図とに分割されてい
る）は第１図の回路をより詳細に図示する回路図であり
、第２図においては、第１図と同一の構成については同
符号を付しである。
さて、前にも述べたように、入力回路８には、上昇及び
下降勾配をもつ入力信号が加えられる。
そこで第１に、上昇信号の場合から論じよう。
立ち上がり制御 初期状態では、デバイス２８がオン（閉状態）であり、
従ってライン２４上の信号はアースにクランプされ、デ
バイス１０は不作動もしくはオフである。そこで立ち上
がりの入力信号がデバイス３０に加えられると、その入
力信号はデプリーションデバイス３１にも接続されたノ
ード３２上の信号をプルダウンさせる作用を行い、こう
して入力信号が反転されデバイス２８の入力が立ち下が
る。また、デバイス３５とデプリーションデバイス３７
の間に接続されたノード３３から取り出された、デバイ
ス４４への入力信号は、デバイス３０への入力信号ＩＮ
に追従して立ち上がる。これにより、デバイス２８がタ
ーンオフ（開放）され、ライン２４がクランプ解除され
る。一方、端子３４　（ＯＵＴ）の出力信号は初期状態
では０ボルトであり、また、上昇モニタ回路１８のデバ
イス３６に接続されたランプ発生器２２の出力からの基
準ランフ信号もやはり初期状態ではＯボルトである。デ
バイス３６のゲート電圧がＯボルトであることにより、
デバイス４０のゲートのライン３８上の信号が立ち上が
り、またライン４２上の信号が立ち下がる。
ランプ発生器２２はノード３２からの入力信号の反転波
形に応答する周知の信号発生器である。
ランプ発生器２２ままたデバイス４４に加えられた再反
転信号にも応答し、これによりキャパシタ６の蓄電及放
電作用によって第１図に示すような選択された予定の立
ち上がり及び立ち下がり部分をもつランプ信号が発生さ
れる。
そうして、ランプ発生器２２からのランプ信号（この信
号はモニタ回路１８のデバイス３６のゲートに加えられ
ている）が上昇するにつれて、ライン３８上の信号が下
降し、ライン４２上の信号が上昇する。このとき、デバ
イス４４がオンであり、ライン２６はアースにクランプ
されている。
ライン４２はデバイス１０に接続されているのでデバイ
ス１０はターンオンし、これにより出力ラインノード１
４上の信号を上昇させて、出力接続端子３４に上昇する
出力信号が発生される。
さて、もし出力信号（この信号は上昇モニタ回路１８の
デバイス３６に接続されたノード１４上に存在している
）が、デバイス３６のゲートに加えられた基準ランプ信
号よりも速く立ち上がるのであれば、ライン４２上の信
号が立ち下がり、これによりデバイス１０をしてより少
なく導通（より遅く上昇）させる作用が行なわれてノー
ド１４での出力信号がゆっくり上昇し、すなわちランプ
発生器２２からの基準ランプ信号の上昇時間に対する追
従が行なわれる。
ランプ発生器２２のランプ出力信号はノード１４及び出
力端子３４上の出力信号の最大上昇値（例えば＋３ボル
ト）よりも高い値（例えば＋５ボルト）まで上昇する。
そして、ランプ信号が出力信号（例えば＋３ボルト）よ
りも高くなると、上昇モニタ回路１８のライン３８の電
圧が立ち下がってライン４２の電圧が次第に上昇し、デ
バイス１０がオンに保たれる。
文ｈ」づ１月吐佐 入力回路８のデバイス３０への入力信号が立ち下がる場
合には、（入力信号の反転である）ノード３２上の信号
が上昇し、デバイス４４に加えられる信号が下降する。
デバイス４４がオフになると、これによりライン２６の
クランプが解放されてデバイス１２が動作可能となる。
出力端子３４とノード１６上の出力信号はその初期状態
では高レベル（すなわち、前述した＋３ボルト）にあり
、ζ　　　つアラえ、。２．ヵ、６ｏうアラゎ９．よお
ゎよ、。
い（すなわち、前述した＋５ボルト）レベルにある。そ
して、ノード１６の出力信号とランプ発生器２２のラン
プ信号が下降モニタ回路２２のデバイス４６に加えら武
ているので、ライン４′８は高レベル、ライン５０は低
レベルである。
ランプ発生器２２からのランプ信号が下降してゆくと、
ライン４８の電圧が下降し、ライン５０の電圧が上昇す
る。そして、ランプ信号め電圧値が出力信号よりも小さ
くなると、デバイス４６がオフになってライン４８の電
圧が下降し、またデバイス５２がオフになってライン５
０の電圧が上昇する。すると、ライン５０はデバイス１
２に接続されているのでデバイス１２がターンオン□し
、これによりノード１４の電圧レベルが引き下げられる
。
ノード１４上の出力信号もまたデバイス４６のゲートに
入力され、もしその出力信号が、ランプ発生器２２から
デバイス４６に加えられる基準ランプ信号よりも速く下
降するなら、ライン４８上の信号が高レベルになり、ラ
イン５０上の信号が低レベルになる。するとデバイス１
２の導通が遅らされるので、出力信号の下降が遅延され
てゆるやかになる。
一方、もし出力信号がランプ信号よりも遅く下降するな
らば、上記とは逆のフィードバックが行なわれ、すなわ
ちライン５０の電圧が上昇してデバイス１２がより速く
導通状態になるので出力信号はより速く下降する。
このように、第２図の回路は出力信号の上昇及び下降ラ
ンプ（ｄｉ／ｄｔ）の波形を制御するのみならず、出力
端子からフィードバック制御も行うので、出力信号の立
ち上がり及び立ち下がりに影響を与える傾向にある出力
デバイスからの反射効果もまた補償される。
尚、上記実施例はＮＭＯ３技術を用いて実現されたもの
であるが、例えばＣＭＯ８技術を用いても実現可能であ
ることを理解されたい。
［発明の効果］ 以上のように、この発明によれば、ＦＥＴ用のオフチッ
プ駆動回路において、入力信号の波形の立ち上がりと立
ち下がりとを個別にモニタして、所定の基準ランプ信号
に追従するようにしたので、オフチップの外乱信号の存
在に拘らず、制御されたほぼ一定の勾配（ｄｉ／ｄｔ）
をもつ出力信号が得られるという効果がある。
【図面の簡単な説明】
第１図は、本発明に係るオフチップ駆動回路のブロック
図、 第２図は第２Ａ図及び第２Ｂ図の組合わせ図であり、第
２Ａ図及び第２Ｂ図は、第１図のブロック図をＮＭＯ５
を用いて構成したより詳細な回路図である。 ８・・・・入力回路、１０．１２・・・・出力回路、２
２・・・・ランプ発生器、１８．２ｏ・・・・モニタ回
路。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　岡　　１）　次　　生（外１名）

Claims (1)

  1. 【特許請求の範囲】 （ａ）入力信号を入力し、該入力信号のレベルに対応し
    て変化する信号を出力するための入力回路と、（ｂ）出
    力端子と、オン・オフ制御可能な少くとも１個のデバイ
    スをもち、上記入力回路の信号を該デバイスを介して該
    出力端子から出力するための出力回路と、 （ｃ）上記入力信号のレベルの変化に応答して、所定の
    立ち上がりまたは立ち下がりの勾配をもつランプ信号を
    発生するためのランプ発生器と、（ｄ）上記出力回路の
    出力信号と上記ランプ信号とを入力して、該出力信号の
    勾配を上記ランプ信号の勾配に追従させるように上記出
    力回路のデバイスを制御するためのモニタ回路、 とを具備するトランジスタ駆動回路。
JP60015638A 1984-06-13 1985-01-31 トランジスタ駆動回路 Pending JPS614319A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/620,235 US4567378A (en) 1984-06-13 1984-06-13 Driver circuit for controlling signal rise and fall in field effect transistor processors
US620235 1984-06-13

Publications (1)

Publication Number Publication Date
JPS614319A true JPS614319A (ja) 1986-01-10

Family

ID=24485124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60015638A Pending JPS614319A (ja) 1984-06-13 1985-01-31 トランジスタ駆動回路

Country Status (4)

Country Link
US (1) US4567378A (ja)
EP (1) EP0164615B1 (ja)
JP (1) JPS614319A (ja)
DE (1) DE3582086D1 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719369A (en) * 1985-08-14 1988-01-12 Hitachi, Ltd. Output circuit having transistor monitor for matching output impedance to load impedance
JPH0720060B2 (ja) * 1985-08-14 1995-03-06 株式会社東芝 出力回路装置
JPS62159917A (ja) * 1986-01-08 1987-07-15 Toshiba Corp 集積回路におけるインバ−タ回路
JPS62220026A (ja) * 1986-03-20 1987-09-28 Toshiba Corp 出力バツフア回路
NL8601558A (nl) * 1986-06-17 1988-01-18 Philips Nv Geintegreerde logische schakeling voorzien van een uitgangsschakeling voor het opwekken van een in de tijd begrensd toenemende uitgangsstroom.
JPS635553A (ja) * 1986-06-25 1988-01-11 Fujitsu Ltd バツフア回路
US4758743A (en) * 1986-09-26 1988-07-19 Motorola, Inc. Output buffer with improved di/dt
JPS63112893A (ja) * 1986-10-28 1988-05-17 Mitsubishi Electric Corp 半導体集積回路
US4739193A (en) * 1986-10-30 1988-04-19 Rca Corporation Drive circuit with limited signal transition rate for RFI reduction
US4704550A (en) * 1986-11-07 1987-11-03 American Telephone And Telegraph Company Method and apparatus for driving electrical circuits
US4785201A (en) * 1986-12-29 1988-11-15 Integrated Device Technology, Inc. High speed/high drive CMOS output buffer with inductive bounce suppression
JPS63234623A (ja) * 1987-03-23 1988-09-29 Toshiba Corp 半導体集積回路
JPS63240128A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 論理回路
AU2080088A (en) * 1987-04-07 1988-11-04 Western Digital Corporation Method and apparatus for reducing transient noise in integrated circuits
KR880013321A (ko) * 1987-04-07 1988-11-30 언윈 엘. 콰텍 집적회로에서의 과도적잡음을 줄이기 위한 방법 및 그 장치
US4752703A (en) * 1987-04-23 1988-06-21 Industrial Technology Research Institute Current source polarity switching circuit
US4823029A (en) * 1987-06-25 1989-04-18 American Telephone And Telegraph Company At&T Bell Laboratories Noise controlled output buffer
AU608822B2 (en) * 1987-06-29 1991-04-18 Digital Equipment Corporation Bus transmitter having controlled trapezoidal slew rate
US5070256A (en) * 1987-06-29 1991-12-03 Digital Equipment Corporation Bus transmitter having controlled trapezoidal slew rate
US4818901A (en) * 1987-07-20 1989-04-04 Harris Corporation Controlled switching CMOS output buffer
US4797579A (en) * 1987-07-27 1989-01-10 Raytheon Company CMOS VLSI output driver with controlled rise and fall times
JPH0799639B2 (ja) * 1987-07-31 1995-10-25 株式会社東芝 半導体集積回路
US4800298A (en) * 1987-08-04 1989-01-24 Motorola, Inc. Output buffer for improving di/dt
US4777389A (en) * 1987-08-13 1988-10-11 Advanced Micro Devices, Inc. Output buffer circuits for reducing ground bounce noise
US4859870A (en) * 1987-10-14 1989-08-22 Lsi Logic Incorporated Two-mode driver circuit
JP2796103B2 (ja) * 1987-10-14 1998-09-10 エルエスアイ ロジック コーポレーション ２モードドライバ回路
US4862018A (en) * 1987-11-30 1989-08-29 Texas Instruments Incorporated Noise reduction for output drivers
US4855622A (en) * 1987-12-18 1989-08-08 North American Philips Corporation, Signetics Division TTL compatible switching circuit having controlled ramp output
US4825101A (en) * 1988-02-11 1989-04-25 Advanced Micro Devices, Inc. Full-level, fast CMOS output buffer
JPH01238217A (ja) * 1988-03-18 1989-09-22 Toshiba Corp 半導体集積回路の誤動作防止回路
US4862020A (en) * 1988-06-20 1989-08-29 Tektronix, Inc. Electronic delay control circuit having pulse width maintenance
JPH0666674B2 (ja) * 1988-11-21 1994-08-24 株式会社東芝 半導体集積回路の出力回路
US5010256A (en) * 1989-02-21 1991-04-23 United Technologies Corporation Gate output driver using slew-rate control
US4962344A (en) * 1989-05-23 1990-10-09 Advanced Micro Devices, Inc. Segmented waveform generator
US5216294A (en) * 1989-05-31 1993-06-01 Samsung Electronics Co., Ltd. Data output buffer using a junction field effect transistor
US4963765A (en) * 1989-07-03 1990-10-16 Texas Instruments Incorporated High speed CMOS transition detector circuit
US4996499A (en) * 1989-09-15 1991-02-26 Delco Electronics Corporation Amplitude stabilized oscillator amplifier
US4972101A (en) * 1989-09-19 1990-11-20 Digital Equipment Corporation Noise reduction in CMOS driver using capacitor discharge to generate a control voltage
US5015880A (en) * 1989-10-10 1991-05-14 International Business Machines Corporation CMOS driver circuit
US5164611A (en) * 1990-10-18 1992-11-17 Delco Electronics Corporation Low noise communication bus driver
IT1246755B (it) * 1990-12-28 1994-11-26 Sgs Thomson Microelectronics Circuito di pilotaggio veloce di un carico capacitivo per circuiti integrari, particolarmente memorie.
JP3014164B2 (ja) * 1991-05-15 2000-02-28 沖電気工業株式会社 出力バッファ回路
US5311084A (en) * 1992-06-23 1994-05-10 At&T Bell Laboratories Integrated circuit buffer with controlled rise/fall time
US5369317A (en) * 1992-06-26 1994-11-29 Micron Technology, Inc. Circuit and method for controlling the potential of a digit line and in limiting said potential to a maximum value
US5315187A (en) * 1992-08-05 1994-05-24 Acer Incorporated Self-controlled output stage with low power bouncing
GB9217994D0 (en) * 1992-08-24 1992-10-07 Immos Limited Improvements in or relating to ic output drivers
US5657456A (en) * 1993-06-18 1997-08-12 Digital Equipment Corporation Semiconductor process power supply voltage and temperature compensated integrated system bus driver rise and fall time
US5414312A (en) * 1993-07-15 1995-05-09 Altera Corporation Advanced signal driving buffer with directional input transition detection
KR970005570B1 (ko) * 1994-07-14 1997-04-17 현대전자산업 주식회사 데이타 출력버퍼
US5642274A (en) * 1994-07-26 1997-06-24 U.S. Philips Corporation Low noise sinusoidal controller for pulse width modulated converters
JP2655096B2 (ja) * 1994-09-29 1997-09-17 日本電気株式会社 出力バッファ回路
US5598119A (en) * 1995-04-05 1997-01-28 Hewlett-Packard Company Method and apparatus for a load adaptive pad driver
WO1997012443A1 (en) * 1995-09-26 1997-04-03 Philips Electronics N.V. Pre-regulator with active current limiting for power transistor
US6014046A (en) * 1997-07-31 2000-01-11 International Business Machines Corporation Off chip driver (OCD) with variable drive capability for noise control
US6040707A (en) * 1997-09-15 2000-03-21 Intersil Corporation Constant slew rate amplifier
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
US6157204A (en) 1998-08-05 2000-12-05 Micron Technology, Inc. Buffer with adjustable slew rate and a method of providing an adjustable slew rate
US6777974B2 (en) 2000-01-20 2004-08-17 Infineon Technologies Ag Arrangement and method for adjustment of the slope times for one or more drivers and a driver circuit
US6313664B1 (en) * 2000-03-20 2001-11-06 Motorola Inc. Load capacitance compensated buffer, apparatus and method thereof
DE10034713A1 (de) * 2000-07-17 2002-02-07 Infineon Technologies Ag Verfahren und Vorrichtung zur Beurteilung der Stärke eines Treibers
US6670683B2 (en) 2001-01-04 2003-12-30 International Business Machines Corporation Composite transistor having a slew-rate control
US7038513B2 (en) * 2004-06-29 2006-05-02 Intel Corporation Closed-loop independent DLL-controlled rise/fall time control circuit
DE102004036958A1 (de) * 2004-07-30 2006-03-23 Tridonicatco Gmbh & Co. Kg Ansteuerung von Leistungsschaltern
KR100666931B1 (ko) * 2004-12-28 2007-01-10 주식회사 하이닉스반도체 반도체메모리소자
FR2897993A1 (fr) * 2006-02-28 2007-08-31 Atmel Nantes Sa Sa Dispositif electronique de pilotage d'une charge externe dont la pente du signal de sortie est independante de la capacite de la charge externe et composant integre correspondant
DE602006011735D1 (de) 2006-08-08 2010-03-04 Semiconductor Components Ind Treiberschaltung
EP2211464A1 (de) * 2009-01-26 2010-07-28 Siemens Aktiengesellschaft Kommunikationsschaltung und Kommunikationsverfahren
EP3319274B1 (en) * 2016-11-02 2019-04-17 NXP USA, Inc. Can module and method therefor
US10892760B1 (en) * 2019-10-15 2021-01-12 Qualcomm Incorporated Dynamic transistor gate overdrive for input/output (I/O) drivers and level shifters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51105752A (ja) * 1975-03-14 1976-09-18 Hitachi Ltd Parusudenatsuhatsuseiyodenshikairo
JPS5334543A (en) * 1976-09-13 1978-03-31 Ishikawajima Harima Heavy Ind Single pulse generating system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436563A (en) * 1965-12-27 1969-04-01 Bell Telephone Labor Inc Pulse driver with linear current rise
US3535555A (en) * 1968-07-26 1970-10-20 Us Navy Ramp function generator having voltage controlled slope
DE2001003A1 (de) * 1970-01-10 1971-07-15 Zuse Kg Anordnung zur Erzeugung von Spannungsimpulsen
US3714466A (en) * 1971-12-22 1973-01-30 North American Rockwell Clamp circuit for bootstrap field effect transistor
GB1424525A (en) * 1972-05-11 1976-02-11 Elliott Brothers London Ltd Data transmission system
GB1451732A (en) * 1973-03-19 1976-10-06 Motorola Inc Signal shaping circuit
US3914623A (en) * 1973-10-31 1975-10-21 Westinghouse Electric Corp Waveform generator including means for automatic slope calibration
US3973145A (en) * 1974-01-14 1976-08-03 King Radio Corporation Weather radar transistorized pulse modulator
US3906254A (en) * 1974-08-05 1975-09-16 Ibm Complementary FET pulse level converter
US4029972A (en) * 1975-12-16 1977-06-14 Westinghouse Electric Corporation Ramping circuit
US4132906A (en) * 1977-02-28 1979-01-02 Motorola, Inc. Circuit to improve rise time and/or reduce parasitic power supply spike current in bipolar transistor logic circuits
US4216393A (en) * 1978-09-25 1980-08-05 Rca Corporation Drive circuit for controlling current output rise and fall times
US4250410A (en) * 1979-02-27 1981-02-10 Motorola, Inc. Speed-up circuit
IE49593B1 (en) * 1979-05-18 1985-10-30 Gen Electric Co Ltd Transistor switching circuit
US4329600A (en) * 1979-10-15 1982-05-11 Rca Corporation Overload protection circuit for output driver
US4314166A (en) * 1980-02-22 1982-02-02 Rca Corporation Fast level shift circuits
US4359650A (en) * 1980-11-13 1982-11-16 The United States Of America As Represented By The Secretary Of The Air Force High voltage driver amplifier apparatus
US4527081A (en) * 1983-02-11 1985-07-02 The United States Of America As Represented By The Scretary Of The Army Overshoot predriven semi-asynchronous driver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51105752A (ja) * 1975-03-14 1976-09-18 Hitachi Ltd Parusudenatsuhatsuseiyodenshikairo
JPS5334543A (en) * 1976-09-13 1978-03-31 Ishikawajima Harima Heavy Ind Single pulse generating system

Also Published As

Publication number Publication date
EP0164615B1 (en) 1991-03-13
US4567378A (en) 1986-01-28
EP0164615A2 (en) 1985-12-18
EP0164615A3 (en) 1988-04-06
DE3582086D1 (de) 1991-04-18

Similar Documents

Publication Publication Date Title
JPS614319A (ja) トランジスタ駆動回路
KR900006538B1 (ko) 전계효과 트랜지스터용 무변압기 구동회로
JP3141613B2 (ja) 電圧駆動形素子の駆動方法及びその回路
US4504779A (en) Electrical load drive and control system
JP3614519B2 (ja) 絶縁ゲート型半導体装置の駆動方法及び装置
EP0420582A2 (en) Drive circuit for a semiconductor device
US4594650A (en) Inverter device
US10483966B2 (en) Switching circuit
US4547686A (en) Hybrid power semiconductor switch
JP4092246B2 (ja) パワースイッチデバイス
JPH027536B2 (ja)
US6111453A (en) Power switching device
US6917227B1 (en) Efficient gate driver for power device
US20030095365A1 (en) Semiconductor equipment
US6759880B2 (en) Driver circuit connected to a switched capacitor and method of operating same
JPH08322240A (ja) 自己消弧形半導体素子のゲート制御方法
JPS5986922A (ja) スイツチングトランジスタのための制御装置
US4588904A (en) High efficiency bias circuit for high frequency inductively loaded power switching transistor
JP2003339152A (ja) 電圧駆動形半導体素子のゲート駆動回路
US4106088A (en) Current drive circuits
JP2001169534A (ja) 絶縁ゲート型半導体素子のゲート回路
US4639823A (en) Control circuit for switching transistors
US5070426A (en) Clipper circuit for power transistor circuit and inverter circuit utilizing the same
JP2005033876A (ja) インバータ回路
NL193599C (nl) Direct gekoppelde halfgeleiderschakeling.