JPS6142356B2 - - Google Patents
Info
- Publication number
- JPS6142356B2 JPS6142356B2 JP56164066A JP16406681A JPS6142356B2 JP S6142356 B2 JPS6142356 B2 JP S6142356B2 JP 56164066 A JP56164066 A JP 56164066A JP 16406681 A JP16406681 A JP 16406681A JP S6142356 B2 JPS6142356 B2 JP S6142356B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- polarity
- shift register
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Shift Register Type Memory (AREA)
Description
【発明の詳細な説明】
本発明は、データ入力に対し極性正転、極性反
転の２つの出力を同時に得るシフトレジスタ回路
に係り、特に、前記出力間の位相差を実質的に零
とするシフトレジスタ回路に関する。
転の２つの出力を同時に得るシフトレジスタ回路
に係り、特に、前記出力間の位相差を実質的に零
とするシフトレジスタ回路に関する。
第１図に従来のシフトレジスタの基本回路を示
す。
す。
第１図においてTG１は、クロツクが高レベ
ルの時導通してなるマスター部のトランスミツシ
ヨンゲート、TG２は、クロツクφが高レベルの
時導通となるスレーブ部のトランスミツシヨンゲ
ートであり、Ｇ１，Ｇ２はインバータである。
ルの時導通してなるマスター部のトランスミツシ
ヨンゲート、TG２は、クロツクφが高レベルの
時導通となるスレーブ部のトランスミツシヨンゲ
ートであり、Ｇ１，Ｇ２はインバータである。
このシフトレジスタの入力はＤ１であり、入力
に対し正転出力Q1が出力される。この回路にお
いて、入力Ｄ１に対し、極性反転出力1も同時
に得ようとした時、第２図に示すように正転出力
Q1を入力とするインバータＧ３を第１図の回路
に追加し、その出力をシフトレジスタの極性反転
出力1とするのが一般的である。
に対し正転出力Q1が出力される。この回路にお
いて、入力Ｄ１に対し、極性反転出力1も同時
に得ようとした時、第２図に示すように正転出力
Q1を入力とするインバータＧ３を第１図の回路
に追加し、その出力をシフトレジスタの極性反転
出力1とするのが一般的である。
この従来回路におけるクロツク波形及び、関連
ノードの信号波形を第３図に示す。
ノードの信号波形を第３図に示す。
ここでφ，は当回路のクロツク、Ｄ１，
Q1，1はそれぞれシフトレジスタの入力デー
タ、極性正転出力、極性反転出力である。
Q1，1はそれぞれシフトレジスタの入力デー
タ、極性正転出力、極性反転出力である。
今、入力Ｄ１が高レベルから低レベルに変化し
た場合を考える。Ｄ１の低レベルはトランスミツ
シヨンゲートTG１が導通時（＝高レベル）の
期間に読み込まれ、インバータＧ１で反転され
1′で示される波形となる。次に、トランスミツ
シヨンゲートTG２が導通時（φ＝高レベル）の
期間に前記1′の状態（高レベル）が読み込ま
れ、後続するインバータＧ２で再度極性反転さ
れ、結局シフトレジスタの入力Ｄ１に対する極性
正転出力としてQ1が得られる。
た場合を考える。Ｄ１の低レベルはトランスミツ
シヨンゲートTG１が導通時（＝高レベル）の
期間に読み込まれ、インバータＧ１で反転され
1′で示される波形となる。次に、トランスミツ
シヨンゲートTG２が導通時（φ＝高レベル）の
期間に前記1′の状態（高レベル）が読み込ま
れ、後続するインバータＧ２で再度極性反転さ
れ、結局シフトレジスタの入力Ｄ１に対する極性
正転出力としてQ1が得られる。
一方、極性反転出力1は、極性正転出力Ｑの
変化をインバータＧ３で受けて極性反転されて得
られる。
変化をインバータＧ３で受けて極性反転されて得
られる。
この過程で、第３図に示すように、インバータ
Ｇ３のゲート遅れ時間の為、極性正転出力Q1
と、極性反転出力1の間には位相差ｘが生じ
る。この位相差は、動作上無駄な時間であり、特
に高速動作を必要とする回路では損失が大きく、
かつ後続回路の誤動作を招くおそれがある。
Ｇ３のゲート遅れ時間の為、極性正転出力Q1
と、極性反転出力1の間には位相差ｘが生じ
る。この位相差は、動作上無駄な時間であり、特
に高速動作を必要とする回路では損失が大きく、
かつ後続回路の誤動作を招くおそれがある。
本発明は上記点に鑑みなされたもので、読み込
みデータを読み込みクロツクによつて入力する第
１の回路と、この第１の回路に接続され前記読み
込みデータに対し読み出しクロツクによつて極性
正転出力を出力する第２の回路と、この第２の回
路と並列に前記第１の回路に接続され前記読み出
しクロツクによつて前記極性正転出力と位相差を
実質的に零とし、かつ前記読み込みデータに対し
極性反転出力を出力する第３の回路とを具備した
ことによつて、高周波回路に用いて好適なシフト
レジスタ回路を提供することを目的とするもので
ある。
みデータを読み込みクロツクによつて入力する第
１の回路と、この第１の回路に接続され前記読み
込みデータに対し読み出しクロツクによつて極性
正転出力を出力する第２の回路と、この第２の回
路と並列に前記第１の回路に接続され前記読み出
しクロツクによつて前記極性正転出力と位相差を
実質的に零とし、かつ前記読み込みデータに対し
極性反転出力を出力する第３の回路とを具備した
ことによつて、高周波回路に用いて好適なシフト
レジスタ回路を提供することを目的とするもので
ある。
以下、図面を参照して本発明を実施例に基き詳
細に説明する。第４図は、本発明にかかるシフト
レジスタ回路を示す図である。
細に説明する。第４図は、本発明にかかるシフト
レジスタ回路を示す図である。
TG３はクロツクが高レベルの時導通となる
マスター部のトランスミツシヨンゲート、TG
４，TG５は、クロツクφが高レベルの時導通と
なるスレーブ部のトランスミツシヨンゲートであ
る。Ｇ４，Ｇ５，Ｇ６，Ｇ７は、インバータであ
る。そしてこのシフトレジスタの入力はＤ４であ
りＤ４に対する極性正転出力はQ4、極性反転出
力は4である。
マスター部のトランスミツシヨンゲート、TG
４，TG５は、クロツクφが高レベルの時導通と
なるスレーブ部のトランスミツシヨンゲートであ
る。Ｇ４，Ｇ５，Ｇ６，Ｇ７は、インバータであ
る。そしてこのシフトレジスタの入力はＤ４であ
りＤ４に対する極性正転出力はQ4、極性反転出
力は4である。
本発明の回路におけるクロツク波形及び、関連
ノードの信号波形を第５図に示す。ここでφ，
は当回路のクロツク、Ｄ４，Q4，4はそれぞれ
シフトレジスタの入力データ、極性正転出力、極
性反転出力である。
ノードの信号波形を第５図に示す。ここでφ，
は当回路のクロツク、Ｄ４，Q4，4はそれぞれ
シフトレジスタの入力データ、極性正転出力、極
性反転出力である。
今、入力Ｄ４が高レベルから低レベルに変化し
た場合を考える。Ｄ４の低レベルがトランスミツ
シヨンゲートTG３が導通時（＝高レベル）の
期間に読み込まれ、TG４が導通時（φ＝高レベ
ル）の期間で極性正転出力Q4が得られる程は、
それぞれ従来例に対応するので便宜上省略する。
た場合を考える。Ｄ４の低レベルがトランスミツ
シヨンゲートTG３が導通時（＝高レベル）の
期間に読み込まれ、TG４が導通時（φ＝高レベ
ル）の期間で極性正転出力Q4が得られる程は、
それぞれ従来例に対応するので便宜上省略する。
一方本発明の特徴としている極性反転出力4
は以下の過程で得られる。前記インバータＧ４の
出力4′は、クロツクφ，に無関係なインバー
タＧ５により極性反転され第５図中4′で示す波
形となる。
は以下の過程で得られる。前記インバータＧ４の
出力4′は、クロツクφ，に無関係なインバー
タＧ５により極性反転され第５図中4′で示す波
形となる。
その後トランスミツシヨンゲートTG５が導通
時（φ＝高レベル）の期間に前記Q4の状態（低
レベル）が読み込まれ、後続するインバータＧ７
で極性反転され、結局シフトレジスタの入力Ｄ４
に対して極性反転の出力として4が得られる。
時（φ＝高レベル）の期間に前記Q4の状態（低
レベル）が読み込まれ、後続するインバータＧ７
で極性反転され、結局シフトレジスタの入力Ｄ４
に対して極性反転の出力として4が得られる。
ここでトランスミツシヨンゲートTG４，TG５
は同一クロツクφに同期して動作するため、シフ
トレジスタ出力、Ｑ，間の位相差は零となり、
理想的な動作を達成する。
は同一クロツクφに同期して動作するため、シフ
トレジスタ出力、Ｑ，間の位相差は零となり、
理想的な動作を達成する。
従つて、従来回路では正転出力と反転出力の位
相が異なり、回路の安定性及び高速性において、
問題があつたが本発明回路によれば、正転出力と
反転出力の位相差を実質的に零にでき、高周波回
路に用いて好適なシフトレジスタを提供すること
ができる。
相が異なり、回路の安定性及び高速性において、
問題があつたが本発明回路によれば、正転出力と
反転出力の位相差を実質的に零にでき、高周波回
路に用いて好適なシフトレジスタを提供すること
ができる。
第１図は従来のシフトレジスタ回路を示す図、
第２図は従来の正転出力、反転出力を同時に得る
回路を示す図、第３図は第２図に示す回路を説明
するための波形図、第４図は本発明にかかるシフ
トレジスタ回路を示す図、第５図は第４図に示す
回路を説明するための波形図である。図におい
て、 TG１〜TG５……トランスミツシヨンゲート、
G1〜G7……インバータ、D4……入力、Ｑ，…
…出力、φ，……クロツク。
第２図は従来の正転出力、反転出力を同時に得る
回路を示す図、第３図は第２図に示す回路を説明
するための波形図、第４図は本発明にかかるシフ
トレジスタ回路を示す図、第５図は第４図に示す
回路を説明するための波形図である。図におい
て、 TG１〜TG５……トランスミツシヨンゲート、
G1〜G7……インバータ、D4……入力、Ｑ，…
…出力、φ，……クロツク。
Claims (1)
- １ 読み込みデータを読み込みクロツクによつて
入力する第１の回路と、この第１の回路に接続さ
れ前記読み込みデータに対し読み出しクロツクに
よつて極性正転出力を出力する第２の回路と、こ
の第２の回路と並列に前記第１の回路に接続され
前記読み出しクロツクによつて前記極性正転出力
と位相差を実質的に零とし、かつ前記読み込みデ
ータに対し極性反転出力を出力する第３の回路と
を具備したことを特徴とするシフトレジスタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56164066A JPS5868298A (ja) | 1981-10-16 | 1981-10-16 | シフトレジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56164066A JPS5868298A (ja) | 1981-10-16 | 1981-10-16 | シフトレジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868298A JPS5868298A (ja) | 1983-04-23 |
| JPS6142356B2 true JPS6142356B2 (ja) | 1986-09-20 |
Family
ID=15786129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56164066A Granted JPS5868298A (ja) | 1981-10-16 | 1981-10-16 | シフトレジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868298A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075121A (ja) * | 1983-09-30 | 1985-04-27 | Nec Corp | フリツプ・フロツプ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5091115U (ja) * | 1973-12-19 | 1975-08-01 | ||
| JPS5690499U (ja) * | 1979-12-14 | 1981-07-18 |
-
1981
- 1981-10-16 JP JP56164066A patent/JPS5868298A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5868298A (ja) | 1983-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6037921B2 (ja) | クロツク周期を動的に選択可能なクロツク・システム | |
| JPH077901B2 (ja) | フリップフロップ回路 | |
| US5111066A (en) | Clock frequency doubler | |
| JPS6142356B2 (ja) | ||
| JPH04214299A (ja) | シフトレジスタ | |
| JPS61101113A (ja) | フリツプフロツプ回路 | |
| JPS6179318A (ja) | フリツプフロツプ回路 | |
| JPH03201717A (ja) | フリップフロップ回路 | |
| JPH052016B2 (ja) | ||
| JPS5936034Y2 (ja) | Ｔ型フリップフロップ回路 | |
| JPH05327435A (ja) | 半導体集積回路装置 | |
| JPH11150458A (ja) | 半導体装置 | |
| JPH0429248B2 (ja) | ||
| JP2668215B2 (ja) | マイクロコンピユータ | |
| JP2553722B2 (ja) | ２相クロックの位相補正装置 | |
| JP2528965B2 (ja) | クロック位相制御回路 | |
| JPH0137886B2 (ja) | ||
| JPH0625957B2 (ja) | クロツク乗りかえ回路 | |
| JPS6213849B2 (ja) | ||
| JPS6022542B2 (ja) | 同期化回路 | |
| JPH03289232A (ja) | 非同期読み出し回路 | |
| JPS59207724A (ja) | 入力回路 | |
| JPS6379414A (ja) | 電圧制御型可変遅延回路 | |
| JPS5811357U (ja) | 出力回路 | |
| JPH0143489B2 (ja) |