JPS6139755A - 角度変調信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（４）発明の背景 答してほぼ一定の振幅と連続した位相ｙＩ（ｔ）とを有
Ｉｌ＋するアナログの角度変調信号を発生する回路であ
って、この回路が、記号周波数で同期して、ｑ′ｔ−り
信号を生ずるクロック回路と；クロック信号によシ制御
され、補間カウンタを具備し、所定の数１へるアドレス
を生ずるアドレッシング回路と、記号周波数により制御
され、データ記号に応答して長さＴの記号間隔の境界で
位相０　（ｔ）の値モジュロ２πを特徴づける位相状態
番号を生ずるカウンタとを２、・具える制御回路と；上
記制御回路に接続され、ア１ドレス可能な記憶位置にク
ロック信号によシ決まる瞬時における信号ｃｏｓ　ｍ（
ｔ）及びｓｉｎ　ｙ６（ｔ）を表わすディジタル数値を
蓄わえるための第１の読出し専用メモリを具備し、アド
レッシング回路の制御゛の下に第１の読出し専用メモリ
の記憶位置から蓄わえられている値を読み出し、この読
み出された値をディジタル−アナログ変換して処理して
アナログの角度変調信号を形成する信号プロセッサと；
を具える角度変調信号発生回路に関するものであ１゜る
。 このような回路は「アイ・イー・イー・イートランザク
ションズ　オン　コミュニケーションズＪ　（ＩＥＥＥ
　　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍｍｕｎｉ
ｃａｔｉｏｎｓ）第Ｃ０Ｍ−２６巻第５号、　１９７８
年５月、第１５８４１Ｘ〜５４！２頁（第１５図参照）
に載っているド拳ヤーゲル（ｎｅ　Ｊａｇｅｒ　）　ト
デツカー（Ｄｅｋｋｅｒ　）のＴＦＭ　（Ｔａｍｅｄ　
Ｆｒｅｑｕｅｎｃｙ　Ｍｏｄｕｌａｔｉｏｎ　）につい
ての論文と米国特許第４，２２９，８２１号（第１Ｂ図
参照）とから既知である。長さＴの１記号間隔で　！、
。 、ＴＦＭ信号の位相０（ｔ）は十−以下の量しか変化せ
ず、位相ｆＩＩ（ｔ）の値モジュロ２πは基準瞬時１＝
０でｍ（ｔ）Ｔｈ適当に選択すればこの間隔内で何時も
】、２又は３）内にとどｌ）、異なる位相カドラ゛ント
への移行は記号間隔の境界でしか行なわれない。ＴＦＭ
信号の場合位相状態番号は位相カドラント番号ｙモジュ
ロ４である◇而して従来技術の回路ではこの位相カドラ
ント番号はデータ記号に゛　より制御されるモジュロ舎
アップ／ダウンカウト・ンタの計数位置として得られ、
そこで信号プロセッサの第１の読出し専用メモリの読出
しアドレスの一部として用いられている。読出されたデ
ィジタル数値は２個のＤＡＣ回路（ディジタル−アナロ
グ変換回路）により２個のアナログ信号Ｃ０８ＩＸＯ（
ｔ）及びＳｉｎ　＄（ｔ）に変換される０そしてこれら
の信号成分及びその高調波を抑圧するための２個の低域
フィルタを介してアナログ直角変調回路に加えられ、そ
こで２個の横変調器によシ位相が直交２、。 している２個の搬送波によシ乗算され、横変調器゛に接
続されている加算器によシＴＦＭ信号を得ている。 こうするとディジタル信号処理部とアナログ信号処理部
のインタフェースが第１の読出し専用メーモリの直後ｆ
こくるから、これらの既知の回路は著しいハイブリッド
構造を有し、特に厳しい要求が、２個の信号径路の振幅
及び位相特性並びにそこで不可避的に生ずる直流電圧オ
フセット全等しくさせ、ま−ｆｃ２個の搬送波の位相を
正確に直交させ　Ｉｎ不所望な振幅及び位相変動、不所
望な側帯波並びに不十分な搬送波の抑圧が出力側でＴＦ
Ｍ信号内に生ずるのを防ぐことの両方の点で、アナログ
信号処理部の回路のインプリメンテーションに課される
。 上述した欠点を除く一つの方法はアナログ直角変調回路
の構成要素（横変調器、搬送波発根器及び刃口算器）を
それらの既知のディジタル等価物で　□置き換え、これ
らの等価物に信号サンプルをクロるディジタル直角変調
回路を第１の読出し専用メ１モリに接続することである
。こうするとディジタル部とアナログ部との間のインタ
フェースは直角変調回路の出力側にずれ、この結果ＴＦ
Ｍ信号を得るために一つのＤＡＣ回路だけが必要となる
。′しかじ、実用的なインプリメンテーションを得るに
はこうして得られる主にディジタル部から成る構造も直
角変調回路内で最高許容データ記号速度魅力に乏しい。 「フィリップス　ジャーナルオブリサーチ」（Ｐｈ１ｌ
ｉｐｓ　Ｊｏｕｒｎａｌ　ｏｆ　Ｒｅ５ｅａｒｃｈ　）
第８７巻第４号、１９８２年、第１６５〜１７７頁に載
っているチュン（Ｏｈｕｎｇ　）とゼエーヘルス（ｚｅ
ｇｅｒＳ）のＧＴＦＭ　（Ｇｅｎｅｒａｌｉｚｅｄ　Ｔ
ＦＭ　）　ニツイｒノ論文テ”は搬送波周波数に適当な
値を選び（例えば、クロ専用メモリとディジタル直角変
調回路の機能を結合させればこの制約を除けることが述
べられている（第１６９頁参照）。こうすると第１の読
出し２０専用メモリに蓄わえられるディジタル数値はア
ナ１０グＧＴＦＭ信号のサンプルを表わし、この結果Ｄ
ＡＣ回路を直接筒１の読出し専用メモリに接続できるこ
とになる。こうして得られる回路はモノリシック集積化
するのに特に魅力的で、広範囲な゛データ記号速度、例
えば、２．４にピッ）／Ｓから７２にピッ）／Ｓ迄を処
理できる。而してこの技術は（Ｇ）ＴＦＭ信号の発生に
限られるものではなく、種々の他の変調方法、例えば、
夫々「アイ・イー・イー・イートランザクションズ　オ
ン　ｌＯコミュニケーションズＪ　（ＩＥＥＥ　Ｔｒａ
ｎｓａｃｔｉｏｎｓＯｎ　ｃｏｍｍｕｎｉｃａｔｉｏｎ
ｓ　）第００Ｍ−２９巻第８号。 １９８１年８月、第２１０〜２２５頁及び第２２６〜２
８６頁に載っているオーリン（Ａ、ｕｌ’ｉｎ　）　、
リドペック（Ｒｙｃｌｂｅｃｋ　）及びスンドベルグ（
Ｓｕｎｄｂｅｒｇ）ｓの論文及びムイルウイーク（Ｍｕ
ｉｌｗｉｊｋ　）の論文□に記載されているｎ−ＰＲＣ
ＰＭ　（ｎ進ｐａｒｔｉａｌＲｅｓｐｏｎｓｅ　　ＱＯ
ｎｔｉ’ｎｕＯｕＳ　ｐｈａｓｅ　ＭＯ（ｉｕｌａｔｉ
ｏｎ　）及び００　ＲＰ　Ｓ　Ｋ　（Ｃｏｒｒｅｌａｔ
ｉｖｅ　Ｐｈａｓｅ　５ｈｉｆｔ　Ｋｅｙｉｎｇ　）並
びに「アイ・イー・イー・イー　トランザクシ２０ヨン
ズ　オン　コミュニケーションズＪ　（ＩＥＥＥ　’Ｔ
ｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍｍｕｎｉｃａｔ
ｉｏｎｓ　）第Ｃ０Ｍ−２９巻第７号、　１９８１年７
月、第１０４４〜】０５０頁に載っているムロタ（Ｍｕ
ｒｏｔａ　）及びヒラデ（Ｈｉｒａｄｅ　）の論文に記
載されているＣＴＭＳＫ　　　’（Ｇａｕｓｓｉａｎ　
Ｍｉｎｉｍｕｍ　５ｈｉｆｔ　Ｋｅｙｉｎｇ　）で使用
できる。しかし、この技術のいくつかの用途では必要と
される記憶容量がなお障害となる。 （Ｂ）発明の要旨 本発明の目的は第１の読出し専用メモリの記憶ｌ（”容
量が相対的に小さくてすむモノリシック集積化するのに
魅力的な構造を有する１記号間隔当りの位相変化が士−
ラジアン又はその整数倍に等しい（Ｇ）ＴＦＭ信号、Ｇ
ＭＳＫ信号並びにいくつかのタイプの０ＯＲＰＳＫ信号
及びＯＰＭ信号を発生する１゛ための章（Ａ）の冒頭に
載べたタイプの回路を提供するにある。 この目的を達成するため、本発明によれば、第１の読出
し専用メモリを一つの予じめ定められた番号に関連する
位相ｌ　（ｔ）が減少しない場合の信号２（・ｃｏｓグ
（１）及びｓｉｎ　ｙＩ（ｔ）を表わす値だけを蓄わえ
る゛ヨウに構成し；アドレッシング回路に前記所定の数
の順次のデータ記号に応答して前記の予じめ定められた
位相状態番号に関連する位相ｓ’＜ｔ、ｉが減少しない
場合のアドレスと変換標識信号とを生ずる″アドレス変
換器を設け；制御回路に更にクロック信号によ多制御さ
れ、位相状態番号に応答して第］及び第２の選択信号を
生ずるゼネレータを設け；信号プロセッサを各クロック
瞬時に３いて第］の選択信号に応答して信号ｃｏｓ　Ｉ
ｉ！＋（ｔ３及びｓｉｎ　ｌ　（ｔ）　ｋ　”表わす２
個の値の一方だけをディジタル−アナログ変換器に選択
的に加え、各クロック瞬時において第２の選択信号に応
答してディジタル−アナログ変換器の出力サンプルの符
号を選択的に反転するように構成し、これらの出力サン
プルが搬送波ｌ・周波数−でのアナログの角度変調信号
のサンプルを構成し、これによ□り低域フィルタを用い
て上記出力サンプルからアナログの角度変調信号を導き
出せるように構成したことを特徴とする。 図面につき本発明の実施例とその利点とを詳細−１・（
１ｔ１　） に説明する。 （０）　　実施例の説明 ０（１）一般的説明 振幅がほぼ一定で、位相Ｅｌ　（ｔ）が連続している角
度変調信号を発生する回路をＴＴＦＭ信号の場合に′つ
き説明したから、先ず第１図につきＧＴＦＭ送信機の基
本回路図を説明する。この第１図の回路は米国特許第４
，２２９，８２１号に開示されているＴＦＭ廐信機の基
本回路の修正例である。 第１図の送信機はデータ信号源１を具えるが、ｌ）・進
データ信号は差動符号化回路８′を介して振幅がほぼ一
足で、位相０　（ｔ）が連続な角度変調信号を発生する
回路４に加え″られる０この”角度変調信号は１゛・出
力回路５を介して伝送チャネルに加えられる。 出力回路５では電力増幅と伝送チャネルの゛周波数帯へ
の変換の両方が行なわれる。 第１図ｔこおいて角度変調信号発生回路４は理想的な電
圧制御発振器６を具備する周波数変調器をと・、・より
構成される。ｖ００６の静止周波数は何時も所□ラジア
ン／Ｖ・秒ｌこ等しい。差動符号化された二進データ信
号は前変調フィルタ７を介してこの発振器６に加えられ
る。この前変調フィルタ７はバニ□　　　□シャルレス
ポンス符号化回路８さ低域フィルタ９とを具えるが、そ
の伝達関数は第３のナイキスト判定法を満足する。符号
化回路８は２個の遅延要素１０．ｌｌｉ有するトランス
バーサルフィルタによＱ構成される。各遅延要素は１記
号期間Ｔ’パｆこ等しい時間遅延を生じ、夫々Ａ、Ｂ、
Ａに等しい重み付は因子を有する重み付は回路１２．１
８及び１４を介して加算器１５に接続される。これらの
重み付は因子Ａ、Ｂは０から１迄の範囲にあシ、条件２
Ａ＋Ｂ＝　１を満足する。ＴＦＭの場合は１・Ｂ　＝　
０．５、従ってＡ　＝　０．２５である。 発振器６の出力側に生ずるＧＴＦＭ信号Ｓ　（ｔ３は次
式で表わせる。 ５（ｔ）　＝　Ｓｉｎ　（Ｗｏｔ　十ｍ（ｔ）　）　　
　　　　　（１１但し、Ｗｏ＝２πｆｏであシ、ｆｏは
・（中間）搬送波゛周波数である。ＴＦＭにつき米国特
許第４，２２９，８２１号に示されているように位相０
　（ｔ）と回路４に訓えられる差動符号化二進データ信
号ｂ　（ｔ）との間にはｍ′ｌｊｌ：ｉ数トシテ瞬時ｔ
＝ｍ’［’（！：ｔ＝ｍＴ＋Ｔとの間″゛の一記号期間
Ｔに亘る位相変化の量が次式で与えられるような関係が
存在する。 ＄（ｍＴ＋Ｔ）　−Ｏ（ｍＴ）　＝　（Ａｂ（ｍ−１）
＋　Ｂｂ（ｍ）＋　Ａｂ（ｍ＋ｚ）　）　Ｔ　　　　　
　　　（２）但し、ｔ）　（ｍ）　（ｂ（ｍ）　＝±１
〕は記号間隔（ｍＴ　、ｍＴ＋Ｔ）でのデータ信号ｂ　
（ｔ）の記号を表わす。加えて、この記号間隔（ｍＴ　
、　ｍＴ＋Ｔ　）内の瞬時ｔでの位相ｐ　（ｔ）の形は
第３のナイキスト判定法を満足する低域フィルタ９の特
定の選択に依存するが、各選択１−・毎にこの形は主と
して前変調フィルタフの出力側での式（２）に述べられ
ている３個の順次のデータ記号ｔ）（ｍ−１）　Ｉ　ｂ
（ｍ）　ｌ　ｂ（ｍ＋１）　ｋフィルタリングしたもの
により浅才ることが示されている。 こうして得られるＧＴＦＭ信号ｓ　（ｔ）は無線通信系
２・・で用いられる時のような出力回路５の実用的な例
１で更に有効に処理する上で望まれる多くの特性を有し
ている。第１図では、この出力回路は周波数変換器さし
て構成されておシ、ミクサ段１６．搬送波源１７及び帯
域フィルタ１８を具え、（中間）・搬送波周波数ｆ。ｃ
ｌ：υも高い搬送波周波数ｆ０のＧ　Ｔ　Ｆ　Ｍ信号Ｓ
。（１）を得るようになっている。但し、５ｏ（ｔ）は
Ｗ。＝２πｆｏ（！ニジて次式で表わせる。 ５ｏ（ｔｌ　＝　Ｓｉｎ　（Ｗｏｔ　＋　＄（ｔｌ　）
　　　　　　　　（８１この目的で搬送波源］７は振幅
が一定で周波数がｆｏ−ｆｏの搬送波信号を発生し、こ
の搬送波信号がミクサ段１６で発振器６から出力される
ＧＴＦＭ信号ｓ　（ｔ）と混合され、その後で帯域フィ
ルタＪ８によシ和周波数（ｆｏ−ｆｏ）＋ｆｏ＝ｆｏの
混合産物１・を選択する。このＧＴＦＭ信号ｓ　（ｔ）
は振幅が一定であるから、出力回路５の実用的な例で電
力効率を高くするため非線形の振幅伝達関数を有する要
素を用いても何等問題にはならない。加えて、帯域フィ
ルタ１８は伝送チャネルに加える信号を選択！・・・す
るに当って特別厳しい要求を満足する必要もな′い。蓋
し、ＧＴＦＭ信号ｓ　（ｔ）はコンパクトな電力密度ス
ペクトルを有し、サイドロープは可成シ低レベルである
からである。これと対照的に、回路４を実際に作るに際
しては発振器６の静止周波数及゛ナログ回路（第１図に
は図示せず）番こ非常に厳しい要求が課される。 アナログ回路の機能の制御に課される厳しい要求に関連
する問題は回路４を第２図に示すように１・・主として
ディジタル構造になるようにすれば回避できる。この方
法では前変調フィルタリングを行なうのにディジタル信
号処理技術を用い、第１図の前変調フィルタの所望のイ
ンパルス応答ｇ（ｔｌの高位の値、特にｐを小さい奇数
として長さｐＴのＩＸ中央区間の値だけを用いる。加え
て、ＧＴＦＭ信号ｓ　（ｔ）を発生するのに直角変調を
用いる。この例は（Ａ）　章で述べたＴＦＭについての
刊行物から既知の回路に基づいておシ、この回路は同じ
くそこで述べたＧＴＦＭについての刊行物に従ってディ
ジタ−’ＩＩル直角変調回路を用いることにより修正さ
れていｌる０ 第２図の回路４はクロック回路２０を具えるが、このク
ロック回路２０は第１図のクロック信号源を有するクロ
ック信号を生ずる。但し、ｑは２以上の整数である。加
えて、回路４は制御回路２１を具えるが、この制御回路
２】にこのクロック信１０号で制御されるアドレッシン
グ回路２２が含まれ、このアドレッシング回路２２が補
間カウンタ２３を具備し、記号間隔と境界での位相ｙＩ
（ｔ）の値モジＩＸユロ２πを特徴づける位相状態番号
を生ずる。この制御回路２１に信号プロセッサ２５が接
続されておシ、この信号プロセッサ２５が２個のメモリ
部２６（１）及び２６　（２）をシ有する第１の読出し
専用メモリ２６が含まれ、そのアドレス可能な記憶位置
に！・・周波数ｆ　のクロック信号により決まる瞬時ｔ
ｌ　　１Ｓ ｔｉ＝１Ｔｓ（５） での信号ｃｏｓ　＄（ｔ）及びｓｉｎ　ｙＩ（ｔ）ｋ表
わすディジタル数値が蓄わえられる。但し、土は整数で
ある。−・メモリ部２６　（１）及び２６　（２）から
読出された離散的な信号サンプル００８　［ｍ（ｔｉ）
　）及びｓｉｎ　（ｍ（ｔｉ））はディジタル直角変調
器２７で処理され、５（ｔ４）　＝　Ｓｉｎ　（Ｗａｔ
１＋　ｕ　（ｔｉ）　）　　　（６）の形をした離散信
号サンプル５（ｔｉ）を作シ、これがこれまたクロック
回路２０で制御されるＤＡＣ回路２８に加えられ、対応
するアナログＧＴＦＭ信号ｓ　（ｔ）を生ずる。 アドレッシング回路２２では第１図の符号北回１−・路
８の差動符号化二進データ信号ｂ　（ｔ）がシフトレジ
スタの形態をした直並列変換器２９に加えられる。この
シフトレジスタ２９の内容は記号速度ＩＷＴでシフトさ
れる。このシフトレジスタ２９はインパルス応答ｇ　（
ｔ）の中央区間が限られる長さ２，１ｐＴの記号期間の
数に等しいｐ個の要素を具える。゛この時長さＴの１記
号間隔内での位相０（ｔ）の形は長さｐＴに限られたこ
のインパルス応Ｓ　ｇ（ｔ）ト、シフトレジスタ２９に
蓄わえられているｐ個のデータ記号とにより十分に定ま
シ、従って１記号間□隔内で２ｐ個の位相９４　（ｔ）
の形が可能となる。第２図ではｐ＝５にしてあシ、従っ
て２ｐ＝　２’　＝　３２である。この時記号間隔（ｍ
Ｔ　、　ｍＴ＋Ｔ　）時に第１の読出し専用メモリ２６
を読むためにアドレッシング回路２２によシ生ずるアド
レスの第１の部分は１（゛シフトレジスタ２９に蓄わえ
られているデータ記号ｔ）（ｍ−２）　ｌ　ｂ（ｍ−１
）　ｔ　ｂ（ｍ）　Ｉ　ｂ（ｍ＋１）　ｌ　ｂ（ｍ＋２
）により形成される。これらの読出しアドレスは速ｑ 度ｆ８＝〒で生ずるが、補間因子４ｑは長さＴの各記号
間隔で読出されるべき離散信号サンプルの３゛・数であ
る。この目的で、補間カウンタ２３をモジュロ４ｑカウ
ンタ瀝Ｉ踵その計数入力端子がクロック回路２０から周
波数ｆ　＝玉のクロック信号　　　　Ｔ 全党は取シ、その計数位置が読出しアドレスの第２′の
部分として機能するようにする。第２図では、・・ｑ＝
４としてあシ、従って４（１＝１６であυ、力１ウンタ
２８はモジュロ１６カウンタである。 式（２）から結論されることであるが、瞬時ｔ＝ｍＴよ
り大きくは変われず、この時間間隔内では位相゛０　（
ｔ）の値モジュロ２πは基準瞬時１＝０において０（ｔ
）を適当をこ選択すれば倒時も同じ位相カドランは８）
門番ことどまり、別の位相カドラントへの移行は瞬時ｔ
＝ｍＴ＋Ｔでのみ可能である。位相状１０態番号により
記号間隔の境界での位相９６　（ｔｌの値モジュロ２π
を特徴づけるために、この場合位相カドラント番号ｙモ
ジュロ４を用いることができる。 式（２）から導ひけることであるが、記号間隔（！ｆｉ
Ｔ　。 ｍＴ＋Ｔ）に対するカドラント番号ｙ（（２）モジュロ
４１１と、前の番号ｙ（ｍ−ｚ）モジュロ令と、データ
記号”（ｍ−１）　、　”（ｍ）の間には下記の表１の
関係が存在するＯ 表１ 第２図では位相状態番号として機能するカドラント番号
はカウンタ２４を修正されたモジュロ４１（゛アップ／
ダウンカウンタとして作り、これに、シフトレジスタ２
９のデータ記号ｂ（ｍ）　ｅ加え、その計数位置をカド
ラントｙ（ｍ）モジュロ４とし、この計数位置ｙ（ｍ　
）を前の計数位置’／（ｍ−１）並びにデータ記号ｂ（
ｍ−１）及びｂ（ｍ）に表１に従って関連させ１・るこ
とにより得られる。メモリ部２６　（Ｉ）　：２６　（
２）に蓄わえられている値は夫々信号ｃｏｓｓ（ｔｌ及
びｓｉｎ　Ｉｉ！Ｉ（ｔ）を表わし、これらの信号は考
えている記号間隔（ｍＴ　、　ｍＴ＋Ｔ　）の位相カド
ラント０　（ｔ）がどこに位置するかを表示するカドラ
ント番号　２・・ｙ（ｍ）モジュロ４に依存するから、
ｙ！（１）の２ｐ−３２’個の可能な形に対しｃｏｓｙ
ｉ（ｔ）　、　ｓｉｎ　＄（ｔ）　ｆ表わす値を各位相
カドラント毎に蓄わえねばならない。 この結果第２図のカドラント　カウンタ２４の計数位置
は読出レアドレスの第８の部分を形成する。 第２図ではこれらの読出しアドレスは１１ビツトの幅を
有する（シフトレジスタ２９の内Ｍの５ビツト、補間カ
ウンタ２８の計数位置の４ピツト。 カドラントカウンタ２４の２ビツト）。そしてこのアド
レスはアドレスバス３０を介して第１の読ｌ）出し専用
メモリ２６の両方のメモリ部２６（］）及び２６（２）
に刃口えられる。 メモリ部２６（１）及び２６（２）から読み出された離
散信号サンプルｃｏｓ　（グ（ｔｉ）　）及び５ｉｎ（
ｍ（ｔｌ）　）は直角変調器２７に加えられ、そこでＩ
Ｘディジタル乗算器８１及び８２によシ、ディジタｑ ル搬送波信号源３８にれも周波数ｆｓ＝７のクロック信
号で同期をとられる）から出力される２個の位相が直角
な搬送波の離散信号サンプル５ｉｎ（Ｗａｔｉ）及び０
０８　（Ｗｃｔｉ）が夫々乗算される。乗算？・・器３
１．３２の出方信号はディジタル加算器３４゛により加
え合わされ、次式で与えられるディジタル和信号５（ｔ
ｉ）　’ｅ生ずる。 Ｓ　（ｔｌ　）＝ＣＯ８（ｊ’（ｊｊ−）　）　８１ｎ
（Ｗｅ　ｔｊ−）　十Ｓｉｎ　（＋１（ｔｌ　）’）Ｃ
Ｏ８（Ｗｃｊｉ、）。わ。よ。。よ、１゜ゆ、。　　　
　　　　（７）ｓ（＋４）　＝　ｓｉｎ　’（Ｗｃｔｉ
＋＄（ｔｉ−）　〕（８）従ってＤＡＣ回路２８の出刃
側ｌこは所望の位相Ｓ　（ｔ）を有するＧＴＦＭ信号ｓ
　（ｔ）が得られる。 回路４は大部分ディジタル構造をしているにもか＼わら
ず、第２図の構造を直接インプリメントすることは実用
上あまシ魅カ的ではない。蓋踵直角変調器２７で必要と
されるディジタル乗算器制限するからである。章（Ａ）
で述べたＧＴＦＭについての刊行物に従ってＧＴＦＭ信
号の信号サンプルｆｏとの間の比を適当に選べばこの制
約は回避できる。今この（中間）搬送波周波数ｆ。をサ
ンプ、１・に等しく選べば、瞬時ｔｉ＝　ＩＴＢにおけ
る搬送波サンプルｌこつき次式が成立する。 そして信号サンプル５（ｔｉ）　ｉ（ついての式（７）
は次のようになる。 この式（１１〕から±１又は０の名目的な乗算しか必要
でなく、直角変調にとって物理的な乗算器は必１１要で
ないことが結論される。更に、整数ｉの各位か一方がゼ
ロではなく、両方ともゼロではないのではなく、従って
、直角変調にとって物理的刀ｐ算器も必要でないことが
結論される。この場合直角２・・で行なわれる符号反転
となる。而してこの符号反転は直角変調で必要な符号を
蓄ゎえられている信号サンプル００８　（ｌ　（ｉＴｓ
）　）及びｓｉｎ　（ｌ　（ｉＴｓ））の符号に入れる
ことにょ夕暗に第１の読出し専用゛メモリ２６で行な・
うことができる。（中間）搬送波周波数をこの′ように
選んだため第２図で直角変調器２７を省くことができ、
ＤＡ（３回路２８を直接第１の読出し専用メモリ２６の
２個のメモリ部２６　（１）及び２６　（２）’に接続
することができる。こＩｌｌうして得られる回路４は特
にモノリシック集積化回路２０の同期をセットする以外
に一切の他の外部回路を必要とすることなく広範囲のデ
ータ記号ット／Ｓを処理できる。 しかし、・電力消費が限られている移動無線通信システ
ムのような用途では、この第２図の回路４での記憶容量
に伴なう電力消費が未だ障害となる。 上述したファクタに加えて、この記憶容量は　２・・Ｇ
ＴＥＭ信号のスペクトル内での雑音指数を低く　′する
という条件によっても決まる。而してこの雑音指数はＤ
ＡＣ回路２８の不正確さにょシ浅才る。 ＤＡＣ回路２８の入力側の信号サンプルｓ、（ｔｌ）を
（符号ビラトラ含めて）Ｍピットで量子化し、各パ記号
期間Ｔにおいて４］個の信号サンプル５（ｔｌ）が生ず
るとするａ、ＧＴＦＭ信号５（ｔ）の正規化さ生ずる雑
音指数ＮＦは次式のように書ける。 ＮＦ＝１．２ｑ・２２Ｍ−１（１２） メモリ部２６　（１）及び２６　（２）に蓄わえられる
値もＭビットで量子化される（加算器３４はこの場合除
かれる）。この時雑音指数ＮＦは搬送波周波数１１９０
　ｄＢ低いが、これは、前述したように４ｑ＝１６の時
、Ｍとして値Ｍ＝１２が必要なことを意味する。この時
読出し専用メモリ２６で必要な記憶容量は一般に次のよ
うになる。　　　　　　　　！・・２Ｘ４Ｘ２ｐＸ　４
ｑ　Ｘ　Ｍビット　　　　　（］８）式（］３）の因子
２はメモリ部が２個あることを表わし、因子４は位相カ
ドラントの数を表わし、因子２ｐはインパルス応答ｇ（
ｔ）の中央区間を長さｐＴ　”に限った時の１記号期間
Ｔ内で可能な位相ｍ（ｔ）の形の数を表わし、因子４ｑ
は］記号期間Ｔ当りの信号サンプルの数を変わし、因子
Ｍは信号サンプルを量子化する時のビットの数を表わす
。上述した値ｐ＝５，４ｑ＝１６及びＭ＝２を用いる時
Ｉｌｌ読出し専用メモリ２６で必要な記憶容量は４９１
５２ビツト（Ｋ＝１０２６ビツトとして４　ｓ　ＫＲＯ
Ｍ）となる。 Ｃ（２）第３図の実施例の説明 第３図は本発明に係る角度変調信号発生回路４１・の第
１の実施例のブロック図であるが、これはモノリシック
集積化するのに魅力的な構造を有し、れでいて第２図の
回路舎よりもずっと少ない記憶容量で第１の読出し専用
メモリ２６を構成できる。２・・第２図の要素に対応す
る第８図の要素には同じ符１号を与えである。 第３図では第１の読出し専用メモリ２６がカドラント番
号　　　＝０の第】の位相カドラントでｙ（ｍ） 位相ｌ　（ｔ）の値を大きくする場合の信号サンプル゛
ｃｏｓ　（ｇｌ（ｔｌ、）　）及びｓｉｎ　（ｙｉ（ｔ
ｉ）　）だけを蓄わえるように構成されている。加えて
アドレッシング回路２２はアドレス変換器３５を具える
が、これはシフト　レジスタ２９内のデータ記号ｂ（ｍ
−２）　＋ｂ（ｍ−１）　＋　ｂ（ｍ）　＋　　（ｍ＋
１）　＋　　（ｍ＋ｇ）に応答してメＩｌｌモリ２６の
読出しアドレスの新しい第１の部分ｃ（ｍ、ｓ）　、　
Ｏ（ｍ−１）　、　Ｃ（ｍ−）−１）　ｔ　Ｏ（ｍ十ｇ
）及びアツ〃ダウンカウンタとして構成されている補間
カウンタ２８のためのセンス標識信号Ｕ／Ｄｉ生ずる。 読出しアドレスの元の第１の部分にあったデータ１５記
号ｂ（ｍ）は位相０　（ｔ）の値が増すとき何時も値ｂ
（ｍ）　＝　１を有し、アドレス変換器８５は、位相カ
ドラント如何ｌこか＼わらず、また位相が増大するか減
少するかにか＼わらず、このタイプの新しい第］の部分
しか生じないから、この新しい第１°の２・・部分は値
ｂ（ｍ）　＝、＋　１に対応するデータ記号０（ｍ）　
’＝＋１を含む必要はない。 第８図の制御回路２１はまた周波数凹−のクロツタ信号
により制御され、カドラントカウンタ２４のカドラント
番号Ｙ（ｍ）に応答して２個の選゛択信号Ｓ□及びＳ２
ヲ生ずるゼネレータ３６を含む。 第８図の信号プロセッサ２５では第１の選択信号・Ｓ□
が２人カマルチプレクサ８７に加えられ□る。この２人
カマルチプレクサ８７は第１の読出し専用メモリ２６の
メモリ部２６（１）及び２．６（２）に接続ＩＴ１され
ておシ、各クロック瞬時ｔ１において第１の選択信号Ｓ
０の値に従って２個の信号サンプルＣ０５（１２’（ｔ
ｉ））及びｓｉｎ　（φ（ｔｉ）　）の−万だけｅ　Ｄ
Ａ（３回路２８に与える。第３図ではまたマルチプレク
サ３７とＤＡＣ回路２８との間に符号反転器３８が１゛
・設けられているが、第２の選択信号Ｓ２はこの符号反
転器８８に加えられ、各クロック瞬時ｔ４においてこの
第２の選択信号Ｓ、の値に従ってマルチプレクサ３７の
信号サンプルの符号を反転したシしなかったシする。従
ってＤＡＣ回路２８には式（１］）で！・１定義される
信号サンプル５（ｔｉ）が加えられる。　゛アドレス変
換並びに信号サンプル及び選択された信号サンプルの符
号の夫々の選択が第８図の回路４で行なわれる態様を第
４図につき詳しく説明１記号間隔（ｍＴ　、　ｍＴ＋Ｔ
　）内の位相１２１（ｔ）が同じ形の曲線（］）　、　
（８）　、　（Ｒ）又は（７）に従ってに増大するかを
示したものであるが、位相＃（ｔ）１１１は同じ形の曲
線（１）　＊　（８）　、　（５）又は（り）に鏡映　
□対称な曲線（２）　、　（４）　Ｉ　（６）又は（８
）に従って図すでは縦軸に沿ってグの関数としてｃｏｓ
　ｙｉ及びｌＸ５ｉｎ　ｐＯ形をとっている。図ａのｊ
ｉ（（ｔ）と図すのグでは同じスケールが使用されてい
る。 第４図の図ａの曲線（１）に従って位相５＋１　（ｔ）
が０ラジアンからＢ−ラジアン迄・増大すを場合の信号
サンプルｃｏｓ　（ｍ（ｔｉ）　）及びｓｉｎ　（＄（
ｔｌ）　）の値２１１しか第３図の読出し専用メモリ２
６のメモリ部　２６（１）及び２６（２）には蓄わえら
れていないが、ｃｏｓ　ｙ　及びｓｉｎ　９６、により
示されたこの蓄わえられている値を正とし、図すに番号
ｙ＝ｏの第１のカドラント（０，−）で太線により示し
た。爾４１図から明らかなように、番号Ｎ／＝０　、１
　、２及び（８）については信号サンプルｃｏｓ　（ｕ
（ｔｉ）　）及びｓｉｎ　（ｙＩ（ｔｌ）　）と信号サ
ンプル００８ｙ５１及びＳｉｎ　ｙｌｌ　”’の蓄わえ
られている系列との間に下の表■に従う関係が存在する
。この表■にはまた２個のビットｙ１ｙｏでカドラント
番号ｙを符号化したものも示されている。 表■ それ故信号値ｃｏｓ　ｆ！ｉ　及びｓｉｎ　ｌ、の蓄わ
えられている系列を全ての曲線（１）〜（８）に対して
用いることができる。しかし、読出し専用メモリ２６が
読出される方向は位相ｙ！（ｔ）が減少する曲線（２）
。 （４）　、　（６）及び（８）の場合反転しなければな
らな゛いＯ 鏡映対称になっているため、全ての曲線（１）〜（８）
につきメモリ２６の読出しアドレスの新しい第１の部分
０（ｍ４−ｊ）　（ｊ＝−２、−３１，１、２）と元の
第１０１の部分ｔ）（ｍ−１−ｊ）　（ｊ　＝−２、−
１、０、１、２）との間には次の形の関係が存在する。 １＋−一■■−−−−−１ Ｃｍ−１−ｊ　＝ｋ）ｍ　ｂｍ−ｊ　＋ｋ）ｍ　ｔ）ｍ
＋ｊ　　　　　　（１４）こ＼でデータ記号Ｃ（ｍ＋ｊ
）　＝　ｂＣｍ＋ｊ）の値＋】及１５゛び−】は夫々論
理値「】」及び「０」を有するピッ）　Ｏｍ＋ｊ　’＋
　ｋ）ｍ＋ｊにより示される。この時補間カウンタ２８
の読出し方向はセンス標識ビットＵ／Ｄによシ与えられ
るが、これについて次式が成立する０２゜ Ｕ／Ｄ＝ｂｍ　　　　　　　　　　　　　　（１５）従
って、補間カウンタはＵ／Ｄ　＝’ｂｍ４．　ｒ　ＦＪ
の時カウント　アップし、Ｕ／Ｄ　　＝ｂｍ＝　ｒＯ，
、、＋の時カウント　ダウンする。 式（］１）を と書けば瞬時ｔ１＝　ｉＴｓにおける信号サンプル５（
ｔｌ）　＝　５（ｉＴＢ）につき下の表■の関係が存在
す１０ることが明らかとなる。 表■ 瞬時ｔ・＝１Ｔ８における信号サンプル５（ｔｌ）と夫
１々メモリ部２６　（１）及び２６　（２）に蓄わえら
れている信号値ａｏｓ　ｙＩ　及びＳｉｎ　＄□の系列
との間の関係は表■とＩとを組み合わせて次の表■にす
ることをこより見出される。この表■で論理信号ｆｉ０
はｉパが偶数の時論理値「０」を有し、土が奇数の時論
理値「１」を有する。論理信号ｆ１ｚは値ｉがモジュロ
４＝０　、ｌの時論理値「０」含有し、モジュロ４＝２
．８の時論理値「１」を有する。この表■には選択信号
Ｓ１及びＳ！ｌも含められているが、＋１１マルチプレ
クサ８７は論理値Ｓ工＝［］」の時メモリ部２６　（１
）にある信号値ｃｏｓ　１、を選択し、符号反転器８８
は論理値Ｓ２＝「１」の時正の符号を有するこの選択さ
れた信号値’１ＤＡＯ回路２８に加える。 表■から論理選択信号Ｓ０及びＳ２につき次の関係を導
ひける。 ｓ１＝　ｙＯ■ｆ１１（１７） ＳＱ　＝　〔ｙｌｙｏ十ｙｌｆ土、＋　ｙｌｙｏｆｉ０
〕■ｆｉ２　（］８）　　　７゜こ＼で■はモジュロ２
加算を示す。 表■ 式（］４〕及び（１５）に基づき結論されることであす
るが、アドレス変換器３５は各ビット’ｍ＋ｊ（ｊ＝２
１　　］　ｅ　１　＋　２）　ｊこつき第５図に従いＡ
ＮＤ　グー）　４１　、ＮＯＲゲート４２及びＯＲゲー
ト４８を具備する副回路４０を有する論理回路と−□し
て作れる。この時アドレス変換器８５は】２個の論理ゲ
ートとセンス標識ビットＵ／Ｄ＝ｂｍに対する１個のス
ルー接続とを具える０ 式（］７）及び（１８〕に基づき結論されることである
が、選択信号発生器３６は第６図に示すよりな１０論理
回路によって作れる。必要な論理信号ｆ１□及びｆｌ、
は、それらの定義に従って、モジュロ４カウンタ４４の
第１及び第２段の出力側に得られる。 カウンタ４４の計数入力端子はクロック回路２０からサ
ンプリング周波数ｆｓ＝　４ｑのクロック信号パ・を受
は取る。従って、論理信号ｆ１１及びｆｉｇは周の論理
信号ｆｉ０及びｆｌ並びにカドラント　カウンタ２５か
ら出力されるカドラント番号ｙのピッ）　ｙｌｙｏに応
答して、選択信号発生器８６は排他２・・的論理和ゲー
トΦ５によシ選択信号ｓ１に形成し、２個のＮＯＲゲー
ト４６及び４７並びに１個のＡＮＤゲート４８によシ夫
々信号：！’Ｉ　Ｖｏ　＋　ｙｘ　ｆｉ、ｘ及びｙｌｙ
ｏｆｌｌｔ−形成する。これらの出力端子はＯＲゲート
４．９　）こ接続されておシ、最后にＯＲゲート−４９
の出力信号と論理信号ｆｉ２とを受は取る排他的論理和
ゲート５０により選択信号Ｓ２を形成す□る。 信号プロセッサ２５で符号反転が行なわれる態様は読出
し専用メモリ２６に信号値Ｃ０８ｙ１１及びｌ“ｓｉｎ
　ｆＩｌｌ　ｋ蓄わえるのに使用される二進表示の夕゛
イグに依存し、このタイプ自体がＤＡＣ回路２８で用い
られる表示により決まる。種々の二進表示についての一
般的規約は正の符号に対し論理値「０」を用い、負の符
号に対し論理値「］」ヲ用１５いることである。ＤＡＣ
回路２８で「補数」表示を用いる時は、符号反転はＭビ
ット（符号及び大きさビット）全ての補数をとることを
意味するｄこの時符号変換器８８は第７図の回路図ａに
従って作れる。こ＼ではＭビットの各々が排他的論理？
１１和ゲー）５１（１）〜５１　（Ｍ）　ｌこ刀ａえら
れる。これｌこ１はＮＯＴゲート５２を介して論理選択
信号Ｓ２も加えられる。符号ビットが読出し専用メモリ
２６に蓄わえられていない場合（上述した場合は値ＣＯ
Ｓグ及びｓｉｎ　ｙｊ、が正である）は、排他的論理和
ゲ５一トを省き、ＤＡＣ回路２８に対する符号ピッ）１
ＮＯＴゲート５２の出力側にある論理信号Ｓ２によシ形
成することができる（第７図の一点鎖線）。 ＤＡＣ回路２８で「符号−大きさ」　表示を用いる時は
、符号反転は符号ビットだけの補数をとるこＩＯと全意
味する。この場合は符号反転器８７は第７図の回路図す
に従って作れるが、こ−では大きさビットが変更’ｅ７
１０えられずに運ばれ、符号ビットが排他的論理和ゲー
ト５３に加えられる。そしてとの排梅的論理和ゲート５
８１こはＮＯＴゲート５４１Ｘを介して論理選択信号Ｓ
、も加えられる。この場合も符号ビットが読出し専用メ
モリ２６に蓄わえられていない時は排他的論理和ゲート
５３を省き、ＩＯＴゲート５４の出力側にある論理信号
Ｓ２をＤＡＣ回路２８に対する符号ビットとして用いる
却ことができる。 読出し専用メモリ２６に符号ピラトラ蓄わえる必要がな
い時は、第７図の回路図Ｃに従って符号反転を行なうこ
とができるが、こ＼では単極ＤＡＣ回路２８’がマルチ
プレクサ３７から大きさピッド・だけを受は取り、符号
反転器８７を極性反転器として構成することができる。 この極性反転器は２位置スイッチ５５を具備し、この２
位置スイッチ５５がＤＡＣ回路２８′の出力端子を、選
択信号Ｓ２が論理値「１」であるか又は「０」である力
筒こ依１・）存して、増幅器５６の非反転入力端子（＋
）又は反転入力端子（−）に接続する。 第４図の図ａの曲線（１）に従って位相が０ラジー　　
　π　− アンかりＢ−フジアン迄増大する場合に値ｃｏＳｓ。 及びｓｉｎ　９６□を蓄ねえることについて云えば、第
１４□２図と第８図の読出し専用メモリ２６の間には差
異がある。第２図の両方のメモリ部２６　（］）及び２
６　（２）の各々ではこの時４ｑ＝１６個の信号サンプ
ルが蓄わえられる。一層具体的に云えば瞬時ｔ＝ｍＴで
のφ（ｔ）の初期値０ラジアンから瞬時５１、ｔ　＝＝
　ｍＴ＋（４ｑ−１）　ＴＢ　＝　ｍＴ＋ＩＦｉＴＢで
の０　（ｔ）の１値迄であシ、後者を含む◇しかし、瞬
時ｔ、　＝＝ｍＴ＋４ｑＴｓ＝ｍＴ＋　１６Ｔ８鯰ｍＴ
＋Ｔで“の１２’（ｔ）の最終在しない。蓋し、これら
の信号サンプルは両方の゛メモリ部２６（１）及び２　
［１（２）の異なる記憶位置に蓄ね−えられるからであ
る。詳しく云えば、第４図の図ａで曲線（１）と異なる
曲線、例えば、曲線（２）−ｍ（ｔ）の可能な形に対す
る２個の信号サンプルがＴ。 欠けている。これに対し第゛８図の場合は、位相φ（ｔ
）が第４図の図ａの曲線（１）に従って増大する時は、
第２図の読出し専用メモリ２６の２個のメモリ部２６（
１）及び２６（２）の各々に蓄わ″えられているような
４ｑ＝１６個の信号サンプルで十り分である。しかし、
位相５Ｃｔ）が第４図の図ａの曲線（２）に従って減少
する時は、“第３図の場合に対しても曲線（１）の場合
に蓄わ゛えられていた信号サンプルを使わねばならない
。この場合は０　（ｔ）の値Ｂ−ラジアンに対する２個
の信号サンプル、２゜具体的に云えば瞬時ｔ＝ｍＴでの
信号サンプルを１利用しなければならない。しかし、こ
の時はｌ　（ｔ）の値０ラジアンに対する２個の蓄わえ
られている信号サンプルが不要である。蓋し、曲線（２
）に従うグ（１）は瞬時ｔ＝ｍＴ＋Ｔ迄この値に達しな
いか″らである。 第３図で上述した事実を考慮に入れるため、２個のメモ
リ部２６　（１）及び２６（２）の各々１と曲線（１）
の場合に、位相９１　（ｔ）の初期値０ラジアン及めて
（４ｑ＋１）＝１７個の信号サンプルを蓄わえ、補間カ
ウンタ２８を（４ｑ＋１）＝１７としてモジュロ（４ｑ
＋１）アップ／ダウンカウンタの形態とする。この時補
間カウンタ２８は１線（１）の場合にアップ／ダウンカ
ウンタとして働らき、センス＋５標識ピツ）Ｕ／Ｄ＝「
ＩＪに応答する。このアップカウンタは軒数位置０で計
−を開始し、計数位置（４ｑ−１）＝１５で計数を終了
する。曲線（２）の場合はダウンカウンタとして働らき
、符号標識ビットＵ／Ｄ　＝　［ｏｊ　に応答する。こ
のダウンカラン２「１タは計数位置４ｑ＝１６でスター
トし、計数位置゛１で終了する。補間カウンタ２８の計
数位置を読出し専用メモリ２６に対する読出しアドレス
の第２の部分として用いるから、いずれの場合もこの時
メモリ部２６（１）及び２６　（２）から４ｑ＝１６個
゛の信号サンプルの正しい系列が読出される。 こうして得られる回路４は第２図の回路４と同じ有利な
性質を有する。例えば、構造がモノリシック集積化する
のに魅力的であシ、データ記号速度−でクロック回路２
０の同期をとる以外に如何１ｆｌなる他の外部回路を必
要とせずに、広範囲なデータ記号速度−を処理できる。 しかも同じ性質のＧＴＦＭ信号に対して読出し専用メモ
リ２６に必要な記憶容量がずっと小さくてすむ。この所
要の記憶容量を第２図の式（］３）と同じように表わせ
ば、１・・この記憶容量は一般に次のようになる。 ２Ｘ２　　　ｘ（４ｑ＋１）Ｘ　（Ｍ−１）　ヒツト　
　　　（１９）この式で因子２はメモリ部２６（１）及
び２６（２）が２個あることを表わし、因子２ｐ−１は
インパルス２・・応答ｇ（ｔ）の中央区間ヲｐＴに限っ
た時第１のカド□ランド内で増大する位相ｊ（ｔ）の可
能な形の数を表わし、因子（４ｑ＋１）は］記号期間Ｔ
当り蓄わえられている信号サンプルの数を表わし、因子
（Ｍ−１）は信号サンプルを量子化する際の大きさビッ
トの数を表わす（何故ならば蓄わえられている信号サン
プルは今の場合伺時も正であるから符号ビットは不要な
ためである）。第２図のように値ｐ＝５゜４ｑ＝１６及
びＭ＝１２とすると、第８図の読出し専用メモリ２６で
必要とされる記憶容量は　　１・・５９８４ビツトにし
かならない（ＩＫ＝　１０２４ビツトとして６ＫＲＯＭ
よシ小さい）。従って第２図と比較すると８倍以上だけ
小さくなっている。 第３図に示した構造の回路４は上述したＧＴＦＭ信号の
発生に限定されるものではなく、ＧＳＭＫ信ｌ・アン又
はその整数倍に等しいいく通シかのタイプのＣ０ＲＰＳ
Ｋ及びＣＰ’Ｍ信号のような種々のタイプの信号を発生
させるのにも用いることができる。 これらの場合全てにおいて、第］の読出し専用メ−・・
・モリ２６の内容は関連する変調方法に適合させね゛ば
ならない。しかし、】記号間隔白シの位相の変上の変更
は必要ではない。これは、”例えば、ＧＭＳＫ並びに章
（Ａ）で述べた刊行物で０ＯＲＰＳＫ（２−３１゜］＋
Ｄ）及びＣ０ＲＰＳＫ（２−８，１−Ｄ２）と呼ばれて
いるタイプの０ＯＲＰＳＫ及びＴ’ＦＭに対応する（３
０ＲＰＳＫ（２−Ｆｌ　、（１＋Ｄ））と呼ばれている
タイプのＣ０ＲＰＳＫについて成立する。しかし、し得
る場合は、いくらかの変更を行なわねばならない。この
後者の場合を上述した刊行物でＣ０ＲＰＳＫ（４−５）
と呼ばれているタイプのＣ０ＲＰＳＫについて説明する
（０（４）節の説明参照）。しかし、先ず、読出し専用
メモリ２６で必要な記憶容量がＩＸ更に小さい第８図の
変形例について述べる。 ２Ｌ□ Ｃ（８）第８図の実施例の説明 第８図は本発明に係る回路４の第２の実施例のブロック
図であるが、これは多くの点で第８図の回路４の一変形
例と考えられる。第３図の要素に対応する第８図の要素
には同じ符号を与えである。・第８図と第８図の間の基
本的差違は第１の読出し専用メモリ２６にｃｏｓφ（１
）及びｓｉｎφ（１）を表わす信号サンプルを蓄わえ、
アドレスして各クロック瞬時ｔ１におい□て式（１１）
及び（１６）に従う正・しい信号サンプル５（ｔｌ）を
第１の選択信号Ｓ０に・・・応答してＤＡＣ回路２８に
加える仕方にある（勿論符号は別とする。蓋し、この符
号は第２の選択信号Ｓ２に応答して決まるからである）
。端的に云えば、この差違の結果第８図においては、各
信号サンプルＳ（ｔ□）毎に正しい大きさ１ｓ（ｔよ）
１の　１５信号サンプルが読出し専用メモリ２６の２個
のメモリ部２６　（１）及び２６　（２）の一方に蓄わ
えられるだけでなく、使用されない他方のメモリ部に正
しくない大きさの信号サンプルも蓄わえられる。 蓋し、選択信号Ｓ０に応答してマルチプレクサ８７−・
、。 で適当なメモリ部２６　（１）又は２６　（２）を選択
す　するからである。しかし、第８図ではこの正しくな
い大きさの信号サンプルは使用されないだけでなく、第
１の読出し専用メモリ２６に蓄わえられない。第８図で
は、適当な信号サンプルの選択が、一方ではメモリ２６
に偶数クロック瞬時ｔ工＝ＩＴ８（即ち、１が偶数値）
ではｓｉｎφ（１）の大きさを表わす値だけを蓄わえ、
奇数クロック瞬時ｔ□＝　１Ｔｓ（即ち、１が奇数値）
ではｃｏｓφ（１）の犬ぎさを表わす値だけを蓄わえ、
他方ではシフトレジスタ　ｌ・・２９内のデータ記号と
第１の選択信号（その変更された役割の点で第８図では
Ｓ□′とする）とに応答してアドレス変換器８５でアド
レス変換を行なうことにより行なわれる。 このアドレス変換を行なう態様を第９図の図ａｌｉ及び
ｂにつき詳述するが、これらは多くの点で第４図の図ａ
及びｂに対応する。特に、第９図で番号ｙ＝Ｑ及びＹ＝
２を有する第１及び第３０カド曲線（１）　、　（２）
及び（５）　？　（６）は第４図のそれに対２．。 応する。これと対照的に、第９図の番号ｙ＝ｌ及ｌびｙ
＝３を有する第２及び第４０カドラント々の対称の基準
として）第１及び第８のカドラン−・ト内の夫々の曲線
（２）　、　（１）及び（６）　、　（５）の鏡映対称
となっている。 第８図の読出し専用メモリ２６でも位相φ（１）が第９
図の図ａの曲線（１）に従って０ラジアンかπ らＢ−ラジアン迄増大する時の信号サンプルの値、ｌ。 具体的に云えば、１が偶数の時は値ｓｉｎ　［φ（１，
）　）、土が奇数の時は値００８〔φ（ｔ工）〕シか蓄
わえない。 これらの値をここでもｓｉｎφ、及びｃｏｓφ、で表わ
すが、これは第９図のｂの番号ｙ＝Ｑを有する第１のカ
ドラント（０，−）に太線で示されている。ｌｌ）第４
図から表■が導びかれたのと同じ方法で、第９図から信
号サンプル８１ｎ〔φ（ｔ□）〕及ヒＣＯ８［φ（ｔ、
）：ｌと、今代りに蓄わえられている信号値ｓｉｎφ□
及びｃｏｓφ□との間の関係についての次の表Ｖが導び
かれる。　　　　　　　　　　　２．。 表　Ｖ この場合も蓄わ見られている信号値ｓｉｎφ□及び　１
・）ｃｏｓφ□が第９図の全ての曲線に対して用いられ
る。 しかし、カドラント如何にかかわらず位相φ（１）が減
少する時読出し専用メモリ２６を読み出す向きを反転す
る第４図の場合と異なり、第９図の場合は、番号ｙ＝ｏ
及びＹ＝２を有する第１及び第８１５のカドラント内の
曲線（２）及び（６）に従って位相φ（１）が減少する
場合並びに番号ｙ＝ｌ及びＹ＝８を有する第２及び第４
のカドラント内の曲線（８′）及び（７つに従って位相
φ（１）が増大する場合に読出し方向を反転しなければ
ならない。表Ｖは第１０．。 及び第８のカドラントと第２及び第４のカドラン１トと
の間の違いをカドラント番号ｙの最下位のビットｙ。の
論理値で云現している。 この最后の事実と第９図には２個のタイプの鏡映対称（
１，＝・“十工と基準としての−、−π）が・ある事実
とのため第９図では全ての曲線につき第８図のメモリ２
６の読出しアドレスの新らしい第１の部分Ｃｍ＋ｊと元
の第１の部分ｂｍ＋ｊ（ｊ＝−２゜−１，０，１，２）
との間の関係が次式０式％ で与えられること及び第８図の補間回路２Ｂのセンス標
識ビットＵ／Ｄが次式 ％式％（１） で与えられることが結論される。ｉｌＶが３１及び■か
ら導びかれたのと同じようにして、瞬時ｔ１＝ＩＴｓで
の信号サンプルＳ（ｔ□）とメモリ２６に蓄わえられて
いる信号値ｓｉｎφ、及びｃｏｓφ、と　２．１の間の
関係が表Ｖと面を組み合わせて次ｉＶＩにす□ることに
より見出せる。 表■ 表■の論理信号ｆｉ□、ｆ１２及び＋２はｉｌＶと同じ
　１意味を有し、値も同じである。ｉ■の第１の選択信
号Ｓ□に応答して第８図の信号プロセッｔ２’５内のマ
ルチプレクサ８７により行なわれるような選択では、式
（１７）からも明らかなように論理信号ｆ工、とカドラ
ント番号ｙの最下位のビットｙ。との両方が働らく。ｉ
ＶＩの第１の選択信号Ｓ′にっいて云えば、論理信号で
□、の役割が第８図の信号プロセッサ２５の読出し専用
メモリ２６に信号値ｓｉｎφ、及びｃｏｓφ、を蓄わえ
ることにより引き継１．。 かれていることが判かる。従って、第８図ではカドラン
ト番号ｙのピッ）Ｙ。の役目だけが残っている。しかし
、この残っている役目は、第８図のアドレス変換器８５
での論理動作についての式（２０）及び（２１）での機
能の点で、ピッ）Ｙ　　自体に１゜よって果たされる。 従って、第８図及びｉＶＩでの第１の選択信号Ｓ工′に
ついては、次の関係が成立する。 Ｓｘ’　＝　Ｖｏ　　　　　　　　　　　　　　（２２
）また第２の選択信号Ｓ、については表■から導びか−
，，。 れる式（１８）の関係が成立する。　　　　　　　　式
（２ｚ）及び（１Ｂ）に基づき第６図の回路図は、この
回路図内の排他的論理和ゲー）４１１ｉが用いられずニ
ビットｙ。が直接選栖信号Ｓ工′として用いられる時（
第６図の一点鎖線）、第８図の選択信号５発生器８６を
作るのにも適用できる。 式（＋０）及び（２１）に基づき結論されるととである
が、第８図のアドレス変換″器８５は第１０図の回路図
に従う論理回路として作ることができる。この回路図で
は式（２０）が次のように書ける事実を利１・・用して
いる。 Ｃｍ＋ｊ＝マ。Ｏｍ＋ｊ十ｙ。Ｃｍ−ｊ（ｊ＝±１．＋
２）（ｇａ）ここでＣＩｎ＋ｊは式（１４）で定義され
る。この結果第１０図のアドレス変換器８５はｊ〜０（
ｊ＝０の１５場合はＣ島＝Ｃｍ＝「１」）の場合のビッ
トＣｍ＋ｊを形成するために第５図の回路図に従う副回
路４０（ｊ）を４個具える。加えて、第１０図は′ビッ
トｙ　とＮＯＴゲート６２により樽られるビットｙ。 とに応答して夫一式（２Ｂ）の項ｙ００、及びマ。Ｃｍ
＋ｊ？・・を形成するために４個のＡＮＤゲート６０（
ｊ）と４１個のＡＮＤゲー）６１（ｊ）とを具える。こ
の時代（＋８）　Ｋ従うビット（３，、’ｇ　＋’！４
個）ＯＲゲート６Ｂ’（ｊ）により形成され、式（２１
）に従うビットＵ／Ｄは１個の排他的論理和ゲニト６４
により形成される。−・これらの１４個の論理ゲートに
加えて、ａｌｏｍのアドレス変換器８５は４個の副回路
４０　（ｊ’、）丙に各々８個の論理ゲート（第５図参
照）を具え、□全部で２６個の論理ゲートを具備する。 第８図に比較して第８図の回路４は夫々偶数の１・）１
及び奇数の１に対して信号値ｓｉｎφ（ｔ、　’）及び
ｃｏｓφ（ｔ工）を交互に蓄わえる前述した方法により
読出し専用メモリ２６の必要な記憶容量が半分で済むと
いう利点を有する。第８図ではとの必要な記憶容量が ２　　　Ｘ　（４ｑ＋ｌ）　ｘ、（Ｍ−１）ビット　　
　（ハ）で済む。この式（２４）は第２図及び第８図の
式（１８）及び（１９）と同じ方法で導びかれる。第２
図につき既に述べた値ｐ＝５，４ｑ＝１６及びＭ＝１２
と２．１すると第８図の読出し専用メモリｚ６で必要な
記１憶容量は２９９２ビツトで済む（ＩＫ＝１０２４ビ
ットとして８ＫＲＯＭより小さい）。従って第２文と比
較すれば１６倍以上に小さくて済む。 読出し専用メモリ２６の内容を変えることによ゛すＧＴ
ＦＭと異なる変調方法に適合させることにつき前のｒｆ
ｌｏ　（２）の最終段で述べたことは第８図に示すよう
な構造を有する回路４にもあてはまる。 しかし、この場合はこれらの他の変調方法の場合は１記
号間隔当りの位相変化が±ｉミラジアン下ｌ・）の値で
なければならないという制約がつく。この最后の制約は
第８図の構造については成立しない。 第８図と第８図の読出し専用メモリ２６では第の２ｐ−
１＝　１６個の可能な形の各々に対しく４ｑ＋１）＝１
７個の信号サンプルが蓄わえられるという事実の結果読
出しアドレス？第２の部分（補間回路２Ｂの計数位置）
の幅が４ビツトではなく５ビツトとなる。これは第２図
の読出し専用メモリ２６に４ｑ＝１６個の信号サンプル
を蓄わ７１゜える場合と同じである。読出しメモリの通
常の製１作方法を考えるとこの記憶態様はあまり効果的
でない。 通常の製作方法の読出し専用メモリを一層有効に使う可
能性は第１図のブロック図で与えられる。“・このブロ
ック図は第８図の信号プロセラｖ２５及びアドレッシン
グ回路２２の一変形例であり、ことでは信号サンプルを
蓄わえるためだけでなく、補間カウンタ２８及びアドレ
ス変換器３５を設けるためにも読出し専用メモリを用い
ているが、とｌ・・れは所定の機能を果たすのに簡単な
プログラミングで済み、このプログラミングは実際には
同じ機能のための論理回路の設計及び製造をするのより
もずっとシンプルであるからである。 第１１図の読出し専用メモリ２６ではカドラン１−。 通りの可能な形の各々につき４ｑ＝ｌＯ個の信号サンプ
ルが蓄わえられる。そしてこの１６個のサンプルに対し
補間回路２８の計数位置０〜（４ｑ−１）＝１５がセン
ス標識ビットＵ／Ｄ　＝　ＩＩ土１゜（Ｄυ　　） の場合に読出しアドレスの第２の部分を形成する。１１
記号間隔（ｍＴ、ｍＴ＋Ｔ）の最后の瞬時ｔ＝ｍＴ＋Ｔ
におけるφ（１）の値についての付加的信号サンプルに
れに対し第８図及び第８図では補間回路２Ｂの計数位置
４ｑ　＝　１６がセンス標識ビットＵ、／Ｄ　＝　ｒｏ
Ｊの場合の読出しアドレスの第２の部分を形成する）が
第１１図では第１の読出し専用メモリ２６に蓄わえられ
るので

【；なく、別個の第２の読出し専用メモリ７０に
蓄わえられる。この時値ｐ＝５は一般に２ｐ−１＝　１
６個の付加的信号Ｉｌ＋サンプルを必要とするが、ＧＴ
ＦＭ信号の場合はこれらの付加的サンプルは４個の異な
る値しかとれないことが判明している。第１１図ではこ
の事実を用いて第２の読出し専用メモリ７０を２個の小
さな読出し専用メモリ７０（１）及び７０（２）に分割
ＩＸし、付加的信号サンプルの４個の異なる値を読出し
専用メモリ？　Ｏ（２）に蓄わえ、この読出し専用メモ
リ７０　（２）　ｆ／ｍ対する２ビツト幅のアドレスを
読出し専用メモＩ７７０　（１）の１６個の記憶位置に
蓄わえている。これらの読出し専用メモリ７０（１）の
１６−、、。 個の記憶位置に対するアドレスは第１１図ではアドレッ
シング回路２２内でアドレスバス７１により形成される
。このアドレスバそ７１にはシフトレジスタ２９の８ビ
ットｂｍ−ｘ　’　ｂｍ　’　ｂｍ＋１及び選択信号発
生器８６の第１の選択信号Ｓ工′＝ｙｏの−・ビットｙ
。が加えられる。式（２）に基づき、これらの８ビット
ｂｍ−１’　ｂｍ　’　ｂｍ＋１は各位相カド：ラント
において位相φ（１）の最終値を決める。そして第９図
の図ａから結論されることであるが、カドラント番号ｙ
の最下位のビットｙ。がこ些らの最１（・終値のどれを
関連する位相カドラントで用いねばならないかを決める
。第１及び第２の読出し専用メモリ′２６及び７０を２
人カマルチプレクサ？２に接続し、各クロック瞬時ｔ□
＝　ｉＴｓにおいて更に処理するために適当な信号サン
プルを運ぶ。こ１−の処理は第１１図でも第８図と同じ
ように行なわれる。このマルチプレクサ７２に対する制
御信号は第１１図のアドレッシング回路２２内の補間カ
ウンタ２８から導びかれる。 第３図及び第８図では補間カウンタ２８はモジ２．。 ユロ１７のアップ／ダウンカウンタとして作られ、１ピ
ツ）　Ｕ／Ｄ　＝　ｒｌＪに応答して初期位置０から最
終位置１５迄カウントアツプし、ビットＵ／Ｄ＝「０」
に応答して初期位置１６から最終位置１迄カウントダウ
ンする。第１の読出し専用メモリ　−。 ２６の読出しアドレスの第２の部分は５ビツトの幅を有
する。第１１図ではこの第２の部分の幅が４ビツトしか
ないが、これは信号サンプルを第１の読出し専用メモリ
２６に蓄わえる態様が修正されているためである。第１
１図の補間カウンタ　１１１２８はここでは簡単なモジ
ュロ１６カウンタ７８により構成されており、その計数
位置（４ビツト）とアドレス変換器８５のピッ）Ｕ／Ｄ
とが組んで第８の８２位置読出し専用メモリ７４に対す
るアドレスを形成する。そしてこの第８の読出し専用１
．。 メモリ７４に第１の読出し専用メモリ２６に対する読出
しアドレスの４ビツト幅の第２の部分を蓄わえる。この
第２の部分は第８図及び第８図の補間カウンタ２８の計
数位置の値モジュロ１６の二進表示に対応する。とれは
ピッ）　Ｕ／Ｄ　＝　ｒｏ」の２．。 場合これらの値は系列０，１５，１４．・・・、８．′
２．１を通ることを意味する。との時第１１’ｌｌのマ
ルチプレクサ？２に対する制御信号はＮＯＲゲート７５
により得られる。このＩＪＯＲゲート７５は第８の読出
し専用メモリ？４の４個の出力ビットと゛アドレス変換
器８５のピッ）Ｕ／Ｄとを受は取る。 ＮＯＲゲート７５の出力信号の論理値力ｔ「１」の時タ
ケマルチプレクサ７２は第２の読出し専用メモリ？０の
信号サンプルを通す（それ故これはピッ）　Ｕ／Ｄ　＝
　ｒｏＪの時第３図と第８図の計数位置１６’・・でた
け生ずる）。 更に、第１１図ではアドレス変換器８５も６４個の記憶
位置を有する読出し専用メモリで構成され、ここに第１
θ図の４ビツトｃｍ’＋ｊとビットＵ／Ｄとが蓄わえら
れ、第１０図の５ビツトｂｒｎ＋ｊ］・とビットｙ。と
がこれに対するアドレスを形成する。 前に何回も述べた値ｐ＝５．４ｑ＝１６＝２’及びＭ　
＝　１−２を用いると、第１１図では信号プロセッサ２
５の記憶容量が信号サンプルを蓄わえるために２８９ｚ
ビツトとなるが、この容量が以下の２・。 （６Ｂ　） ように第１の読出し専用メモリ２６（ＲＯＭＩ）と　１
第２の読出し専用メモリ７ｏ（ＲｏＭｓ）とに振り分け
られる。 ４　　　’　　　　　　　　＝２８１６ピツトＲＯＭ２
　（２’ｘ２）＋　（２２ｘｌｌ）　＝工狂１す′２８
９２ビット 第１１図のアドレッシング回路２２では、４４８ビツト
の記憶容量が必要であるが、この容量は補間回路♀８の
第８の読出し専用メモリ？４（ＲＯＭ゛ＩＬ・８）とア
ドレス変換器８５を形成する第４の読出し専用メモリ（
ＲＯＭ　４　）とに次のように分配される。 ＲＯＭ８　　２’　Ｘ　４　＝　１９８ビツト４４８ビ
ツト 第１１図を第８図と比較する時は、最后に述べた記憶容
量を勘定に入れないで済む。蓋し、第８図では第１１図
に示したアドレッシング回路２２を僅かに修正しただけ
で使えるからである（アドレ２１１スバス７１を省き、
ＮＯＲゲート７５の出力端、子を１アドレスバス８０に
接！−１）。 第１１図と第８図の間の差異はあまり第１の読出し専用
メモリ２６の記憶位置に１１ビット信号サンプルを蓄わ
えるのに必要な記憶容量にはなく゛（第１１図では２８
１６ビツト、第８図では２９９２ビツト）、むしろ第１
１図では記憶位置に対するアドレスの幅が（４＋４）＝
８ビットであるのに対し、第８図では（，４＋５）＝９
ビットであることにある。第８図について云えば、この
結果読出し専Ｉｎ用メモリの内部構造は２’　＝　５１
２個の記憶位置の数に基づき、そのうちの２　Ｘ（２＋
１）＝２　Ｘ１７＝２７２記憶位置だけが信号サンプル
に蓄わえるのに必要で、このため２４０個の記憶位置は
作られない。これに対し、第１１図では読出し専用メモ
ＩＸりの内部構造は２８＝　２５６個の記憶位置の数に
基づき、これらの記憶位置が全て信号サンプルを蓄、わ
えるのに必要で、全てインプリメントされる。 斯くして、第１１図は第８図よりもずっと効塞良く読出
し専用メモリの慣例のインプリメンテーシ！・・ヨンを
用いる。 Ｃ（４）第１２図の実施例の説明 第１２図は本発明に係る回路の第８の実施例のブロック
図である。これは特に章（Ａ）で述べた刊行物で０ＯＲ
ＰＳＫ　（４−’５　）と呼ばれ、米国特許第４．８１
，４９９号に詳述されているタイプの００ＲＰＳＫ信号
を発生するための回路４のブロック図である。第１２図
の回路４の構造も大いに第８図の回路４の構造に対応す
るから、第１２図の説明は主として第８図に対する修正
を扱う。 ００ＲＰＳＫ　（４−５）は４レベルデ一タ記号ａ（ｍ
）が搬送波信号の位相を変調し、従って時間間隔（ｍＴ
　、　ｍＴ＋’［’　）における位相φ（１）は次式で
定義される量Δφ（ｍ）だけ変わる。 Δφ（ｍ）＝φ（ｍＴ＋Ｔ）−φ（ｍＴ）　＝　ｋ　（
ｍ）Ｈ（ｓｓ）ここでｋ　（ｍ）は５レベルデ一タ記号
であり、そのレベルは範囲一２．−１．０，１．２の値
をとり得る。位相変化Δφ（ｍ）と、範囲０，１，２．
８の値をとれるデータ記号ａ　（ｍ）のレベルとの間に
は下記２・・の表■のような関係がある。この表は２ビ
ツト　ａａ　　で表わしたａ（ｍ）のレベルの二進符号
と、１ｍ　　　ｏｍ ８ビットｈｍ＋　’ｉｆｎ’Ｏｍで夛わしたｋ（ｍ）の
レベルの二進符号とを含むが、この符号化はピッ）　ａ
　１ｍ　ＨａＯｍの一個での誤差となるように選ぶ。 表　■ ビット（ｍ）はａ　（ｍ）’　＝　ｏに対して値ｋ（ｍ
）＝＋２又はｋ（ｍ）＝−２のどちらが選ばれているか
を示す。この選択は先行する値φ（ｍ−１）及びφ（ｍ
−２）　ＶＣより決まり、斯くして下の表■に従ってｋ
（ｍ−１）及び２・・ｋ（ｍ−１）によって決まる。 表■ ｋ（ｍ−１）　＝　ｋ（ｍ−ｇ）　＝　０の場合は、ａ
　（ｍ）　＝　６に対するｋ　（ｍ）の選択が更に早い
値ｋ（ｍ−ａ）　＋　ｋ（Ｉｌｌ−４）　ｔ・・・忙よ
り決まる可能性もある。しかし、このよう１５な伸長は
ほとんど何゛の利点ももたらさないから、表■の最終列
に従って固定選択を行なった。更に詳しいことは、前述
した米国特許第４．８１．４１９’号を参照されたい。 ここでの表１と２が上述した表■と■に対応する。これ
らの表と式（２５）とから、。 信号発生の点でのＣ０ＲＰＳＫ　（４−５）とＧＴＦＭ
との１間の最も重要な差異が明らかとなる。　□第１に
Ｃ０ＲＰＳＫ　（４−５）の位相φ（１）は長さＴの１
記号間隔内で±πラジアンの量だけ変わり得る。従って
この時間間隔内で位相φ（１）の値そシュ５０２πは基
準瞬時１＝０において位相φ（１）を適当るのではない
。この結果記号間隔の境界以外の瞬時で異なる位相カド
ラントへの移行が生じ得る。１０従って記号間隔（ｍ’
［’　、　ｍＴ＋Ｔ　）の境界での位相φ（１）の値モ
ジュロ２πを特徴づけるために、ＧＴｅＭ信号の場合の
ように一つのカドラント番号ｙ　（ｍ）モジュロ会を用
いることはできず、基準瞬時１＝０においてφ（１）を
適当に選択した場合のと１５の記号間隔の初期値ｔ＝＝
ｍＴでの位相φ（ｔ）の値モジュロ２πを特徴づける位
相状態番号Ｚ（ｎ）モ□ジ二口４を用いることになる。 φ（０）　＝　０と選べば次の関係力を成立する。 φ（ｍＴ）　＝　ＣＺ　（ｍ）　・−）モジュロ２π　
　　　（ｓａ）　　２゜式（２５）から位相状態番号Ｚ
（ｎ）モジュロ４は次式　１で定義できることが結論さ
れる。 Ｚ（ｍ）＝　〔ｚ（ｍ−１）十ｋ（ｍ−１）］モジュロ
４　　　（ｚ７）こうするとこの位相状態番号Ｚ（ｍ）
を修正された　・モジュロ４アツプ／ダウンカウンタの
計数位置として得られる。このカウンタにはデータ記号
ｋ（ｍ−□）が加えられ、その計数位置Ｚ（ｍ）は式（
１１７）に従って前の計数位置Ｚ（ｍ−ｘ　）に関係す
る。 ｋ（ｍ−１）　＝　＋２とｋ（ｍ−１）　＝−２とは同
じ番号　１ｔｌＺ（ｍ）を生むから位相状態番号Ｚ（ｍ
）は直接データ記号ａ（ｍ−１）から導びける。表■か
ら明らかなように、２進符号を選び、ａ（ｍ−１）の２
ビツトにビットｈｍ−１を結合することによりｋ（ｍ−
１）の８ビツトを得られるが、番号Ｚ（ｍ）の形成では
このピッ１５トｈｍ−□は何の役目もしない。第１２図
ではこの最後の方法を用いて位相状態カウンタ２４を制
御し、２ビツトｚ１ｚｏでの位相状態番号の２の符号化
を２ビツトＹｌ　ｙ（、でカドラント番号ｙを符号化す
る前述したのと同じ方法で行なっている（　云Ｍ　、、
。 参照）。 第２に、表■が示すところによると値ｋ（ｍ）＝＋２と
ｋ（ｍ）＝−２の間の選択は瞬時ｔ＝ｍＴに先行するデ
ータ信号ａ　（ｔ）の歴史に依存し、相関的に符号化さ
れたデータ記号ｋ　（ｍ）は非線形予測に従　゛つてデ
ータ記号ａ（ｍ）から導びかれる。これはデータ記号ａ
（ｍ）を非線形符号変換器に加えることにより行なわれ
るが、この非線形符号変換器はデータ記号ａ（ｍ）並び
に２個の先行する値ｋ（□−１）及びＪｍ−ｚ）に応答
して値ｋ（ｍ）を決める。この　１・ｌことについても
前述した米国特許第４，８２０，４９９号（第１０図参
照）に詳述されている。二進符号化を選んだ場合は、ａ
（ｍ）の２ビツトに１ビツトのｈＩｌｎを結合すること
によりｋ（ｎｏ）の８ビツトが得られるが、代りにデー
タ記号ａ（ｍ）　＊　ａ（ｍ−ｉ）及び１５ａ（ｍ−２
）並びに先行するピッ）ｂ　　　及びｈｍ−２０各１ビ
ツトの２ビツトに応答してこのビットｈ。 を決めれば十分である。第１２１ｆｆｉではアドレッシ
ング回路２２に非線形相関符号化回路８０を挿入し、こ
の非線形相関符号化回路８０がアドレスバ２・・ス８１
を介してシフトレジスタ２９内のデータの１組（、）の
８個の最新の記号を受は取り、この組（ａ）に対応する
ビットの組（ｈ）を生ずるようにすることによりこの最
后の特徴を用いている。 説明をこれ以上複雑にしないために、第１２図へではイ
ンパルス応答の中央区間を長さｐＴ＝ＢＴに限り、従っ
て組（ａ）はＢ個のデータ記号ａ（ｍ＋１）　、　ａ（
ｍ）及びａ（ｍ−１）　Ｉ、か含１ないものと仮定する
。この時符号化回路８０は第１８図のａ又はｂの回路図
に従って作れる。第１８図のａの１０回路図は前述した
米国特許第４，８２０，４９９号の第１０図の回路図と
同じ構造を有する。 第１８図のｌｅａでは、符号化回路８０は読出し専用メ
モリ８ｚを具え、ここにビットｈ、ｎ＋□の可能な値を
蓄わえる。幅が８ビツトのアドレスをア】５ドレスバス
８８を介してこの読出し専用メモリ８２に加えるが、こ
のアドレスは、前述したところに鑑み、データ記号ａ（
ｍ＋１）　、　ａ（ｍ）及びａ（ｍ−１）の各々の２ビ
ツトと２個の先行するビットｈ、Ｘ１及び軸−０とから
成らｉばならない。後者の２，１（７ｚ　） ビットｈｍ及びｈｍ−１はシフトレジスタ８４にれ１は
この場合２個の要素だけから成る）を読出し専用メモリ
８２の出力側に接続することにより得ら　　　゛れる。 組（、ｌが４個以上のデータ記号を有する場合は、シフ
トレジスタ８４は組（ｈｌに対して対１応して多数の要
素を有するが、これ以上の符号化回路８０の構造の修正
は不要である。表■及び■から簡単にビットｈｍ＋　１
のどの値を読出し専用メモリ８２の記憶位置に蓄わえね
ばならないかを導びくことができる。この読出し専用メ
モリ８２は１０図ａでは記憶容量が２８Ｘ１＝２５６ビ
ツトであるが、図すではビットｈｍ＋１はデータ記号ａ
（ｍ＋１）＝０の時だけしか意味がなく、データ記号ａ
（ｍ＋１）　”ｅＯの場合はいつも論理値「０」を有す
る事実を用いることにより、２’　Ｘ　ｌ　＝　６４ビ
ツトの記憶容量１５で十分である。それ故、ＩＨｂでは
データ記号ａ　（ｍ＋１　）の２ビツトはアドレスバス
８Ｂに加えられず、ＡＮＤゲート８５に加えられる。Ａ
ＮＤゲート８５は読出し専用メモリ８ｚの出力側に接続
されているＡＮＤゲート８６を制御し、従ってａ（ｍ＋
ｚ）＝２・・０の場合だけ「０」と異なる論理値を有す
るピッ　゛トムｍ＋１を運べる。 表■によれば、値］）＝８とすると原理的には５”　＝
　１２５個の異なる組合せｋ（ｍ−１）　ｌ　ｋ（ｍ）
　１ｋ（ｍ＋１）ができ、この結果位相状襲番号Ｚ（ｍ
）の４′個の可能な初期位相φ（ｍＴ）モジュロ２πの
各々につき１記号間隔（ｍＴ、ｍＴ＋’ｌ’）内で１２
５個の異なる位相φ（１）の形があり得ることになる。 しかし、表■によれば、１２５個の組合せのうち３８個
はキャンセルされ、各位相状態番号Ｚ（ｍ）につき９２
１０個の異なる位相φ（１）の形が可能である。これら
の９２個の形は２個の群に分けられる。即ち、位相φ（
１）の値が初期位相φ（ｍ’ｌ’）に対し減少する場合
の群Ｇ（−）と位相φ（１）の値が初期位相φ（ｍＴ　
）に対し減少しない場合のＧ（＋）とである。第１２図
ＩＸのこれから先の説明をできるだけ簡単に保つため、
ｋ　（ｍ）　＝　０の時の組合せに、（ｍ−１）　、　
ｋ（ｍ）　、　ｋ（ｍ＋１）に対する２０個の可能な位
相φ（１，）の形が両方の群Ｇ（＋）及びＧ（−）に分
けられることはなく、これらは全て群Ｇ（＋）に属し、
従って群Ｇ（＋）は　　　２．］ｋ（ｍ）　＝０　、　
ｋ（ｍ）　ｍ＋１及びｋ（ｍ）ｍ＋２の時５６個１の組
合せを具え、群Ｇ（−）はｋ（ｒｎ）−−１及びｋ（ｍ
）　＝　−２の時８６個の組合せを具えるものと仮定す
る。 第３図と同じように、第１２図の第１の読出し５専用メ
モリ２６は位相状態番号Ｚ　（ｍ）　＝　０を有する初
期位相φ（ｍＴ）＝０モジュロ２πに対し減少しない位
相φ（１）の値、従ってＺ　（ｍ）　＝　ｏの群Ｇ（＋
）に対する信号サンプル００６〔φ（１，）］だけをメ
モリ部２６（１）に蓄わえ、メモリ部２６　（２）にＳ
１ｎ〔φ（ｔ□）”ＩＩ”だけを蓄わえるように構成さ
れている。 同じく、第８図と同じように、第１２図ではアドレス変
換器８５力ｔアドレスバス８１上のデータ記号（，１を
符号化回路８０の出力側のビットの組（ｈｌと組合わせ
ることにより形成されるデータト記号のＩＩＩ　（ｋ）
に応答してメモリ２６に対する読出しアドレスの新らし
い第１の部分（ｋ′）を生ずる。 群Ｇ（＋）に対してはアドレス変換を行なう必要はない
。従ってこの場合は（ｋ’１＝（ｋｌである。群Ｇ（−
）に対してはこのアドレス変換は絹（ｋ４のデー１１一
タ記号の各々の値の極性を反転することを１意味する。 表■はｋ（ｍ）を最適に二進符号化−すると、ａ　（ｍ
）の２ビットａ１ｍ　”　Ｏｎｎの位置を何時も交換し
てａ。ｍ　”　１ｍにし、加えてａ（ｍ）＝Ｏ１従って
Ｉｋ（ｍ）Ｉ＝２の時だけピッ５トｈ（Ｉｎ）の補数を
とってｈＩ］１ｌａｏ、ｌｎａ３ｍＶｃすることにより
ｋ（ｍ）の値の極性反転を行なえることを示している。 第８図と比較して異なる点は第１２図のアドレス変換器
８５は変換標識信号として極性標識ピッ１０）Ｐ（論理
値ｐ＝「１」は極性反転が生じないことを示す）を生ず
るが、第８図のように補間カウンタ２Ｂに対するセンス
標識ビットＵ／Ｄを生シないことである。この結果、第
１２図の補間カウンタｚＢは簡単なモジュＣ１１６カウ
ンタの形をと１５る。最適なｋ（ｍ）の二進符号化を行
ない、群Ｇ（＋）とＧ（−）への上述したように選択さ
れた分割を行なった場合、極性反転はｌ（（ｍ）＝−１
及びｋ（ｍ）＝−・２の場合しか生じない。表■はｋ（
ｍ）＝−１の場合はａ（ｍ）＝１として論理値ａ１ｍ＝
「１」及び　　、。 （？６　） ａｏｍ＝「０」を有する２ビット’Ｏｍ　”１ｍの生起
に　１より一義的に特徴づけられ、ｋ（ｍ）　＝−２の
場合は論理値ｈＩＬｌ＝「１」を有するビットｈｆｎの
生起により特徴づけられることを示している。これに基
づいて、極性標識ピッ）Ｐに対゛し次の論理関係が成へ
立する。 Ｐ　：（ａ　ｉｍ　”　＆　Ｏｍ　）　ｈｍ　　　　’
　　　　　　（２５）アドレス変換器８５を論理回路と
して作る場合は、このビットＰもアドレス変換自体に使
える。蓋し一〇上述した考察を強めれば組（ｋ′１の記
号の各々のビットｈ／　、　ａ□′、Ｉ！１８′を組（
ｋｌの対応する記号のビットｈ、ａ□＋ａ６との間には
下記の論理関係が存在するからである。 ａ１′＝Ｐａｌ＋Ｐａ。 ａ６’　”　Ｐａ６．　＋　Ｐａｌ　　　　　　　　　
　　　（２６）ｈ′＝ｈ＋Ｐａ１ａ。 ここで＋はモジュロ２加算を示す。こうして８個のデー
タ記号ｋ　（’−”）　＋　ｋ　（ｍ）’　＋　ｋ（ｍ
＋ｉ　）の各々に７、。 対して得られるビットｈ／　、　ａ　、／　、　、ｏ／
を直接読出し　゛専用メモリ２６に対する読出しアドレ
スの新らしい第１の部分として用いると、この新らしい
第１の部分は９ビツトの幅を有することになる。しかし
、群Ｇ（＋）の５６個の組合せを識別するために・・は
新らしい第１の部分の幅は６ビツトで十分である（５６
＜６４＝２　　’）。従って、このような論理回路では
、式（２５）及び（２６）の論理動作を行なうためのゲ
ートの他に、別の多数のゲートを用いて所望の６ビツト
幅の究局の新らしい第１の部分を１・ｌ得ることになる
。それ故、構造とプログラミングを簡単にする観点から
はアドレス変換器Ｂ５を読出し専用メモリとして作る方
が好ましい。 第１２図ではアドレス変換器８５により生ずる極性標識
ピッ）Ｐを選択信号発生器８６に加え、１もそこで２個
の選択信号Ｓ工及び８２′を発生するのに使用している
。以下これを行なう方法を第１４図につき詳しく述べる
が、この第１４図は多くの点で第４図に対応する。第４
図の図ａと同じように、第１４図の図ａは１記号間隔（
ｍＴ　、　ｍＴ＋Ｔ　）内で、１゜の位相φ（１）の可
能な変化の例を示す。但し、位　゛相変化の値は１Δφ
（ｍ）　ｌ　＝πラジアンを選んでいる。図８の曲線（
ｚ、ｐ）又は（ｚ、ｐ）により指示されるが、とこでＺ
＝Ｚ（ｍ）は初期位相φ（ｍＴ）に対する位相状態番号
であり、Ｐは論理値「１」を　”有するアドレス変換器
８５の極性標識ビットである。［ｌＷａ内の曲線は全て
同じ形を有し、曲線線（０，Ｐ）、（１，Ｐ）に対して
鏡映対称ｒなっている。また第４図のｂと同じように、
ｃｏｑφ及び■・ｓｉｎφの形を図ａのφ（１）と同じ
スケールの縦軸に沿うφの関数として図す及びＣに示し
である。図すはＺ（ｍ）＝０の場合であり、図ＣはＺ（
ｍ）＝１の場合である。 第１２Ｐｙ５の読出し専用メモリ２６のメモリ部　１゛
２６（１）及び２６　（２）にも第１４［］の図８の曲
線（ｏ、ｐ）に沿って位相φ（１）が０ラジアンからπ
ラジアン迄増大する場合の信号サンプルｃｏｓ　［φ（
１，）］及びｓｉｎ　［φ（ｔ工）〕の値しか蓄わえら
れていない。これらの蓄わえられている値はとこ−・・
・でもｃｏｓφ、及びｓｉｎφ□と示し、第１４図の図
ｂ１に太線で示す。この増大する位相φ（ｔ）の範囲φ
□はここでは第４図のように−ラジアンではなく、πラ
ジアンである。この結果ここではＣＯＳφ□及びｓｉｎ
φ、の符号も読出し専用メモリ２６に蓄わえる。゛第１
４図の図Ｃは蓄わ見られている値ｃｏｓφ、及びｓｉｎ
φ、は位相状態番号Ｚ　（ｍ）　＝　１を有する曲線（
１，Ｐ）に対して用い得ることを示す。このことは位相
状態番号Ｚ　（ｍ）　＝　２及び８を有する曲線（２゜
Ｐ）及び（８，Ｐ）についても成立する。これらの曲１
０線は図ａに示されていないが、これは図す及びＣとコ
ンパラブルなこれらの曲線図を描くことにより容易にチ
ェックできるからである。明らかに２＝０．１．２及び
８を有する曲線（ｚ、ｐ）につき信号サンプルｃｏｓ　
［φ（ｔｉ）〕及びｓｉｎ　（φ（１，））と蓄わえ１
ｊられている信号値ＣＯ８φ　及びｓｉｎφ　の系列と
の間には表■と同じ関係が存在する。但し、この表１の
ビットｙ１　ｙ２を有するカドラント番号ｙをビットｚ
１ｚｏを有する位相状態番号２で置き換える。 読出し専用メモリ２６に図ａの曲線（ｏ　、ｐ）にｌｌ
・対する信号値ｃ’ｏｓ　（−φ、）及びＳｉｎ　（−
φ、）の系列□にれらの値は図すに破線で示されている
）だけが蓄わえられている場合は、上述したところから
結論されることであるが、Ｚ＝Ｏ、ｌ　、　２及び８を
有する曲線（ｚ、ｐ）につき信号サンプル　　　“′Ｃ
Ｏ８［φ（ｔ工）〕及びｓｉｎ　［φ（ｔ工）〕とこの
時蓄わ見られている値ｃ’ｏ　ｓ　’　（−φ　）及び
ｓｉｎ　（−φ　）との間に表■と同じ関係が存在する
（明らかにｙを２で置き換える）。この場合既知の関係
１ Ｉ を用いることにより簡単に実際に蓄わえられている値ｃ
ｏｓφ　及びｓｉｎφ　との関係を得られる。 （２７）は直接図すから結論できる。即ち、表■で蓄Ｉ
Ｘわえられている信号値ｓｉｎφ　を用いる時は何時も
一号を付加的に反転する。 表■と■を組合わせてｉｌＶを導びいたのと同じ方法で
、こうして得られたＰ及び百についての表を表酊と組合
わせるととができる。Ｐの場合はと・・・の結果ｉ１Ｖ
と同じ表が得られ（勿論ｙを２で置き゛換える）、この
結果第８図と同じ選択信号Ｓ０及びＳ２が得られる。ｐ
の場合は表■で蓄わえられている信号値ｓｉｎφ□を用
い、との結果第１の選択信号の定義からして論理値Ｓ□
−「０」が生ずる゛時何時も一５ＩＶで付加的符号反転
を行なうことにより求める表を得ることができる。百の
場合この結果第１の選択信号Ｓ□は第８図と同じになり
、第２の選択信号は第８図の第２の選択信号Ｓ２に論理
値Ｓ、　＝　ｒｏＪの時付加的符号反転を施すことにＩ
ｌｌより得られる。 これらの事実に基づき、第１２図の選択信号発生器８６
は第１５図の回路図に従って作れる。この選択信号発生
器８６は式（１７）及び（１８）で定義されるような選
択信号Ｓ　及びＳ、を生ずる部分　１・８６（１）にれ
はｙｌ　ｙＯをｚｌｚｏで代えて第６図の選択信号発生
器８６と同じように作れる）と、符号反転器８８に送る
第２の選択信号８２′を生ずる部分８６（２）とから成
る。ここでＰ及びＳ□が両方とも論理値「０」を有する
場合はＳ２′＝町であ、４゜す、それ以外の場合は全て
８２′＝８２である。この１目的で、部分８６（２）は
アドレス変換器３５の極性標識ビットＰと部分８６　（
１）の第１の選択信号Ｓ　とに応答して論理信号Ｆ−百
□を形成するＮＯＲゲート９０と、部分３６（１）の第
２の選択信号Ｓ２゛とＮＯＲゲート９０の論理信号百・
百□とに応答して第２の選択信号８２′を形成する排他
的論理和ゲート９１とを具える。

【図面の簡単な説明】

第１図は従来技術のＧＴＦＭ送信機の基本プロン１１）
り図、 第２図は第１図の送信機で使用するのに適したＧＴＦＭ
信号発生回路の従来技術による一例のブロック図、 第８図は本発明に係るＧＴＦＭ信号発生回路の第１・ｌ
の実施例のブロック図、 第４図は第８図の回路で行なわれるアドレス変換と夫々
の選択とを説明するだめの説明図、第５図は第８図の回
路で用いるのに適したアドレス変換器用副回路の一実施
のブロック図、　　２．１第６図は第８図の回路で使用
するのに適した選１択信号発生器用副回路の一実施例の
ブロック図、第７図は第８図の回路で用いるのに適した
符号変換器のブロック図、 第８図は本発明に係るＧＴＦＭ信号発生回路の第５２の
実施例のブロック図、 第９゛図は第８図の回路で行なわれるアドレス変換と夫
々の選択とを説明するための説明図、第１０１ｆｆｉは
第８図の回路で用いるのに適したアドレス変換器の一実
施例のブロック図、第１１図は第８図のアドレッシング
回路と信号プロセッサの一変形例のブロック図、 第１２図は本発明に係る０ＯＲＰＳＫ（４−５）信号発
生回路の第８の実施例のブロック図、第１８図は第１２
図の回路で用いるのに適した】５非線形相関符号化回路
の２実施例のブロック図、第１４図は第１２図の回路で
行なわれる夫々の選択を説明するための説明図、 第１５図は第１２図の回路で用いるのに適した選択信号
発生器の一実施例のブロック図である。！・（１・・・
データ信号源　　　２・・・クロック信号源　゛　１Ｂ
・・・差動符号化回路 ４・・・角度変調信号発生回路 ５・・・出力回路　　　　　６・・・ＶＣＯ７・・・前
変調フィルタ ８・・・パーシャル　レスポンス符号化回路９・・・低
域フィルタ　　　１０　、１１・・・遅延要素１２　、
１８．１４・・・重み付は回路１５・・・加算器　　　
　　　１６・・・ミクサ段１７・・・搬送波源　　　　
　１８・・・帯域フィルタ２０・・・クロック回路　　
　２１・・・制御回路２２・・・アドレッシング回路 ２８・・・補間カウンタ ２４・・・カウンタ（カドラント　カウンタ）２５・・
・信号プロセッサ ２６・・・第１の読出し専用メモリ ２７・・・ディジタル直角変調器 ２８・・・ＤＡＣ回路 ２９・・・直並列変換器（シフト　レジスタ）８１　、
８２・・・ディジタル乗算器　　　　　　　　　　７．
。 ８８・・・ディジタル搬送波信号源 ８４・・・加Ｘａ　　　　　　　８５・・・アドレス変
換器３６・・・ゼネレータ（選択信号発生器）８７・・
・２人カマルチブレクサ ８８・・・符号反転器　　　　４０・・・副回路４１・
・・ＡＮＤゲート　　　　杷・・・ＮＯＲゲート４８・
・・ＯＲゲート ４４・・・モジュロ４カウンタ ４５・・・排他的論理和ゲート ４６　　、　４７　　・・・　ＮＯＲゲ　−　ト　　　
　　　４８　・・・　ＡＮＤ　　ゲ　−　）　　　　　
　　　　　　　　＋＋１４９・・・ＯＲゲート ５０・・・排他的論理和ゲート ５１・・・排他的論理和ゲート ５ｚ・・・ＮＯＴゲート ５Ｂ・・・排他的論理和ゲート ５４・・・ＮＯＴゲート５５・・・２位置スイッチ５６
・・・増幅器　　　　　　６０・・・ＡＮＤＮＯゲート
・・・ＡＮＤゲート　　　　６２・・・ＮＯＴゲート６
Ｂ・・・ＯＲゲート ６４・・・排他的論理和ゲート！３． ７０・・・第２の読出し専用メモリ ７１・・・アドレス　バス ７２・・・２人カマルチプレクサ ７８・・・モジュロ１６カウンタ ７４・・・第８の読出し専用メモリ ７５・・・ＮＯＲゲート ８０・・・非線形相関符号化器 ８１・・・アドレス　バス　　８２・・・読出し専用メ
モリ８Ｂ・・・アドレス　バス　　８４・・・シフト　
レジスタ８５　、８６・・・ＡＮＤＮＯゲート・・・Ｎ
ＯＲゲート９１・・・排他的論理和ゲート ｅつ　　　　　　　　　　　ｒｌ ＝つ　　　　　　　　　　　　　　　　　　　ぐ一 〇 ；コ 巴

Claims (1)

1. 【特許請求の範囲】 １、所定の記号周波数１／Ｔのデータ信号に応答してほ
   ぼ一定の振幅と連続した位相φ（ｔ）とを有するアナロ
   グの角度変調信号を発生する回路であつて、この回路が
   、 記号周波数で同期して、ｑを２以上の整数 として、周波数４ｑ／Ｔを有するクロック信号を生ずる
   クロック回路と； クロック信号により制御され、補間カウン タを具備し、所定の数の順次のデータ記号に応答し、周
   波数４ｑ／Ｔを有するアドレスを生ずるアドレッシング
   回路と、記号周波数により制御され、データ記号に応答
   して長さＴの記号間隔の境界で位相φ（ｔ）の値モジユ
   ロ２πを特徴づける位相状態番号を生ずるカウンタとを
   具える制御回路と； 上記制御回路に接続され、アドレス可能な 記憶位置にクロック信号により決まる瞬時における信号
   ｃｏｓφ（ｔ）及びｓｉｎφ（ｔ）を表わすディジタル
   数値を蓄わえるための第１の読出し専用メモリを具備し
   、アドレッシング回路の制御の下に第１の読出し専用メ
   モリの記憶位置から蓄わえられている値を読み出し、こ
   の読み出された値をディジタル−アナログ変換して処理
   してアナログの角度変調信号を形成する信号プロセッサ
   と； を具える角度変調信号発生回路において、 第１の読出し専用メモリを一つの予じめ定 められた番号に関連する位相φ（ｔ）が減少しない場合
   の信号ｃｏｓφ（ｔ）及びｓｉｎφ（ｔ）を表わす値だ
   けを蓄わえるように構成し； アドレッシング回路に前記所定の数の順次 のデータ記号に応答して前記の予じめ定められた位相状
   態番号に関連する位相φ（ｔ）が減少しない場合のアド
   レスと変換標識信号とを生ずるアドレス変換器を設け； 制御回路に更にクロック信号により制御さ れ、位相状態番号に応答して第１及び第２の選択信号を
   生ずるゼネレータを設け； 信号プロセッサを各クロック瞬時において 第１の選択信号に応答して信号ｃｏｓφ（ｔ）及びｓｉ
   ｎφ（ｔ）を表わす２個の値の一方だけをディジタル−
   アナログ変換器に選択的に加え、各クロック瞬時におい
   て第２の選択信号に応答してディジタル−アナログ変換
   器の出力サンプルの符号を選択的に反転するように構成
   し、これらの出力サンプルが搬送波周波数ｑ／Ｔでのア
   ナログの角度変調信号のサンプルを構成し、これにより
   低域フィルタを用いて上記出力サンプルからアナログの
   角度変調信号を導き出せるように構成したことを特徴と
   する角度変調信号発生回路。 ２、信号プロセッサ内の第１の読出し専用メモリが信号
   ｃｏｓφ（ｔ）を表わす値のための第１の部分と信号ｓ
   ｉｎφ（ｔ）を表わす値のための第２の部分とを具え； 信号プロセッサが読出し専用メモリの上記 第１及び第２の部分に接続され、第１の選択信号により
   制御される２入力マルチプレクサと、ディジタル−アナ
   ログ変換器と共に上記マルチプレクサに接続され且つ第
   ２の選択信号により制御される直列回路の一部を構成す
   る符号反転器とを具えることを特徴とする特許請求の範
   囲第１項記載の角度変調信号発生回路。 ３、符号反転器をディジタル−アナログ変換器の出力端
   子に接続された極性反転器とし、この極性反転器に反転
   入力端子及び非反転入力端子を有する増幅器と、ディジ
   タル−アナログ変換器の出力端子を第２の選択信号に応
   答して上記増幅器の２個の入力端子の一方に選択的に接
   続する２位置スイッチとを設けたことを特徴とする特許
   請求の範囲第２項記載の角度変調信号発生回路。 ４、長さＴの１記号間隔当りの位相φ（ｔ）の変化が±
   π／２ラジアン以下であり、１記号間隔内で位相φ（ｔ
   ）がいつもカドラント番号ｙを有する同じ位相カドラン
   ト〔ｙ（π／２）、（ｙ＋１）π／２〕内にとどまる特
   許請求の範囲第２項記載の角度変調信号発生回路におい
   て、 信号プロセッサ内の第１の読出し専用メモ リをカドラント番号ｙ＝０を有する第１の位相カドラン
   ト〔０、π／２〕内に位相φ（ｔ）が減少しない場合の
   信号ｃｏｓφ（ｔ）及びｓｉｎφ（ｔ）の大きさを表わ
   す値を蓄わえるように構成し、 位相状態番号を生ずるカウンタをモジユロ ４アップ／ダウンカウンタとし、その計数位置が２ビッ
   トｙ＿１ｙ＿０を有する各記号間隔に対する位相φ（ｔ
   ）のカドラント番号ｙモジユロ４を表わし、 補間カウンタをモジユロ（４ｑ＋１）アップ／ダウンカ
   ウンタとし、その計数の向きをアドレス変換器の変換標
   識信号により制御することを特徴とする角度変調信号発
   生回路。 ５、長さＴの１記号間隔当りの位相φ（ｔ）の変化が±
   π／２ラジアン以下であり、１記号間隔内で位相φ（ｔ
   ）がいつもカドラント番号ｙを有する同じ位相カドラン
   ト〔ｙ（π／２）、（ｙ＋１）π／２〕内にとどまる特
   許請求の範囲第１項記載の角度変調信号発生回路におい
   て、 信号プロセッサ内の第１の読出し専用メモ リをカドラント番号ｙ＝０を有する第１の位相カドラン
   ト〔０、π／２〕内で位相φ（ｔ）が減少しない場合の
   信号ｃｏｓφ（ｔ）の大きさを表わす値を第１のクロッ
   ク瞬時において蓄わえ、信号ｓｉｎφ（ｔ）の大きさを
   表わす値を第２のクロック瞬時において蓄わえ、第１と
   第２のクロック瞬時が交互に生起するように構成し、 位相状態番号を生ずるカウンタをモジユロ ４アップ／ダウンカウンタとし、その計数位置が２ビッ
   トｙ＿１ｙ＿０を有する各記号間隔に対し位相φ（ｔ）
   のカドラント番号ｙモジユロ４を表わし、 選択信号発生器がカドラント番号ｙモジユ ロ４の最下位のビットｙ＿０に対応する第１の選択信号
   を生じ、 アドレス変換器を前記所定の数の順次のデ ータ記号とカドラント番号ｙモジユロ４の最下位のビッ
   トｙ＿０に対応する上記第１の選択信号の両方に応答し
   てカドラント番号ｙ＝０を有する第１の位相カドラント
   〔０、π／２〕内で位相φ（ｔ）が減少しない場合のア
   ドレスと変換標識信号とを生じ、 補間カウンタをモジユロ（４ｑ＋１）アップ／ダウンカ
   ウンタとし、その計数の向きを上記変換標識信号で制御
   するように構成したことを特徴とする角度変調信号発生
   回路。 ６、長さＴの１記号間隔当りの位相φ（ｔ）の変化が０
   ラジアン、±π／２ラジアン又はその整数倍に達し、１
   記号間隔の開始時の位相φ（ｔ）が位相状態番号をＺと
   していつも値Ｚ・（π／２）を有する特許請求の範囲第
   ２項記載の角度変調信号発生回路において 信号プロセッサ内の第１の読出し専用メモ リを位相状態番号Ｚ＝０を有する初期位相 φ（ｔ）＝０ラジアンに対し減少しない位相φ（ｔ）の
   値に対する信号ｃｏｓφ６（ｔ）及びｓｉｎφ（ｔ）を
   表わす値を蓄わえるように構成し、 位相状態番号を生ずるカウンタをモジユロ ４アップ／ダウンカウンタとし、その計数位置が２ビッ
   トＺ＿１Ｚ＿０を有する各記号間隔の開始時の位相φ（
   ｔ）の位相状態番号Ｚモジユロ４を表わし、 選択信号発生器を位相状態番号Ｚモジユロ ４の２ビットＺ＿１Ｚ＿０に応答して第１の選択信号を
   生じ、これらの２ビットＺ＿１Ｚ＿０とアドレス変換器
   の変換標識信号とに応答して第２の選択信号を生ずるよ
   うに構成したことを特徴とする特許請求の範囲第２項記
   載の角度変調信号発生回路。 ７、ｎレベルデータ記号に応答して角度変調信号を発生
   する特許請求の範囲第６項記載の角度変調信号発生回路
   において、 アドレッシング回路がまたｋをｎより大き いとしてｎレベルデータ記号をｋレベルデータ記号に変
   換する非線形相関符号化回路を具え、 アドレス変換器を前記所定の数の順次のｋ レベルデータ記号に応答して位相状態番号Ｚ＝０を有す
   る初期位相φ（ｔ）＝０ラジアンに対して位相φ（ｔ）
   が減少しない場合のアドレスを生じ且つ選択信号発生器
   のために変換標識信号を生ずるように構成したことを特
   徴とする角度変調信号発生回路。