JPS6139754A - 角度変調信号発生回路及びそれに関連する振幅及び位相変調信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （４）発明の背景 本発明は所定の記号周波数−のデータ信号に応答してほ
ぼ一定の振幅を有するアナログの角度変調信号を発生す
る回路であって、ｑを２以上の整数として記号周波□数
１と同期して周波数−の第１のクロック信号を生ずるク
ロック回路と盲アドレス可能な記憶位置に角度変調信号
の変調パラメータを表わすディジタル数値を蓄わえる第
１．の読出し専用メモリと；前記第１のクロック信号に
より：パ制御され、予じめ定められた数の順次のデータ
記号に応答して上記第１の読出し専用メモリの記憶位置
から蓄わえられている値を読み出すためあアドレスを速
度９で生ずるアドレッシング回Ｍトｉ第１の読出し専用
メモリに接続されていて読み出゛−□された値を処理し
てアナログの角度変調信号番形成する信号プロセッサと
を具える角度変調信号発生回路に関するものである。

このような回路は「アイ・イー・イー・イーＦランザク
ションズ　オン　コミュニケーション４□′ズＪ　　（
ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍｍ
ｕｎｉｃａｔｉｏｎｓ　）、１第（３０Ｍ　−２６巻第
５号、１９７８年５月、第５８４〜５４２頁に載ってい
るド　ヤーゲル（Ｄｅ　、７ａｇｅｒ）とデツカ−（Ｄ
ｅｋｋｅｒ　）のＴＦＭ　（Ｔａｍｅｄ　Ｆｒｅｑｕｅ
ｎｃｙＭｏｃｌｕｌａｔｉｏｎ　）についての論文（第
１５図参照）及−□び米国特許第４２２９８２１号（第
１８図参照）から既知である。これらの既知の回路では
第１の読出し専用メモリに蓄わえられている値が２個の
変調パラメータ００Ｓ〔φＱ〕及びｓｉｎ　（φ（ｔ）
〕を表わす。但し、φ（１）は角度変調信号の位相であ
つ−゛て、こしは予じめ定められた数の順次のデータ記
号をフィルタリングしたものにより決まる。この読出し
専用メモリの後段の信号プロセッサでは、こわらの２個
の変調パラメータに対応するアナログ信号が２個のＤＡ
（３回路（ディジタル−アナログ１′変換回路）により
得られる。そしてこれらの２個のアナログ信号が周波数
〒で不所望な信号成分及びその高調波を抑圧するための
２個の低域フィルタを介してアナログ直角変調回路に加
えらｎｌそこで２個の積変調器により位相が直交する２
個のパ搬送波と乗算され、これらの積変調器に接続され
”でいる加算器により角度変調信号が得られる。

しかし、この既知の回路は、ディジタル信号処理部とア
ナログ信号処理部との間のインタフェースが第１の読出
し専用メモリの直後に位置してい□るため、蓄しいハイ
ブリッド構造を呈し、２個の信号径路の振幅及び位相特
性を等しくシ、またそこで生ずる不可避的な直流電圧オ
フセットを等しくシ、更に２個の搬送波の位相を正確に
直交させて不所望な振幅及び位相変動、不所望な側波帯
並１”びに不十分な搬送波抑圧がこの回路の出力の角度
変調信号内で生ずるのを防ぐために、特にアナログ部の
回路のインプリメンテーションに厳しい要求が課される
。

上述した欠点を除く一つの方法はアナログ直角ｌ゛変調
回路の構成要素（積変調器、搬送波発振器及び加算器）
をそれ自体は既知のディジタル等価物で置き換え、第１
のクロック信号の速度下で信号サンプルを処理するよう
にこれらの等価物を配置し、こうして得られたディジタ
ル直角変調回路を！□。

直接第１の読出し専用メモリに接続することであする。

こうするとディジタル部とアナログ部の間のインタフェ
ースは直角変調回路の出力側に移され、その結果唯一つ
のＤＡＣ回路でアナログの角度変調信号を得られるよう
になる。

こうすると大部分ディジタル構造になっており、従って
モノリシック集積化するのに適した回路が得られるが、
実際にはディジタル部とアナログ部の間のインタフェー
スとしてＤＡＧ回路が必要なことが一般にディジタル部
で使う最高データ記号速１０度１を制限するように思わ
れる。加えて、高速ＤＡＯ回路はモノリシック集積化す
るのにあまり適さず、モジュールとしても普通の論理機
能用のディジタル集積回路よりも比較的に高価である。

（Ｂ）発明の要旨 本発明の目的は、大部分ディジタル構造を有し、ディジ
タル信号処理部とアナログ信号処理部との間のインタフ
ェースとしてＤＡＣ回路を用いず、こ訃により広範囲な
データ記号周波数を取扱うことができ、加えて、モノリ
シック集積化するのに特２゛に適した章（１）の冑頭で
述べたタイプの回路を提供１するにある。

この目的を達成するため、本発明によｎば、前における
全位相変化量が高々πラジアンである角−゛度変調信号
に対し、信号プロセッサ内にゼロ交差発生器を入ｎ１こ
のゼロ交差発生器が第１のクロック信号により制御され
、数値的な時間設定信号プリセット可能な時間遅延を有
するセットパルス“°゛を生じ、この遅延が時間設定信
号により決まる遅延回路と；第１のクロック信号により
制御され、ゼロ交差表示信号に応答してのみ遅延回路に
より生じたセットパルスを通すゲート回路と；このゲー
ト回路に接続され、このゲート回路を通り、自ｌ゛己に
セットパルスが送られてきた瞬時にのみレベル遷移を生
ずる２レベル信号を発生する双安定パルス発生器とを具
え；この信号プロセッサが更に上記パルス発生器に結合
され、中心周波数が角度変調信号の搬送波周波数に対応
する帯域フィルタパを具えることを特徴系する。

このような本発明は二進データ信号を送信するためのＴ
ＦＭ送信機の分野の研究に発し、上にこのような送信機
を述べてきたが、本発明はこれに限定されるものではな
い。蓋し、同じ原理が異なる゛。

種類のデータ信号に適用でき、種々の変調方法に適用で
きるからである。このような変調方法には「アイ拳イー
・イー・イー　トランザクションズオンコミュニケーシ
ョンズＪ　（ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓｏｎ
　Ｏｏｍｍｕｎｉａａｔｉｏｎｓ　）第００Ｍ　−２９
巻第３号、　１ｌ１１９８１年８月、第２１２〜２２５
頁及び第２２６〜２８６頁に夫々載っているオーリン（
Ａｕ１ｉｎ　）、リドベック（Ｒｙｄｂ６ｃｋ　）及び
サンドベルブ（Ｓｕｎｄｂｅｒｇ　）の論文並びにムイ
ルウイーク（Ｍｕｉｌｗｉｊｋ　）の論文に記載されて
いるｎ−ＰＳＫ”（ｎ進ディジタル位相変調）、ｎ　−
ＰＲＯＰＭ　（ｎ進パーシャルレスポンス連続位相変調
）及び０ＯＲＰＳＫ（相関ディジタル位相変調）並びに
「アイ・イー・イー・イー　トランザクションズ　オン
　コミュニケーションズＪ　（ＩＥＥＥＴｒａｎｓａｃ
ｔｉｏｎｓ　ｏｎ　　　　”’（３ｏｍｍｕｎｉｃａｔ
ｉｏｎｓ　）第（！ＯＭ　−２９巻第７号、１９８１’
年７月、第１０４４〜１０５０頁に載っている室田（Ｍ
ｕｒｏｔａ　）及び平手（Ｈｉｒａｄｅ　）の論文に記
載されているＧＭＳＫ　（ガウシアン　ミニマム　シフ
トキーイング）がある。

図面につき本発明の詳細な説明する。

−０−（りｒ水吟− ＴＦＭ信号の場合の振幅がほぼ一定の角度変調信号を発
生する回路の説明を与えたから、今度は第１・・１図に
つき、米国特許第４２２９８２１号から既知のＴＦＭ送
□信機の基本回路図を説明する。

この従来技術の送信機はデータ信号源１を具えるが、こ
のデータ信号源１はクロック信号源２により同期をとら
れる。記号速度−でＴ−夕信号源Ｉ１から取り出された
二進データ信号は差動エンコーディング回路８を１−で
振幅がほぼ一定で、位相が連続している角度変調信号を
発生する回路４に加える。この変調信号は出力回路５を
経て伝送チャネルに加えられる。出力回路５では電力増
幅と２″伝送チヤネルの周波数帯への変換が行なわｎる
。゛第１自において、回路４は理想電圧制御発振器６を
具える周波数変調器により構成される。電圧制御発振器
６は静止周波数が索に所望の（中間）搬送波周波数ｆ０
に等しく、ゲイン定数が常に　゛”　’／　Ｖ　”　Ｂ
’ｅＯに等しい。癲動符号化された二進デＴ −夕信号は前変調フィルタフを介し”てこの発振器６に
加えられる。この前変調フィルタフ□は六−レヤルレス
ポンスエンコーディングＩｍ路８と伝達Ｕ数が第８のナ
イキスト判定法を満足する低域フイ゛。

ルタ９’とから成る□。エンコ”−デ゛イング回路８は
第１図では２個の遅延要素１０　、ｘｉを有するトラン
スバーサルフィルタにより構゛成されている。且遅−要
素は記号期間Ｔに等しＧ）時間遅延を生じ、′重み付は
因子゛が夫々％、５Ａ９％である８個の重み′付は回路
１２　、’１８　、１４を介して加算器１５に接続され
ている。　　　　　　゛ 発ｉ器６の出力側にはω。−２πｆｏ（但し、ｆ。

は（中間）搬送波周波数である）とした時　パｓ　（ｔ
）　−ｓｉｎ　（ω。ｔ＋φ（ｔ）　）　　　　（１）
　　　”’で表わされる振幅が一定で位相φ（１）が連
続な角度゛変調信号ｓ　’（ｔ）が生ずる′。米国特許
第４１２２９８２１号′では゛、位相φ（１）と回路４
に加えられる差動符号化された二進データ信号ｂ　（ｔ
）との間には瞬時ｔ”−ｍＴとｔ−ｍＴ＋Ｔ（但しｍは
整数）との間の記゛号期間Ｔに亘る位１の変化の量は次
式で与えられることが示されている。

φ（ｍ’ｒ＋’ｒ）−φ（ｍＴ）−（ｂ（ｍ＋１）＋２
ｂ（ｍ）＋ｂ（ｍ−１））ｆｆ／８　、（２）　　　　
−但し、ｂ’　（ｍ）　（ｂ　（ｍ）　−＋１　）は記
号期間（ｍＴ、ｍＴ＋Ｔ）　’・・でのデータ信号ｂ　
（ｔ）の記号を表わす。加えて、この記号期間（ｍＴ、
　ｍ’ｌ”＋’［’　）内の瞬時ｔでの位相φ（１）の
紐形は第８のナイキスト判定法を満足する□低域フィル
タ９を具体的にどう選択したかに依存するが、各選択に
対しこの波形は前変調フィルタ□′７の出力側にある式
（２）に含まｎる３個の順次のデータ記号ｂ（ｍ＋１）
　、　ｂ（ｍ）　、　ｂ（ｍ−１）　ノル波すしたもの
により主とじて決まる。

こうして得られるＴＦＭＦＭ信号（ｔ）は出力回路５の
実際の例で更に有効□に処理する上で望ましい種質′“
を多く有している。例えば、それは無線通信系で１使わ
される。第１図では、この出力回路５はミクサ段１６、
搬送波源１７及び帯域フィルタ１８を具える周波数変換
器として構成されておシ、搬送波周波数ｆ。が（中間）
搬送波周波数ｆ。より高い−ＴＦＭ信号Ｓ。（１）を得
るようになっている。ここで５ｏ（ｔ）は次式で表わさ
れる。

ｓ　ｏ　（ｔ　）　＝ｓ　ｉｎ　（ωｏ　ｔ＋φ（ｔ）
）　　　（１）但し、ω。＝２πｆｏこの目的で搬送波
源１７は振幅□゛が一定で周波数がｆ。−ｆｏの搬送波
信号を発生し、これがミクサ段１６で発振器６からのＴ
ＦＭ信号５（ｔ）と混合される。その後で混合の結果生
じた産物のうち和の周波数（ｆｏ−ｆ。）　＋　ｆｏ−
ｆｏの方が帯域フィルタ１８で選択される。このＴＦＭ
信号　１１ｓ（ｔ）は振幅が一定であるから、出力回路
５の実例で高い電力効率を得るために非線形の振幅伝達
関数を有する回路要素を使用しても何の問題にもぶつか
らない。加えて、帯域フィルタ１８は伝送チャネルに加
えるべき信号を選択するのに当って特２゛″別な厳しい
要求を満足する必要はない。蓋し、ＴＦＭ信号５（ｔ）
はコンパクトな電力密度スペクトルを有し、サイドロー
ブが相対的に低レベルであるからである。

これと対称的に角度変調信号発生回路４の実際−□の例
ではアナログ回路（第１図には図示せず）に非常に厳し
い要求が課される。蓋し、発振器６の静止周波数とゲイ
ン定数とを夫々規定された値ｆ。

及びｉに保つのに必要だからである。

しかし、これらの問題は回路４を第２図に示す１′態様
で実現すれば克服できる。もつともこれまた米国特許第
４２２９８２１号から既知である。この実現では、ＴＦ
Ｍ信号５（ｔ）を発生ずるために直角変調回路を用い、
前変調フィルタリングを実現するためにディジタル信号
処理技術を用いる。而し゛て第１図の前変調、フィルタ
フの所望のインパルス応答ｇ（ｔ）の高位の値、具体的
に云えばｐを小さな奇数として長さｐＴの中心時間間隔
の値だけを用いる。

第２図の回路４はクロック回路２０を具えるが、２“（
ｌ　υ　） このクロック回路２０は第１図のクロック信号源１の整
数として周波数＆を有する第１のクロック信号を生ずる
。加えて、回路４は２個の記憶部２１（１）及び２１（
２）を有する第１の読出し専用メモリ゛２１を具える。

そのアドレス可能な記憶位置には２個の変調パラメータ
ｃｏｓ　（φ（ｔ）〕及び５ｉｎ（φ（ｔ）〕を表わす
ディジタル数値が夫々蓄わえられている。

但し、φ（１）は式（１）で規定されるように所望のＴ
ＦＭ信号５（ｔ）の位相である。この第１の読出し専用
メ゛。

モリ２１の記憶位置から蓄わえられている値を読み出す
ためのアドレスはアドレッシング回路２２で作られる。

アドレッシング回路２２内では、第１図のエンコーディ
ング回路８の差動符号化された二進データ信号ｂ（ｔ）
がシフトレジスタ２８に加゛えられる。シフトレジスタ
の内容は記号速度〒でシフトされる。このシフトレジス
タ２８はｐ個の要素を具えるが、この要素の数はインパ
ルス応答ｇ（ｔ）の中心時間間隔の長さｐＴが限られる
記号期間の個数に等しく、第２図ではｐ　−５が選ばれ
て！□゛いる。式（２）から結論されることは瞬時ｔ　
−ｍＴと　１ｔ−ＩＱＴ＋Ｔの間の位相φ（１）が量士
−よ艶大きくは変わらず、この時間間隔内では位相φ（
１）のモジュ０２πの値が基準瞬時１−０においてφ（
１）を適当に選択すれば同じ位相カドラント（ｙ−、（
７＋１）−７（ｙ−０，１，２又は８）に止まり、異な
る位相カドラントへの移行は瞬時ｔ−ｍ’ｒ＋’ｒにお
いてだけ行なわれることである。こうすると各位相カド
ラントにつき時間間隔（ｍＴ　、　ｍＴ　＋　Ｔ　）内
の位相φ（１）の形が全面的にｔＴの長さに限られたイ
ンバーＩｌルス応答ｇ（ｔ）とシフトレジスタ２３に蓄
わえられているデータ記号の値ｂ（ｍ−２）　、　ｂ（
ｍ−１）　ｓ　１）（ｍ）　ｚｂ（ｍ＋１）　、　ｂ（
ｍ＋２）とにより決まる。しかし、ｃｏｓ（φ（ｔ）〕
と５ｉｎ（φ（ｔ）〕の値は関連する時間間隔に対し位
相φ（１）がどの位相カドラントに位置す、る゛かを示
す数ｙ（ｍ）　（モジュロ４）に依存する。式（２）か
ら導びけることであるが、この数ｙ（ｍ）と、前の記号
期間の数ｙ（ｍ　−１）との間及びデータ記号ｂ（ｍ−
ｘ）とｂ（ｍ）の間には下表工に従う関係が存在する。

表　　１ 第２図では、シフトレジスタ２８の中心要素の出力端子
をカドラントカウンタ２４に接続している。

カドラントカウンタ２４の接続位置はカドラントカウン
タｙ（ｍ）　（モジュロ４）である。このカドラントカ
ウンタ２４は修正されたモジュロ４アツプ／ダウンカウ
ンタとしてインプリメントされる。その係数位置ｙ（ｍ
）は上の表に従って前の計数位置ｙ（ｍ−１）・　　並
びにデータ記号ｂ（ｍ−１）及びｂ（ｍ）に依存する。

１−□シフトレジスタ２８の内容（５ビツト）とカドラ
ントカウンタ２４の計数位置（２ビツト）は読み出しア
ドレスの第１の部分を形成し、バス回路２５を介して読
出し専用メモリ２１の両方の記憶部２１（１）及び２１
（２）に加えられる。これらの記″。

境部２１（１）及び２１（２）は、各位相カドラント毎
゛に、夫々ｃｏｓ　（φ（ｔ）〕と５ｉｎ（φ（ｔ）〕
の信号サンプルを蓄わえ、１個の記号期間Ｔでの位相φ
（１）の形を蓄わえている。インパルス応答ｇ（ｔ）の
長すカｐＴで、シフトレジスタ２３の要素の数がｐであ
る場゛合は、位相φ（１）の２ｐ個の形が１個の記号期
間Ｔ内であり得るが、本例ではｐ　−５であり、従って
２ｐ＝８２ある。２個の記憶部２１　（１）及び２１（
２）は各計数位置で１個の読出しパルスを生ずる補間回
路２６によりサンプリング速度ｆｓで読出されるｌｏ。

このサンプリング速度ｆｓについては次式が成立するＯ 但し、補間因子ｑ１記号期間Ｔ当りの信号サンプ゛ルの
数は整数であり礪従って補間回路２６はモジュロｑカウ
ンタにより構成され、その計数入力端子がクロック回路
２０からの速度ｆの第１のクロック信号を受は取り、そ
の計数位置が読出しアドレスの第２の部分とし゛Ｃ読出
し専用メモリ２１のパ記憶部２１（１）及び２１（２）
に加えられる。この従１来技術の補間法についてのこれ
以上の詳細Ｏま前記米国特許第４２２９８２１号の参考
文献（９）及び（１０）に見る゛ことができる。

読出し専用メモリ２１に信号プロセッサ２７を１接続シ
、読出シ信号すンフ／Ｉ／ＣＯ８〔φ（ｍ’ｒ）＋ｎＴ
ｓ＋す〕及び５ｉｎ（φ（ｍ’Ｉ’　）＋ｎ’Ｉ’ｓ＋
１〕（但し、ｎ−Ｑ、１ｓ２ｔ・・・・・・、　（ｑ−
１））を処理してアナログのＴＦＭＦＭ信号（ｔ）を形
成する。この信号プロセッサ２フではこれらの信号サン
プルが夫々ＤＡＣ回路２８及び２９にカロ１０えられる
。ＤＡＣ回路２Ｂ及び２９に加えらｎる。

ＤＡＣ回路２８及び２９はクロック回路９０により制御
される。サンプリング速度ｆｓ−〒及びその倍数での不
所望の信号成分を抑圧するために、２個５ｉｎ（φ（ｍ
Ｔ　）＋ｎＴｓ十子〕を２個の低域フィルタ８０゜３１
を介して直角変調回路に、加え、そこで２個の種変調器
８２．８８により発振器６からの２個の位相が直角な搬
送波を乗算する。具体的にＧま変調器８２では５ｉｎ（
ωｏ１）を乗算し、変調器８３で＆ま　パＣＯＳ（ω。

ｔ）を乗算する。これらの２個の種変調器　８２．３３
の出力信号を加算器８４で加算すると次のような和信号
５（ｔ）が得られる。

５（ｔ）　−ｃｏｓ（φ（ｔ））ｓｉｎ（ωｏｔ）＋５
ｉｎ（φ（ｔ））−ｃｏｓ（ω。ｔ）　　（５）　。

こｎは次のように書ける ５（ｔ）　−５ｉｎ（ω。ｔ＋φ（ｔ））　　　’（６
）従って回路４の出力端子には所望の位相φ（１）を有
するＴＦＭ信号が得られる。

第２図に示した例では確かにディジタル信号処理技術が
用いられている。しかし、それでも回路４は著しいハイ
ブリッド構造を有している。蓋し、ディジタル信号処理
部とアナログ信号処理部との間のインタフェースは信号
プロセッサ２７の入力１゛部近傍にあるからである。第
２図ではこのインタフェースを一点鎖線に符号ＤＡＩ　
（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ−Ｉｎｔｅｒｆａｃｅ
）を付して示した。それ故第２図では、ＴＦＭ信号内に
不所望な振幅及び位相変動、不所望なサイドローブ並び
に不十分な搬送波抑圧が生じ□。

゛ないようにするために、アナログ回路機能の制御“に
非常に厳しい要求が課される。こｎらの要求は特に関連
周波数帯に対し信号プロセッサ２７での２個の信号径路
（２８，８０，８２，８４）及び（２９，８１，３８，
８４）の振幅及び位相特性−□を等しくすること、これ
らの２個の信号径路内で不可避的に生ずる電圧オフセッ
トを等しくすること並びに発振器６から出力される２個
の搬送波の位相の直交関係を正確にすることに関係する
。これらの要求は低域フィルタ８０，８１にとって就１
パ中関連周波数帯での群遅延時間を周波数に独立にし、
同じにしなければならないことを含意する。

フィルタ８０．３１を余り複雑にしないために、補間因
子ｑは十分高い値、例えば、ｑ−８又はｑ−１６に選ば
ねばならない。こうするとサンブリ゛１ング速度の半分
に等しいフィルタ３０，８１のしこｎらの要求により生
ずる問題を除去する方法を第８図により示す。この第３
図は第２図の回路４の一変形例を示したもので、両方の
図面で対応４″する要素には同じ符号を与えである。第
３図が第□２図と異なる点は第２図のアナログの直角変
調回路（種変調器８２及び８３；搬送波発振器６；加算
器３４）がそれ自体は既知のディジタルの等何物で置き
換えられていることである。この目的で゛第３図の信号
プロセッサ２７はディジタル直角変調回路ａ５を具える
。このディジタル直角変調回路３５は直接第１の読出し
専■メモリ２１に接続され、第１のクロック信号の速度
３で生起する離数的な信号サンプルを処理するように配
置さｎて゛いる。具体的に云うと、記憶部２１（１）及
び２１（２）から読出された離散的な信号サンプル００
Ｓ〔φ（ｔｉ））及び５ｉｎ（φ（ｔｉ））にディジタ
ル乗算器８６及び８フで夫々ディジタル搬送波源８８（
これは第１のクロック信号と同期している）から送出さ
れる離散１′□的な搬送波信号サンプル５ｉｎ（ω。１
１）及びＣＯＳ　（ω。１１）る。乗算器８６．３７の
ディジタル出力信号はディジタル加算器３９で加え合わ
され、ディジタル“パ和信号ｓ（ｔ、−）を生ずる。こ
のディジタル和信号　ｌ５（ｔｉ）は ５（ｔｔ）　−５ｉｎ（ωｃｔｉ＋φ（ｔｉ））　　　
（７）として書き表わされ、ＤＡＣ回路４０に加えられ
る。−□ＤＡＣ回路４０はクロック回路２０により制御
され、対応するＴＦＭ信号５（ｔ）を生ずる。第８図の
回路４を第１図のＴＦＭ送信機で用いると、第２図の２
個の低域フィルタ８０．８１の機能は簡単に出力回路５
内の帯域フィルタ１８で行なえる。　　　　　゛′第８
図に示した回路の利点は信号プロセッサ２７のディジタ
ル処理部とアナログ処理部との間のインタフェース（Ｄ
ＡＩ）が第２図のようにディジタル直角変調回路８１５
の入力側ではなく出力側に移ってお艶、この結果唯一つ
のＤＡＣ回路４０だけでア１５す。グのＴＦＭ信号５（
ｔ）を得られることである。

第８図の回路４は□主としてデイタタル構造をしている
にもかかわらず、実際にはインタフェースＤＡ工にＤＡ
Ｏ回路４０を設けねばならないという要件が回路４を全
体として毎ノリシック集積化する′。

トで障害になっている。これは特にデータ記号速１度−
が尚い場合にそ□うである。蓋し、高速のＤＡＯ回路は
モノリシック集積化するのにあまり適当ではなく、モジ
ュールとして普通の論理機能を行なうディジタル集積回
路よりも比例的に高価である゛からである。

ｐ（り一竿−４！貝ｐ害施例の説吸 第４図は第８図の回路４と第１図の出力回□路５のへ組
合わさった機能を果す本発明に係る回路４１５のブロッ
ク図である。これは主としてディジタル１０構造をして
いるが、信号プロセッサ２７のディジタル信号処理部と
□アナログ信号処理部との間のインタフェースＤＡＩと
してＤＡＣ回路を用いることはしていない。ディジタル
信号処理部とアナログ信号処理部には第４図で夫々符号
２７　（Ｄ）及び２７１′（Ａ）を付しである。加えて
、第１図及び第８図の要素と対応する第４図の要素には
同じ符号を与えている。

第４図では信号プロセッサ２７のディジタル部２７　（
Ｄ）にゼ四交差発生器４１を入れである。こ′。

のゼロ交差発生器４１は遅延回路４２を具えるが、゛こ
の遅延回路４２は周波数＆の第１のクロック信号によし
制御され、数値的に時間を設定する信号ＴＳに応答して
セットパルスＳＰを生ずる。セットパルスＳＰはこの第
１のクロック信号に対して　　″きさけ時間設定信号Ｔ
Ｓにより定まる。加えて、ゼロ交差発生器４１はゲート
回路４３を具えるが、このゲート回路４８もこの第１の
クロック信号により制御され、ゼロ交差表示信号ＺＩに
応答して遅°゛延回路４２が生じたセットパルスＳＰを
転送スる。

このゲート回路４８に接続されて双安定パルス発生器４
４があり、２レベル信号を生ずる。そのレベルの変化は
セットパルスＳＰがゲート回路４８により双安定パルス
発生器４４に移された瞬時にの°５み生ずる。信号プロ
セッサ２７のアナログ部２７（Ａ）は双安定パルス発生
器４４に結合された帯域フィルター８を具える。このフ
ィルタの中心周波数はアナログＴＦＭ信号ｓ　ｏ　（ｔ
　）の搬送波周波数ｆ。に対応する。この搬送波周波数
ｆ０がディジタル部′“’　２７　（Ｄ）で用いられた
（中間）搬送波周波数ｆ。ど異なる場合は、アナログ部
２７　（Ａ）は周波数変換器として働らき、第１図の出
力回路５と同じ構造となる。２個の搬送波周波数ｆ。と
ｆ。が等しい場合は、第４図でミクサ段１６と搬送波源
１７が省″かしい双安定パルス発生器４４が直接帯域フ
ィルタ１８に接続される。

ゼロ交差発生器４１を制御するための２個の信号ＴＳと
ＺＩは第４図では制御信号発生器４５により得られる。

この制御信号発生器４５はディジタ１゛ル直角変調回路
８５を具えるが、このディジタル直角変調回路８５は、
第８図におけるように、直接第１の読出し専用メモリ２
１に接続されている。

この場合、信号ＴＳ及びＺＩは直角変調回路３５の出力
側に得られ、アナログＴＦＭ信号５（ｔ）のサンシ゛応
する。第４図では回路３５の出力信号は符号と大きさの
表示で得られるものと仮定している。サンプル５（ｔｉ
）の大きさｌ５（ｔｌ）１を表わすビットと、先行する
サンプル５（ｔｌ−１）の大きさｌ５（ｔｌ−１）１を
２１１表わすビット（後者のビットは第１のクロック信
１号の一周期一に等しい時間遅延を生ずる遅延回路４６
により得られる）とは一つになって第２の読出し専用メ
モリ４７に対するアドレスを形成する。

この第２の読出し専用メモリ４７のアドレス可能′。

な記憶位置には瞬時ｔｉにおける第１のりｐツク信号の
パルスに対するセットパルスＳＰの時間遅延τ□（この
遅延はゼロ交差発生器４１でセットざるべきものである
）を表わすディジタル数値を蓄わえる。速度〒でメモリ
４７から読出された数値は時Ｉｌ＋間設定信号ＴＳを形
成する。サンプル５（ｔｌ）の符号ｓｇｎ　（８（ｔｉ
））を表わすビットと先行するサンプル５（ｔｌ−ｉ）
の符号ｓｇｎ（ｓ（ｔｉ−１））を表わすビット（後者
のビットも遅延回路４６によシ得られる）とは符号検出
器４８に加えられる。符号検出器４８゛′の出力信号は
符号ビットが等しくない場合に論理値「１」をとる。こ
の符号検出器４８の出力信号は瞬時ｔ１．に続ぐ第１の
り四ツク信号の期間でのゼロ交差発生器４１に対するゼ
ロ交差表示信号ＺＩを構成する。　　　　　　　　　　
　　　　　　　　″゛以下第４図の信号プロセッサ２７
の動作と詳１細を第５図及び第６図につき説明する。

第５図の時間線図ａは次の波形、即ち、５（ｔ）　−５
ｉｎ（ωｔ＋φ（ｔ））　　　　（８）　　　　　。

第８図においてディジタル直角変調回路８５の出力側に
ある対応する二進数をＤＡＯ回路４０に加えることによ
り得られφ離散信号サンプルＳ　（ｔｉ−１）　＃５（
ｔｌ）　ｐ　５（ｔｉ＋１）とのグラフ表示である。　
　　１゛しかし、ＤＡＯ回路によるこのような完全なデ
ィジタル−アナログ変換は第４図では用いられておらず
、ゼロ交差が式（８）で定義されたようなアナログＴＦ
Ｍ信号５（ｔ）のゼロ交差に対応する２レベル信号がデ
ィジタル直角変調回路８５の出力側にある“゛二進数か
ら導びかれる。第５図の時間線図すは線図ａの信号５（
ｔ）に対応し、次式、即ち、ｓｇｎ（ｓ（ｔ））　−ｓ
ｇｎ（ｓｉｎ（ω。ｔ＋φ（ｔ　）））　　（９）で表
せる２レベル信号のグラフ表示である。式（８）　”″
で定義されるアナログのＴＦＭ信号５（ｔ）は一定損１
閏の角度変調信号であゆ、信号５（ｔ）のゼロ交差、従
って式（９）で定義される２レベル信号ｓｇｎ（ｓ（ｔ
））のゼロ交差が信号５（ｔ）の全ての本質的な情報を
含む。

この結果、所望のアナログＴＦＭ信号５（ｔ）が式（９
）の−□２レベル信号Ｓｇｎ（Ｓ（ｔ））から導びける
。これはこの後者の信号を次式、即ち ｓｇｎ（ｓ（ｔ））　−ｓｇｎ（ｓｉｎ（ω。ｔ＋φ（
１）））”５ｉｎ５（ｚｔ＋φ（ｔ））　＋　・・−・
・）　（１０）Ｃ （但し、Ｏ，は値Ｑ、　＝＝＝ｍ　、の定数）で書けば
明らかとなる。情報を運ぶ時間と共に変動する位相φ（
１）が適当に帯域を制限した信号であシ、また搬送波゛
゛周波数ω。−２πｆｏを適当に選び、式（１０）の右
辺の基本波成分と第８高調波成分との特別な重なり合い
が生じないようにしであると、所望の基本波頂５ｉｎ（
ω。ｔ＋φ（ｔ）〕が、式（９）及び（１０）で定義さ
れる２レベル信号ｓｇｎ（ｓ（ｔ）：］を中心周波数が
搬送波周波パ数ω。に等しく、適当な帯域幅を有する帯
域フィル□りに加えることによし得られる。

こうして第４図の信号プロセッサ２７で・はＤＡＯ回路
によるディジタル−アナログ変換がＴＦＭ信号５（ｔ）
の信号サンプル５（ｔ４）を表わす変調回路８５の出カ
ニ進数への符号処理で置き換えられる。しかし、ゼロ交
差が十分正確にＴＦＭ信号５（ｔ）のゼロ交差に対応す
る２レベル信号を得るためには、これらの出カニ進数の
符号ビットを用いたのでは不十分である。これは線図ａ
のサンプルｓ　（ｔｉ　：１　）　ｒ　”’５（ｔｉ）
、５（ｔｉ＋、）、・・・・・・に関連する符号ビット
を一すンプリング期間Ｔ８−−中保持することにより得
られる２レベル信号のグラフ表示である第５図の時間線
図Ｃから明らかである。第５図はまたＴＦＭ信号５（ｔ
）のゼロ交差を決める際のこの不十分□な確度が隣接す
るサンプル５（ｔｌ）　、　５（ｔｉ＋□）間の時間間
隔の持続時間Ｔ８が比例的に長いためであることも示し
ている。

今度は変調回路８５の出カニ進数が式（７）、即ち、Ｓ
（ｔｉ）　−５ｉｎ（ω。ｔｉ＋φ（ｔｉ））　　（１
１）　　　　”’で与えられる関係を満足する信号サン
プルＳ（ｔ、１）　’を表わすことを第４図の信号プロ
セッサ２７で用いて２個の隣接するサンプル間の正弦波
補間によりＴＦＭ信号５（ｔ）のゼロ交差を一層正確に
求める。

このようなゼロ交差は、例えば、第５図の線図ａ゛での
ｓ　（ｔに□）　、　８（ｔ）のような符号が反対の一
対の隣接サンプル間でしか生じないから、この補間はこ
のサンプル対に関連する符号ビットが等しくない、即ち
、符号検出器４８が論理値「１」の信号ＺＩによし隣接
サンプル間で符号の変化があったご。

とを示す時だけ用いれば足りる。以下に第６図につきこ
の正弦波補間を詳細に説明する。

第６図の時間線図ａは第５図の時間線図ａの時間間隔（
ｔｉ−１＋　ｔｌ）を拡大ひたスケールで示したもので
ありＮ　ＴＦＭ信号□５（ｔ）のゼロ交差が瞬時を蒜ｔ
。パで生じている。第６図のベクトル図すは第６図の時
間線図ａの’Ｉ’ＦＭ信号５（ｔ）に関連する一定振幅
の信号ベクトルの径路の極座標表示である。

ＴＦＭ信号５（ｔ）を・次式、即ち、 ５（ｔ）　＝Ｓｉｎ（ω。ｔ＋φ（ｔ））　−ｇｉｎθ
（ｔ）　（ＩＪ）２０で書くことにより角度θ（１）を
導入し、瞬時″Ｉｔ　−ｔｌ−０＋　ｔ□　ｒ　ｔｉで
の角度θ（１）の値をθ１−０ｔθ　、０・と書くと、
第６図の時間線図ａでのサンプリング瞬時ｔ−ｔｌ−０
に対する瞬時ｔ−ｔｏでのゼロ交差の時間遅延τ、はＴ
ＦＭ信号５（ｔ）の角周波′数ω一旦を−サンプリング
期間ｒ［ｌｓの持続時゛間ｉ有する時間間隔（ｔ・　、
ｔ・）中一定であると仮定することによりベクトル図す
から非常に良好な近似で導びける。これは第６図のベク
トル図すでの信・号ベクｔルが円弧（θｉ−０．θｉ）
を一定の角速度ω１゛で通り、従って角θ。が次式、即
ち、 θ０−θ土−１＋（０ｉ−ｅ土−１）Ｔ：　　　　　（
１８）で与えられることを含意する。

ゼロ交差は ５（ｔ）　−ｓｉｎθ（ｔ）　ｍ　ＳｉＨ６゜−０（１
４）の時、即ち、 θ。＝−０，±π、±ｚｔｒ　＋　−−（ｉｓ　）　　
　　２６の時化ずるから、−膜性を全く損なわずに値θ
。−ｄとすることができ、時間遅延τ、に対する次の関
係を式（１８）から導びける。□ ベクトルθｉ−０及びθｉは反対の符号を有し、大きさ
が０ラジアンとπラジアンの間の値に限られるから、式
（１６）は次のように一般化できる。

第６図の時間線図でのサンプリング瞬時１−１１に対す
る瞬時１　＝１　　でのゼロ交差の進みτ２についでも
同じような関係が導びける。

原理的にはこれらの２個の式（１７）及び（１８）の各
々を時間遅延τ□の決定に使用することができる。

しかし、角度θｉ−□及びθｉの値が０ラジアンとπラ
ジアンの間で変われる場合は、値ｓｉｎθｉ−□−８（
ｔｉ−１）及びｓｉｎθｉ＝　５（ｔｉ）だけから′値
θｉ−０及び□゛θｉを一義的に導びくことができない
。４　Ｌ／　、　　　□０≦θ≦πに対し関係ｓｉｎθ
−５ｉｎ（π−θ）が成立するからである。この場合唯
一つの値θ、を求められるようにするためにはω。ｌ　
Ｔｓ及びφ（ｔｉ）についＣの付加的情報が式（１２）
、即ち θｉ−ω。ｔｉ＋φ（ｔ・）、、　　　　（１９）から
の関係のため与えられねばならない。なお、ここで ｔ、−ｉＴ　　＋−Ｅ−！− １ｓ　２　　　　　　（２０） である。第４図で用いられた離散信号サンプル５（ｔ４
）　−ｓｉｎθ土を発生させる方法では量φ（ｔｉ）、
ω。及びＴ８が陽に第１図のエンコーディング回路３の
差動符号化された二進データ信号ｂ（ｔ）に関係づけら
れている。　□′ 第６図のベクトル−ｂから明らかなように、上述した不
明確さは角度θｉ−□及びθｉにそれらが隣接する位相
カドラント内になけＩｔばならないという条件を課する
ことによ抄防ぐことができる。こ１の条件は 〈 １θｉ−〇ｉ−□１−π　　　（２１）という条件であ
る。即ち、−サンプリング期間−Ｔｓ−ｉの長さの時間
間隔（１１−０，１１）内での角度゛。

変調信号５（ｔ）　！　５ｉｎ（ω。ｔ＋φ（ｔ）〕の
全位相変化は高々πラジアンでなければならないと条件
である。

式（１９）及び（２０）に基づき式（２１）の条件は次
のように書ける。

１ωｏＴｓ＋φ（１ｉ）−φ（ｔｉ−□）１　＝π　（
２２）’Ｉ’ＦＭ信号５（ｔ）の場合持続時間Ｔの一デ
ータ記号期波周波数ｆ０の４倍に等しくすれば、整数ｑ
の値にかかわらず、即ち、−データ記号期間Ｔ当りの信
号サンプルの数如何にかかわらず式（２２）の条件が満
足させられる。

一すンプリング期間Ｔｓ内の’Ｉ’ＦＭ信号の５（ｔ）
の２゛全位相変化に対し式（２２）の条件を守れば、第
４図□の制御信号発生器４５の第２の読出し専用メモリ
□４７内に蓄わえられＪサンプリング瞬時１−１・に対
する瞬時ｔ−’ｔｏでのゼロ交差の遅れτ□を表わす数
値を求めるために式（１７〕を使用できる。

制御信号発生器４５をディジタル回路で作るため、サン
プリング期間Ｔ　は各々が であるようなサイズτ　を有するに個のサブ期間Ｇご”
□分けらｎる。Ｋは に−２に、　　、　　、　　　、（２４）　　　　・で
あるように選ぶ。但し、ｋは整数である。このサブ期間
τ。は時間遅延τ、の量子化単位を構成し、式（１７）
から を表わすにビット二進数が第２の読出し専扇メモリ４７
の対１θｊ−１１＋　Ｉθ１１に対する記憶位置に蓄−
□゛わえられねばならないことが結論される。こｎに”
対するアドレスは、前述したように、５ｉｎｌｅｉ−□
１−　ｌ５（ｔ４−ｔ）１及び１ｓｉｎθ□１−１ｓ（
ｔｉ］を表わすビットにより一義的に形成される。

この場合第４図のゼロ交差発生器４１の遅延回−□路４
２はプリセット可能なにビットダウンカウンタにより構
成される。これはその計数入力端子でｑ 周波数が下で、クロック回路２０により生ずる第２のク
ロック信号を受は取り、ゼロ位置に達した時出力パルス
を供給する。このダウンカウンタ４２゛。

はブリセツティング回路４２１を具えるが、このブリセ
ツティング回路４２１は周波数が３でダウンカウンタ４
２をにビット二進数に対応する計数位置にセットする第
１のクロック信号により制御される。このにビット二進
数はサンプリング瞬時゛□ｔ＝ｔｉで第２の読出し専用
メモリ４１から時間設定信号ＴＳとして読出さｎ１先行
するサンプリング瞬時ｔ　−’ｅｉ−０に対するＩ’Ｆ
Ｍ信号５（ｔ）のゼロ交差の遅延τ１を表わす。瞬時１
−１１でのプリセツティング動作の結果瞬時ｔ　−ｔｌ
＋τ□において、ダウ２パンカウンタ４２が出力パルス
を供給する。この出゛カパルスはセットパルスＳＰとし
てＡＮＤゲートにより構成されるゲート回路４８の入力
端子に加えられる。このセットパルスＳＰは各サンプリ
ング期間において生ずるが、ＴＦＭ信号５（ｔ）が真実
ゼロ交差した時だけＡＮＤゲート４８を通り抜ける。第
４図の符号検出器４８が排他的論理和ゲートによりｉ成
される時は、サンプリング瞬時ｔ−ｔ４でのゼロ交差表
示信号２工のビットが、サンプリング瞬時１−１．−□
と１　＝　１１との間でＴＦＭ信号５（ｔ）が真実゛ゼ
ロ交差した場合だけ、論理「１」ビットとなり、反対の
場合は論理「０」ビットとなる。信号ＺＩのビットはサ
ンプリング瞬時１−１１で生じ、セットパルスＳＰはこ
の瞬時１−１１後の全サンプリング期間中に生じ得るか
ら、排他的論理和ゲー）　４８　”の信号ＺＩはＤフリ
、ツブフロップの形態をしたホールド回路４３１に加え
られる。このホールド回路４８１は速度ユの第１のりｐ
ツク信号によ抄制御され、出力端子（Ｑ）がＡＮＤゲー
ト４８の他方の入力端子に接続されている。サンプリン
グ瞬時ｔ−ｔ　ｊ：からスタートするサンプリング期間
において、　１ＡＮＤゲート４３はこのサンプリング瞬
時１−１１において信号ＺＩの論理「１」ビットが生ず
る場合？みセットパルスＳＰを通す。双安定パルス発生
器４４が反転出力端子（Ｑ）が信号入力端子（Ｄ）に７
′イードバツクＪ妾続されているＤフリップフロップに
より構成されている時は、ＡＮＤゲート４３を通過した
セットパルスＳＰをＤフリップフロップ４４のクロック
入力端子（Ｃ）に加えると、出力端子（Ｑ）に２レベル
信号が現われる。この２レベル信号の１０レベル変化は
セットパルスＳＰがＡＮＤゲート４８を通過する瞬時に
おいてのみ生ずる。こｎから先の信号処理にとって何の
重要性もない−サンプリング期間Ｔｓの一定の遅延を別
とすれば、Ｄフリップフロップ４４のこの２レベル信号
のゼロ交差は非１１常に良好な近似で所望のＴＦＭ信号
５（ｔ）のゼロ交差に対応する。従って、この２レベル
信号はｓｇｎ（Ｓ（ｔ））と書くことができる。式（１
０）の説明から結論されることであるが、このＤフリッ
プフロップ４４の２レベル信ｆを信号プロセッサ２７の
７２□。

ナログ部２７　（Ａ）内の帯域フィルタ１８に直接加１
えることにより所望のＴＦＭ信号５（ｔ）を得ることが
できる。但し、フィルタ１８の中心周波数は搬送波周波
数ｆ。に等しくシ、帯域幅はフィルタ１８の出力信号ｓ
　ｏ　（ｔ　）内に過度の符号量干渉を導入するノ。

ことなく、所望のＴＦＭ信号５（ｔ）がこの２レベル信
号に含まれる第３及びそれ以上高次の高調波成分から分
離さｎるように選ぶ。この場合２個のＴＦＭ信号５（ｔ
）及びＳ。（１）はいず０も同じ搬送波周波数ｆｏ＝ｆ
０を有する。第４図に示した搬送波周波数゛０ｆｏとｆ
。が等しくない場合は、このＤフリップフロップ４４の
２レベル信号を先ずミクサ段１６及び搬送波源１７によ
り周波数変換にかけ、その後で帯域フィルタ１８にかけ
る。この時帯域フィルタ１８の中心周波数は究局の’Ｉ
’ＦＭ信号Ｓ。（１）の搬１５送波周波数ｆ０に等しく
する。

信号プロセッサ２７のアナログ部２７　（Ａ）に対する
インタフェースＤＡＩとしてＤＡＣ回路がないため、第
４図の回路４１５のディジタル信号処理部は広範囲のデ
ータ記号速度〒を処理でき、それでい゛゛て特に比較的
安価なモノリシック集積化するのに適している。加えて
アナログ部２７　（Ａ）自体の回路のインプリメンテー
ションもとりわけ厳しい要求を満足する必要がない。蓋
し、一定振幅のアナログ信号だけを処理するからである
。

以上二進データ信号を送信するためのＴＦＭ送信機の場
合につき第４図の回路ｖ５を説明してきたが、変調の分
野の当業者ならば、第５図及び第６図につき与えられた
説明を読んだ後、第４図で用いられる角度変調信号の発
生手順は一般に異なる１“種類のデータ信号とｎ　−Ｐ
ＳＫ　、　ｎ　−ＰＲＯＰＭ及び００ＲＰＳＫのような
広範囲の変調方法に適用できることを理解するであろう
。但し、式（２１）及び（２２）の条件を何時も満足す
るものとする。即ち、−サンプリング期間Ｔｓ内の角度
変調信号の全位相変イビが高々πラジアンであるとする
。

Ｃ（３）第４図の実施例の変形例 第４図の回路４１５は非常に一般的な用途に適している
。しかし、第２の読出し専用メモリ４７の記憶容量を比
較的大きくしなければならない。式２゛（２３）〜（２
５）につき前述した説明から明らかなよ１うに、量子化
された時間遅延τ□≦ＴＳを表わすにビット二進数を対
１θｊ−１１＋　ｌθ１１に対する記憶位置に蓄わえね
ばならない。これに対するアドレスは１ｓｉｎθ−１＝
Ｉｓ（ｔｉ−０］及びｌｓｉ、ｎ０ｉ＋　”””’　ｌ
５Ｃｊｉ）１を表わすビットにより形成する。ｌ５（ｔ
ｉ−□）１及びｌ５（ｔｉ）Ｉが各々７ビツトで表わさ
れ、サンプリング期間Ｔｓかに＝３２個のサブ期間τ。

に分けられ、ｋ−５である場合は、読出し専用メモリ４
７は５　Ｘ　２１４ビツトの記憶容量を有しなければな
らな゛。

い。

今度は第７図につきこの記憶容量を小さくする方法を説
明する。第７図は第４図の制御信号発生器４５の一変形
例を示したもので、これらの２個の図面で対応する要素
には同じ符号を付しであるＳ第７図と第４図の、間の第
１の相違点は第７図で数に加えてｍ−フシアンの付加的
移相をも有するディジタル直角変調回路８５を用いるこ
とである。

記憶部２１　（１）及び２１　（２）から読み出した離
散パ的な信号サンプ／ｌ／　Ｃ！Ｏ８（φ（ｔｉ））及
び５ｉｎ（φ（ｔｉ））　ニ’００Ｓ（ω。１１−、）
を乗算すると次のディジタル和信号が得られる。

π ５（ｔｌ）　−５ｉｎ（ω。１１−、＋φ（ｔｉ））　
　（２６）これは次の関係、即ち、 を用いて次のように書ける。

５（ｔｌ）　−ｓｉｎθ１−５ｉｎ（ｉＨ＋φ（ｔｉ）
）　（２８）また、第７図が第４図と異なるもう一つの
点は制御゛御信号発生器４５が量子化された時間遅延τ
、についての式（２５）を一層直接的に用いることであ
る。

第７図では変調回路８５の出力側に逆正弦形の変換回路
４９を接続し、信号サンプル５（ｔｉ）の大きさｌ５（
ｔｉ）１−１ｓｉｎθ１１を対応する角度θｉの大きざ
１θ１１に変換する。第７図の回路はまた加算器５０゛
を具え、式（２５）の右辺の分母内にある和ｌθｉ−ｘ
！　−ｉ−１θ１１を形成する。読出し専用メモ１月＋
７のアドレスは１θｉ−□１と和ｌθｉ−□１＋１θ１
１とを表わすピットにより形成される。

読出し専用メモリ４７の記憶容量を小さくすることは変
調回路８５もの搬送波信号の選択に基づいている。瞬時
１−１・での位相φ（１）をφ・と書くと、式（２８）
に基づいて変調回路３５の出力信号５（ｔ）め値及び順
次の瞬時ｔ・　、ｔ・、ｔ・　、・・・１“１−１　　
　　１　　　　１＋１ での区間（−π、π）における角度θ（１）の対応する
値について下記の表を作れる。

表　　■ 前述したように、ＴＦＭ信号５（ｔ）の位相φ（１）は
−゛データ記記号期間円内量ｉフシアンより大きくは変
わらない〔式（２）を参照〕から、−サンプリング式が
成立する。

ｍａｘｉφ・−φ・　１≦−！−（２９）１　ニー１　
　２ｑ こｎから和１θ１−ｉｆ　＋　＋０１１につき次の関係
が成立する。

（１−′−）五≦１θ１−０ｌ＋ｌθｉｌ≦（１＋Ｈ）
Ｈ（８０）斯くしてこの和１θ１−０Ｉ＋ｌθ１１は値
−を中心として一フシアンの範囲で変わる。そして補間
因子が前π　− 述した値ｑ　−８又はｑ＝１６の時、こｎは　　　１″
１θ・　Ｉ＋＋θ１１の範囲よりずっと小さい。蓋し・
、これらの角度は各々０と一７ンアンの間で変わるから
である。第７図でこの後者の範囲内の値を再び７ビツト
二進数で表わすと、補間因子ｑ　−８の時相１θｉ−０
’　＋’θ・１の値は５ビツト二進数により２パ同じ程
度の正確さで表わせる。第４図と同じょう゛にサンプル
期間Ｔｓをに＝８２個のサブ期間τ。に分割すると、ｋ
−５で第７図の読出し専用メモリ４７は５×２　ビット
の記憶容量を有するだけで足りる。これは第４図と比較
して因子４だけ小さ一層いことを意味する。一般に、こ
の縮小因子は２の整数幅に等しい補間因子ｑの時−であ
る。

上述した例で、和１θｉ４１　＋　、＋０１１について
の牙ラジアンの範囲を一層低い程度、例えば、８２−２
５サブレンジの代りに８−２８サブレンジに分割する゛
こともできる。これにより量子化された時間遅延τ□〔
式（２５）で定義される〕の決定に入ってくる誤差は最
大でも２％以下である。しかし、この小さな誤差を甘受
するだけで読出し専用メモリ４７の記憶容量は更に相当
に小さくなる。蓋し、こうｌ゛すると和１θｉ−□１＋
１０１１の値は唯３ビットの二進数で表わすことができ
、この結果読出し専用メモＩＪ　４７　ハ５　Ｘ　２　
　ビットの記憶容量を有するだけで足りるからである。

今度は補間因子ｑをｑ　−８がら、例えば、ｑｍｚ’ｅ
又はｑ−８２に増すと、和１θ１．、Ｉ　＋　Ｉθ１１
をｉフジアンに等しくセラ上でき、量子化された時間遅
延τ□は良好な近似で式（２５）から導びかれる次の関
係で求められる。

この時代（２５）の代りに式（８１）でτ、を決める際
に入ってくる最大誤差はこの値ｑ＝１６又はｑ−３２に
対し数パーセントにすぎない。しかし、式（８１）から
結論されるととであるが、第７図の制御信号１゜発生器
４５の構造は簡易化されて第８図に示す制御信号発生器
４５となる。第８図の制御信号発生器が第７図のと異な
る点は加算器５０がなく、読出し専用メモリ４７に対す
るアドレスが１０土−０１を表わすビットにより形成さ
れることである。この１パ後者の表示につき７ビツト二
進数を再び使用すると、第８図の読出し専用メモリ４７
は５×２　ビットの記憶容量を有するだけで足りる。

上述したところから明らかなように、τ、を決める際の
確度と読出し専用メモリ４７の記憶容量と゛の間のトレ
ードオフが可能である。

Ｃ（４）第９図の実施例の説明 第９図は本発明に係る回路４１５のブロック図であるが
、これは多くの点で第７図に示した制御信号発生器４５
を組み込んだ第４図の回路４Ａの変゛形例と考えられる
。そｎ故、第４図、第７図及び第９図で対応する要素に
は同じ符号を与えである。

第４図と第９図が本質的に異なる点はゼロ交差発生器４
１を制御するための２個の信号ＴＳ及び２工を導びき出
す元の信号にある。

第４図及びその上述した変形例では２個の制御ナログＴ
ＦＭ信号５（ｔ）のサンプルｓ（ｔ・）がら導き出して
いる。そしてこわらの信号サンプルＳ〔訃〕のディジタ
ル表示を得るために、第４図及び第７図１゛の制御信号
発生器４５は２個の記憶部２１　（１）及び２１　（２
）を有する第１の読出し専用メモリ２１に接続されたデ
ィジタル直角変調回路８５を具え、メモリ２１のアドレ
ス可能な記憶位置に２、個の変調パラメータｃｏｓ　（
φ（ｔｉ））及び５ｉｎ（φ（ｔｉ））を表わ″゛すデ
ィジタル数値を蓄わえている。但し、φ（ｔ）１は所望
のＴＦＭ信号５（ｔ）の位相である。

これと対照的に、第９図では２個の制御信号ＴＳ及びＺ
ＩをアナログＴＦＭ信号５（ｔ）のサンプル５（ｔｉ）
から導き出すのではなく、次の関係即ち、　　　５（ｔ
ｉ）　−ｓｉｎ’（θ（ｔｉ））　−ｓｉｎθ１（１２
）でこのサンプル５（ｔｉ）と対応している角度θ（ｔ
ｉ）−θｉから導き出している。この目的で、第９図で
は第１の読出し専用メモリ２１のアドレス１０可能な記
憶位置に変調パラメータθ（ｔｉ）−θｉを表わすディ
ジタル数値を蓄わえる。但し、角度θ（１）は所望のＴ
ＦＭ信号５（ｔ）の偏角である。第９図で＆ま読出し専
用メモリ２１の出力側に符号及び大きさ表示で角度θｉ
が得らｎるものとしている。大きさ１θ生１と符号ｓｇ
ｎｏｉとを表わすビットから制御信号発生器４５でゼロ
交差発生器４１に対する２個の制御信号ＴＳ及びＺＩを
導き出す。この制御信号発生器４５は第７図の制御信号
発生器４５と同じ方法でこｎらのビットを処理する。斯
くして第９”’図の回路４１５は第７図に示した制御信
号発生器４ぢを具える第４図の回路４１５よりも構造が
簡単となる。蓋し、第９図の制御信号発生器４５は第７
図のように直角変調回路３５及び変換回路４９を用いな
いからである。

第９図においては構造の簡単さは第１の読出し専用メモ
リ２１の記憶容量の相当の増大及□びアドレッシング回
路２２の対応する拡張という犠牲を払ってはじめて達成
できるように思われる。蓋し、読出し専用メモリ２１に
蓄わえられている値は　１０ＴＦＭ信号５（ｔ）の偏角
θ（１）を表わし、この偏角θ（１）の表現は送信さる
べき記号速度１のデータ信号ｂ（ｔ）に依存する位相θ
（１）だけでなく、専ら（中間）搬送波信号の周波数ｆ
　により決まり、従ってこのデータ信号ｂ（ｔ）に依存
しない項ω。ｔをも゛含むからである。

しかし、驚くべきことに第９図において（中間）搬送波
信号を適当に選択すれば上述した問題を完全に除去でき
ることが判明した。これは特に第７図の説明で前述した
（中間）搬送波信号を選択す２“る場合に云える。この
選択は、式（２６）〜（２８）に１における位相φ（１
）の値との間に関係θ・−１−＋φ・　　　（８８） を作る。、この選択に対して与えられた表■から明らか
に、順次のサンプリング瞬時ｔｉ−０，ｔ１゜ｔ・、ｔ
・、・・・・・・においてＴＦＭ信号５（ｔ）−ｓｉｎ
（１（ｔ））ｌ＋ｌ　　　　　、］−＋２ のサンプルを得るためには、Ｃ０５（φ（ｔ）〕及び５
ｉｎ（φ（ｔ）〕の蓄わえら・れている値は交互に用い
　１０絶対に同時に用いず、また一つおきのサンプリン
グ瞬時（表■で、ｔｉ、ｔｉ＋８．ｔｉ＋４．・・・・
・・）で００８〔φ（ｔ）〕及び５ｉｎ（φ（ｔ）〕の
蓄わえられている値は反転させられる。こうなるとこの
簡単なディジタル直角偏重プロセスを、偏角θ（１）の
値を表■の第８列に従って配置し、蓄わえることにより
第９図の第１の読出し専用メモリで実行することができ
る。偏角θ（１）のこれらの値は符号及び大きさ表示で
蓄わえられる。大きさ１θ（ｔ）１は０とｉ７ンアンの
間で変わり、位相φ（１）の位相カドラントにづいての
両方の情報及び変調手順の符号反転は符号゛ｓｇｎ（θ
（ｔ）〕で表わされる。この結果、第９図の第１の読出
し専用メモリ２１は一般的場合につき第４図の２個の記
憶部２１　（１）　＋１１　（２）の一方の記憶容量を
有するだけで足り、第４図のアドレッシング回路２２を
何の修正も加えずにそのまま第９図でも使用することが
できる。

に記号周期Ｔの半分に等しく、この事実を用いて第１の
読出し専用メモリ２１に蓄わえられている符号ｓｇｎ（
θ（ｔ）〕で変調手順の符号反転を適合させＴｆ−−（
３４） があり、変調手順の符号反転１ら・整数である補間因子
ｑにつき第１の読出し専用メモリ２１で陰に行なうこと
ができることを含意する（スペクト′□□ルの重なり合
いを防ぐためにｑ＞２とする。式　（１０）についての
前記説明参照）。

注意すべきことは第１の読出し専用メモリ２１での記憶
の配置について第９図で用いられる手順は二進データ信
号についての前述したＴＦＭ変調方′法に限られるもの
ではなく、種々のタイプのデータ信号及びｎ　−ＰＳＫ
　、　ｎ　−ＰＲＯＰＭ及び０ＯＲＰＳＫのような広範
囲の変調方法について一般的に用いられることである。

但し、式（２１）及び（２２）の条件を満足する、即ち
、−サンプリング期間τ８内での偏角θ（１）の変化は
高々πラジアンであるとする０Ｃ（５）第１０図の実施
例の説明 第１０図は第９図の回路ｖ５よりも構造が一層簡単な本
発明に係る回路４１５のブロック図である。

両方の図面で対応する要素には同じ符号が与えら１５れ
ている。

こｎ進達べてきた回路４１５では、ゼロ交差発生器４１
の制御のための２′個の信号ＴＳ及びＺＩをＴＦＭ信号
５（ｔ）のサンプル５（ｔｉ）又は’Ｉ’ＦＭ信号５（
ｔ）の偏角θ（１）の対応するサンプルθ（１１）から
導き出゛している。これらの２個の制御信号を導き出す
たｌめに、制御信号発生器を第１の読出し専用メモリ２
１に接続するが、このメモリ２１には第４図及びその変
形例の場合は変調パラメータＣ０５（φ（ｔｉ））及び
５ｉｎ（φ（ｔｉ））を表わす値を蓄わえ、第９図の゛
場合は変調パラメータθ（ｔｉ）を表わす値を蓄わえる
０ 第４図及び第９図と第１０図との本質的相違点は、第１
０図ではゼロ交差発生器４１の２個の制御信号ＴＳ及び
ＺＩが第１の読出し専用メモ１Ｊ２１１０に蓄わえられ
ている変調パラメータから制御信号発生器４５を介して
得られるのではなく、こわらの制御信号自体が変調パラ
メータとして第１の読出し専用メモリ２１に蓄わえられ
ていることである。こうすると必要な要素の数が相当に
少なくな′す、特Ｆ必要な記憶容量が全体として少なく
なる。

蓋し、第１０図の回路４乃は第９図のように第２の読出
し専用メモリ４７を具える制御信号発生器４５を用いな
いからである。

第１０図で採られた手法は、第９図で行なわれ２゛る搬
送波信号の選択の場合−記号間隔（ｍＴ、ｍＴ＋Ｔ）“
内での瞬時１−１１十τ□でのゼロ交差発生器４１の出
力側でのゼロ交差の発生は究局的にはこの時アドレッシ
ング回路２２のシフトレジスタ２８内ニするデータ記号
ｂ（ｍ＋４）　、　ｂ（ｍ＋１）　ｊ　ｂ（ｍ）　ｌ　
　’ｂ（ｍ−１）　、　ｂ（ｍ−２）により完全に決ま
ることを考慮したことに基づいている。　　、　　・事
実ゼロ交差の量子化された時間遅延τ、は関係により式
（２５）で決まり、このゼロ交差は条件ｓｇｎθ−＠　
ｓｇｎθ・（３６） １．１−１ が満足される時だけ生ずる。そして偏角θｉ−□、θｉ
自体は式（８８）　、即ち　　　　　　　　　　　　　
１５θ・＝−１−＋φ・　　　　　　　（８７）ｌ　　
２　１ の関係で決まる。第２図で詳述したように一記号間隔（
ｍＴ　、　ｍＴ＋Ｔ）内で位相φ土のモジュロ２πの値
は各位相カドラント毎にこの時シフトレジスタ、２″２
３内にあるデータ記号ｂ（ｍ＋２）　、　ｂ（ｍ＋１）
、ｂ（ｍ）’。

ｂ（ｍ−１）　、　ｂ（ｍ−２）と長さ５Ｔに限られた
第４図の前変調フィルタフの所望のインパルス応答ｇ（
ｔ）の形とにより十分に決まり、またこの位相カドラン
トのモジュロ４の数ｙ（ｍ）は先行する数ｙ（ｍ−１）
と表Ｉのデータ記号ｂ（ｍ）　、　ｂ（ｍ−１）とによ
り決まる位相φｉのとり得る値とこの結果としての偏角
θｉ−０，θｉの値のこの知識により式（８５）に従っ
て時間遅延τ、を計算でき、それを時間設定信号ＴＳと
して蓄わえ、また条件（８６）を満足させ、それンゼロ
交差表示信号２工として蓄わえることができる。

第１０図で再びサンプリング期間Ｔ８をに一８２個のサ
ブ期間τ。に分割し、従って時間遅延τ□をに一５ピッ
゛トの二進数で表わすと、第１の読出し専用メモリ２１
の各記憶位置に２個の信号ＴＳ及びＺＩを表わす（ｋ＋
１）　−６ビツトが蓄わえられる。前に繰ね返し述べた
値ｑ＝８（補間因子）の場合は、第１０図の第１の読出
し専用メモリ２１が１０ビット幅のアドレスを有し、従
って第１０図では全記憶容量が第１の読出し専用メモリ
２１の６Ｘ２ビットの記憶容量に等しい記憶容量だけで
足りるｇ以前の節Ｃ（８）及び０（４）で述べたように
第９図の第１の読出し専用メモリ２１はｑ　−８の時こ
れまた１０ビット幅のアドレスを有し、従って、７ビツ
トの二進数により所望のｌθｉ１の表現を得るのに各記
憶位置に対し７＋１−ｓビットだけが必要で、第９図の
第１の読出し専用メモリ２１の記憶容量はこの時８Ｘ２
１°ピツ）ですむ。しかし、第９図の回路は時間遅延τ
、を蓄わえるための第２の絖出し専用メモリ４７も必要
とし、ｃ（ａ）節の説明力）ら萌らかなように値に−８
２，ｑ−８の場合、たとえ式（２５）によりτ、を決め
る際に２チよね小さし）誤差が許容できるとしてもこの
第２の読出し専用メモリ４７は５　Ｘ　２”ピッｔの記
憶容量を必要とし、この場合ですら第９図の必要な全記
憶容量は　　１″１８Ｘ２”ピッ）になる。この結果、
第９図と比較すると、必要な全記憶容量は第１０図に示
した手法を用いることにより２倍以上小さくなる。

０　（６）第１０図に示した実施例の実際のインプリメ
′第１０図に示したタイプの回路を実際に作るに当つ°
Ｃ１信号プロセッサ２７のディジタル部２７（Ｄ）の出
力側でのゼロ交差の時間遅延τ□を決める時２％以下の
最大誤差が許容可能とすると、必要な全記憶容量は一層
小さくなる。

この目的で一記号間隔（ｍＴ、　ｍＴ＋’ｌ’）内のＴ
ＦＭ信号５（ｔ）の位相φ（１）の瘤が主として式（２
）内にある８個の順次のデータ記号ｂ（ｍ＋１）　ｌ　
ｂ（ｍ）’　ｌ　ｂ（ｍ−１’）のフィルタしたものに
より決まるという事実−を用いる。この時シフトレジス
タ２３の長さが短かくなり、シフトレジスタ内には３個
の記号ｂ（ｎｚ−１）。

ｂ（ｍ）　、　ｂ（ｍ−１）だけが存在する。しかし、
前述した回路と”対照的に第１０図の実際的なインブリ
メ１゛ンテーションでは第１図の前変調フィルタフのパ
ルス応答ｇ（ｔ）を限る中心区間ｐＴがシフトレジスタ
２３の８個の要素で選ばれるのではなく、ｐＴ−３Ｔよ
りずっと大きく、例えば、ｐＴ−７Ｔである。

ｐ　−７の時−記号期間Ｔ内で位相φ（１）がと□り待
合形の数は２ｐ−２−１２８に達する。しかし、こ１れ
らの１２８個の位相φ（１）の形は２　＝８個の主トラ
ジエクトリ上に分散させらｎる。各□トラジエクトリは
関連する記号区間内の位相変化φ（ｍＴ　＋　Ｔ）−φ
（ｍＴ　）の量についての式（２）でのｔ）（ｍ＋１）
’　。

ｂ（ｍ）　、　ｂ（ｍ−１）の８通りの可能な組合せの
一つに対応する。１６個の可能なφ（１）の形が各主ト
ラジエクトリに対し各瞬時ｔにおいてこれらの１６個の
可能な位相φ（１）の平均値を求めることによ妙得られ
る特性位相７（ｔ）の両側に狭い帯域を形成するも第１
１図においては、第１の位相カドラント（Ｏｌ−）での
８個の可能な組合せｂ（ｍ＋１）　ｙ　ｂ（ｍ）　＋ｂ
（ｍ−１）に対するこの特性位相φ（１）の形が実線に
よレボされ、各特性位相φ（１）に関連する１６個の可
能な位相φ（１）の狭い帯域の境界が破線によりポされ
ている。位相φ（１）と組合せｂ（ｍ＋ｉ）　＋　ｂ（
ｍ）　＋ｂ（ｍ−１）　−−１ｅ＋１ｍ−を及びｂ（”
１）　ｔ　ｂ（ｍ）　１ｂ（ｍ−１）＝’＋１１−１１
＋１に対する位相φ（ｔ）　（７）帯域の境界が実際上
十分に一致し、φ（ｔ）−一が成立す鳴 る。従つそ、第１１図は７個の異なる位相φ（ｔ）Ｌ”
か示さない。特性位相φ（１）に対する位相φ（１）の
１・帯域の標準偏差の最大値は□ラジアンより小さい。

式（８５）で時間遅延τ　を求め、条件（８６）を満足
するための先行する節Ｄ（５）で述べた計算をして１゛
位相φｉの代りにサンプリング瞬時ｔ−ｔｉ−１Ｔト”
’での特性位相ホｔ）の値Ｖ・を用いる。式（３５）で
時間遅延τ□を計算する際節Ｄ（５）ではそこに含まれ
る式（８））の値θｉ−’ｘ及びθｉが既知の値φｉ−
ｘ及びφｉにより十分に求まるものと仮定している。′
この１仮定は同じ記号間隔（＝’１’２ｍＴ・十Ｔ）内
の値゛φｉ−ｘ及びφ１については絶対的に正しい。し
かし・φ１−０１がこの記号間隔内に位置し、φ土が次
の記号間隔（ｍ’［’＋１’　、　ｍＴ＋２Ｔ）内に位
置する場合は部分的に尼か正しくない。しかし、既に繰
り返し述べた値　１゛Ｋ　−８２、ｑ’ｍ　８の場合は
この事実は量子化された時間遅延τ□を求める際に何の
付加的誤差を導入するものではないことが判明している
。蓋し、所定ノ組合セｂ（ｍ＋１）　＃　ｂ（ｍ）　ｅ
　ｂ（ｍ−１）　％従って記号間隔（ｍＴ　、　ｍＴ＋
Ｔ）内に特性位相＃（１）を有する″□所定の主トラジ
ェクト、すに対し、次の記号間隔　１（ｍＴ＋Ｔ　、　
ｍＴ＋２Ｔ）では２個の異なδ主トラジェクトリしか可
能ではないからである。この最後の間隔内での主トラジ
ェクトリは組合せｂ（ｍ＋２）　１ｂ（ｍ＋１）　、　
ｂ（ｍ）　テ決マルカ、ココテ記号ｂ　（ｍ＋１　）　
ｌ”ｂ（ｍ）は既に与えられており、記号ｂ（ｍ　＋　
２）は値＋１又は−１をとり得るからである。式（２）
から瞬時ｔ　−ｍＴ　＋　２　Ｔにおけるこれらの２個
の主トラジェでは２個の可能な値鮭がずっと小さな差を
示す。

これはｑ＝８、従ってＴｆ３−、の場合は第１１図が（
８５）で求めるさ、τ□の値に対するｂ（ｍ＋２）の影
響はに＝６４の時−個のサブ期間τ。よりも小さく、異
なる値τ、内で２〜３個の場合だけのように見える。例
えば、組合せｂ（ｍ＋２）　、　ｂ（ｍ＋１）　、　ｂ
（ｍ）　。

ｂ（ｍ−１）が＋１１．＋ｌ　＋　＋１　ｊ　＋１（７
）時は事実そ゛□パうである。しかし、この組合せが±
１．−１．　　’＋１　＋　−１の場合はそうではない
。Ｋ−３２の時ｂ（ｍ＋２）の影響は時間遅延τ□の値
の差内にこわらのベースを一切生じない。従って、最大
誤差は２係より小さい。この結果は特性位相φ（１）を
用いる時８個の要素のシフトレジスタ２８について成立
するだけでなく、位相φ（１）自体を用いる時Ｄ（５）
で述へた５個の要素のシフトレジスタ２３についても成
立する。蓋し、後者の場合記号ｂ（ｍ＋２）は既に与え
られており、この結果次の記号間隔５　′。

（ｍＴ＋Ｔ　、　ｍＴ＋２Ｔ）内の特性位相φ（１）を
有する主トラジエクトリも知らｎるがらである。記号す
、（ｍ＋３　）の値＋１又は−１はこの与えらｎた主ト
ラジエクトリの特性位相φ（１）の両側の狭い帯域内で
２個の可能な位相φ（１）を生じ、こｎらの２個めにお
いてこの瞬時での記号ｂ（ｍ　＋　２）の値＋１又は−
１についての２個の可能な値φｉ間の差と同じ低い値を
有する。これも第１１図がら明らかである。

第１０図の回路−の実際上のインプリメンテ−１パジョ
ンにこ当って３個の要素しか持た。いシフトレジスタ２
８を用いる、従って８個の特性位相φ（１）を用いると
、上述した値ｑ−８及びに−８２を用いる時、ゼロ交差
の量子化された時間遅延τ□での最大誤差は２チより小
さくなる。この場合第１の′警世し専用メモリ２１は８
ビツトだけのアドレスを有し、必要な全記憶容量は６Ｘ
２　−１５３６ビツトにしかならない。これは先行する
節Ｄ（５）で述べた場合と比較して因子４だけ小さい。

時間遅延τ、を導入する回路４２としてプリセット可能
なカウンタをｆ＠１いるため、この回路４１５の実際的
なインプリメンテーションはデータ記号速遣〒と十分に
同期して働らき、この結果広範囲な記号速度を回路の調
整を必要とすることなく処理できる。こうするとこの、
回路４乃のディジタル信１″号処理部がモノリシック集
積化するのに特に魅力的なものとなる。

許容可能な最高の記号速度ではプリセット可能なカウン
タ４２に対する（第２の）クロック信号ｑ の周波数下により支配される。後者自体は時間；゛延τ
、の最小のサブＭ間τ。−Ｋｑを決める。値　゛に−８
２及びｑ　−８の時、１８，４３２　ＭＨｚのクロッ２
　ＫＨｚとなる。これは例えばｎＭＯ８技術でモノリシ
ック集積化できる範囲内である（　ｎＭＯ８技術を用い
ることはそれが低消費電力である点で魅力的である）。

遅延回路４２内のカウンタが−高いクロック周波数で動
作するように強いられることを防ぐ方法は２個以上のカ
ウンタをマルチプレクスすることに１０より与えられる
。２個のカウンタをマルチプレクスする一例をゼロ交差
発生器４１につき第１２［１′にプルツク図で示す。第
１２図の遅延回路４２は２個のプリセット可能な（ｋ−
１）ビットダウンカウンタ４２　（１）及び４２（２）
を具えるが、こｎらのダの周波数を有するクロック信号
を受は取る。１ダウンカウンタ４２　（２）に対するク
ロック信号はダウンカウンタ４２　（１）に対するクロ
ック信号を時間２１１Ｔ τ。−１１だけ遅延させたものである。２個のブリ１セ
ツティング回路４２１　（１）及び４２１　（２）を速
度＆の第１のクロック信号により制御し、２個のカウン
タ４２　（１）及び４２　（２）をにビット時間設定信
号ＴＳの（ｋ−１）個の上位のピッ（に対応す６計数位
置にセットする。カウンタ４２　（１）及び４２　（２
）の夫々のセットパルスＳＰ　（１）及び５Ｐ（２）を
スイッチ５１に加えるが、このスイッチ５１は時間設定
信号の最下位のビットにより制御され、このビットが論
理値「１」の時セットパルスＳＰ　”□（２）を通し、
従って論理値「０」の時セットパルスＳＰ　（１）を通
す。スイッチ５１は、例えば、２個のＡＮＤゲート５２
及び５８、ＯＲゲート５４並びにインバータ５５により
形成され、こｎらを第１２図に示すように既知の態様で
接続する。　　　　τ０は時間遅延τ□の量子化単位で
あるから、時間設定信号ＴＳの最下位ビットは、τ□が
τ。の奇数倍の時論理値「１」をとり、τ□がτ。の偶
数倍の時論理値「０」をとる。第１の場合はセットパル
スＳＰ　（２）がＡＮＤゲ噌目３迄送られ、第２の場合
°□はセットパルスｓｐ　（１）がＡＮＤゲート４３迄
送られる。カウンタ４２　（２）用のクロック信号がカ
ウンタ４２　（１）用のクロック信号に対し遅延τ。を
有し、時間設定信号ＴＳの最下位ビットによりスイッチ
５１が上述したように制御されるため、ＡＮＤゲート４
８′に加えられるセットパルスＳＰはいつも適尚な瞬時
に生ずる。これを−例につき詳しく述べる。Ｋ　＝３２
の場合、ＴＳはに一４ビットの二進数である。

τ−６τ　及びτ、＝７τ０の場合ＴＳは夫々「００１
１０」及び「００１１１」の形をとる。１１゛いずれの
場合もカウンタ４２　（１）及び４２　（２）がＴＳの
４個の高位のビット「００１１」に対応する計数位置３
にセットされ、こｎらのカウンタ４２（１）　１４２　
（２）が３クロツクパルス（クロック期間２τ。）後１
個のセットパルスを生ずる。ＳＰ　（１）’は瞬時ｔｉ
＋　６τ。に生じ％　ＳＰ　（２）は瞬時ｔｉ＋７τ０
に生ずる。τ□−６τ。の場合ＴＳの最下位ビットは「
０」であり、従って、スイッチ５１は瞬時ｔｔｌ　＋　
６　ｒ　ｏでのＳＰ　（１）を転送する。τ、＝７τ０
の場合は、ＴＳの最下位ビットは「１」で、従ってスイ
ッチ４５１は瞬時ｔｉ　＋　７τ０でのＳＰ　（２）を
転送Ｉする。

クロック速度が前述した値１８．４８２　ＭＨｚの場合
、ｎＭＯ８技術でモノリシック集積化できるが、カウン
タ４２　（１）と４２　（２）とをマルチプレクスす″
ることにより最高位の許容可能な記号速度ＩＴを値７２
　ＫＨｚから値１４４　ＫＨ２に高めることができる。

同じように、４個のプリセット可能な（ｋ−２）ビット
ダウンカウンタ４２　（、）を設け、これらの号ＴＳの
（ｋ−２）個の高位のビットによりセットし、更に時間
設定信号ＴＳの２個の下位のビットにより制御すること
により許容可能な記号速度−を再度２倍にすることがで
きる。

Ｃ（ワ）電力密度スペクトル 第１８図はいくつかのタイプのＴＦＭ送信機の出力信号
の正規化された周波数１（ｆ　、＋　ｆｏ）　’Ｉ’ｌ
の関数としてのスペクトル電力密度旦を示したものであ
る０２１） 第１８図の曲ｉａは前変調フィルタ７のインシフ１ルス
応答ｇ（ｔ　）の持続時間が無限である理想的な場合の
第１図の回路４の出力側でのスペクトル−を示す。回路
４を第２図で用いる場合はインパルス応答ｇ（ｔ）の持
続時間を成る程度短かくしなければならないが、それに
はこのインパルス応答ｇ（ｔ）の高位の値は長さ３Ｔの
中央区間にあり、長さ７　Ｔ’の中央区間の外ではゼロ
値から極く少ししかずれていないという事実を利用する
。インパルス応答ｇ（ｔ）の持続時間のこのような短縮
化の第２図の回路４の出力側でのスペクトル−に及ぼす
影響を第１３図では７Ｔで限った場合につき曲線すで、
５Ｔで限った場合につき曲線Ｃで示す。曲１＋　ａに対
するこれらの曲線す及び０のずれはｌ（ｆ’、ｆ。）’
［”＋が′１を越える周波数に対し真実重要である。し
かし、゛＋（ｆ−ｆｏ）ＴＩがほぼ値１．５の周波数ｆ
に対しては、こワラの曲線す及びＯのスペクトル−のレ
ベルは搬送波周波数ｆ　のレベルよりも夫々約８０　ｄ
Ｂ及び７０　ｄＢ低い。スペクトル主ローブの実際の周
一数帯の外側に残る電力が隣の□伝送チャネル内に生″
□゛する乱れは曲線Ｃの場合でも無線通信系での実際１
の用途の大部分にとって十分低い。（注意すべきことは
第１３図の曲線ａ、ｂ及び０は既に米国特許第４２２９
８２１号から既知なことである。第１０図参照）、。

先行する節０（６）で既に述べた第１０図の回路４１５
の実際のインプリメンテーションは３個の要素しかない
シフトレジスタ２３を用い、第１１図に示すように第１
の位相カドラント（０，−ｇ）につきこのシフトレジス
タ２８内でのデータ記号　１０ｂ（ｍ＋ｉ）　＋　ｂ（
ｍ）　Ｉ　ｂ（ｍ−ｉ）の８通りの可能な紹合せに対し
７個の異なる形の特性位相＄（１）を用いている。これ
らの特性位相＄（１）はインパルス応答ｇ（ｔ）の持続
時間を長ざ７Ｔの中央区間に限り、１２８通りの可能な
位相φ（１）の形を８個の主トタ゛ジエクトリ上に分散
させ、各主トラジエクトリ毎に位相φ（ｉ、）の１６個
の可能な形の平均値として特性位相ホｔ）を求めること
により得られる。第２図の回路４が３個の要素しか持た
ないシフトレジスタと特性位相１（ｔ）とを用いる、即
ち、ｃｏｓ　（φ（ｔ）〕゛及びｓ　ｊ−ｎ（φ（ｔ）
〕を変調パラメータとし゛Ｃ第１の読゛出し専用メモリ
の記憶部２１　（１）及び２１　（２）に蓄わえている
と、第２図の回路４の出力側でのスベクトル〒は第１３
図の曲ｆｉｄで示したようなものとなる。この結果、こ
の特性位相＜１１（ｔ）を用い右とＩ（ｆ　−ｆｏ）Ｔ
Ｉが０．６を越える値を有する周波数ｆで曲線ａの理想
的場合のスペクトルがらずれ始めるが、約１．５の値１
（ｆ　−ｆｏ）ＴＩでもなお搬送波周波数ｆ。のレベル
よりも約６０　（ｉＢ低いレベルを有するスペクトルが
得られる。・スペクトル主ローブの１０周波数帯の外側
に残る電力は、第１８図から明らかなように、遮断周波
数がｌ　（ｆ　−ｆｏ）ＴＩが０．８と０．９の間の値
を有する周波数５にある帯域フィルタで抑圧することが
できる。而してこの帯域フィルタを用いることにより生
ずる角度変調信号の撮゛゛幅のふらつきを小１さくする
ために、このフィルタは通過帯域内でできるだけ平坦な
応答を有するようにしなければならない。

第１０図の回路Ｖ５を実用的にインプリメントするにあ
たってもこの特性位相＄（１）を用いる。しパかし、今
度はディジタル信号処理部２７　（Ｄ）の出ｌ力側で２
レベル信号のゼロ交差の時間遅延τ□を求めるためであ
る。ディジタル部２７　（Ｄ）の出力側でのこの２レベ
ル信号のスペクトル〒はゼロ交差の決定にあたっての正
確さにより影響される雑音′指数を有する。その効果は
ＤＡＣ回路の正確ざが有限なことにより生ずる雑音指数
と比較される。サンプリング期間Ｔｓが分割されるサブ
期間τ。の数Ｋを大きくすればゼロ交差の正確さが高く
な、す、従ってスペクトル〒の雑音指数は低くなる。サ
ブ゛期間τ。は時間遅延τ、の決定にあたっての量子化
で与えられる。ここでＣ３は比例定数であり、信号のタ
イプに依存する。’Ｉ’ＦＭ信号の場合この足継ｃ。

は送信すべきデータ記号の値＋１と−１がＴＦＭの信号
統計に基づいて等確率（ランダムデータ信号）“で生起
する時値０．５をとる。従つ”Ｃ次式が成立すする。

ＮＦ−−（８９） ４に 繰り返し述べた値に−３２を用いると、雑音指数１ＮＦ
ＴＦＭは搬送周波数ｆ。のレベルよりも約４２　ｄＢ低
くなる。この値は実際に見出されており、第１８図に破
線で示す・。

この雑音指数の−４２ｄＢという値は第・１０図のアナ
ログ信号処理部２７　（Ａ）での周波数変換にあ１“た
って帯域幅を適当に選択した帯域フィルタ１８を用いｎ
ば更に下げることができる。（−８ｄＢ点での）帯域幅
が記号速度−の約２倍である適当な水晶フィルタ１８を
用いると、第１０図の回路ｖ５の出力側でのＴＦＭ信号
Ｓ。（１）の雑音指数が搬１５送波周波数ｆ。のレベル
よりも約６５　ｄＢ低いことが実際に見出された。この
雑音指数の−６５ｄＢという値も第１８図に、破線で示
している。

Ｃ（８）非常に高い記号速度の場合の実際のインブリ１
例えば、衛星通信で用いられるような８０ないし４０　
ＭＨｚのオーダーといった非常に高い記号速４ろは非常
に魅力的である。このような回路４１５を実際にインプ
リメントするにあたってもシフトレジスタ２３が８個し
か要素を有しないとか、時間遅延τ□が特性位相賀ｔ）
に基づいて決まるとか、フィルタ１８の帯域幅を適当に
して電力スペクドパ０　（６）　、　（７）で述べた手
法を用いる。必要なりロック信号として高い周波数が占
えられた時は、論理回路（ゲート、フリップフロップ、
カウンタ）は非飽和のバイポーラ論理、例えば、ＥＣＬ
ファミリ　１−（エミッタ結合論理）で作ると好適であ
る。このインプリメンテーションにあたっては第１４図
のブロック図に示した手法を用いると有利である。

これは２点で第１０図と異なる。

先ず、第１４図では既に詳述した計数技術が固パ定遅延
線と組合わさつ′Ｃいる回路４２により時間１遅延が導
入される。範囲（０，７τ　）の値τ、を導入するため
に回路４２は夫々時間遅延τ。、２τ。。

４τ。を生ずる８個の遅延線５ｆ３＋５７＋５８の直列
回路を具える。これらの時間遅延は時間設定信号□号Ｔ
Ｓの３個の下位のビットの制御の下に関連するスイッチ
５６１，５７１．５８１により挿入されたりされなかっ
たりする。このようなビットの論理値「１」は関連する
スイッチを開いて対応する遅延線を挿入する。８τ。の
倍数に等しい値τ、を゛□導入するために、回路４２は
プリセット可能な（ｋ−３）ビットダウンカウンタ５９
を具える。このカウンタ５９は遅延ｇ　５６　、５７　
、５８の直列回路を介してその計数入力端子に第１０図
の第２５９はプリセツティング回路５９１を有するが、
このプリセツティング回路５９１は周波数３の第１のク
ロック信号により制御され、ダウンカウンタ５９を時間
設定信号ＴＳの（ｋ−３）個の高位のピ“ットに対応す
る計数位置にプリセットする。−例１に基づき第１４図
の回路４２が何時も適当な瞬時１１千τ□においてセッ
トパルスＳＰをＡＮＤゲート４８に運ぶことを示す。Ｋ
＝８２の場合時間設定信号ＴＳはに一５ビットを有する
二進数であり、時間遅延がτ、＝２８τ。、τ、−１９
τ０及びτ、−４τ。

の場合夫々「１０１１１」、「１００１１」及び「ｏ　
０１０　ｏＪの形をとる。第１と第２の場合力ウジタ５
９はＴＳのに−８−２個の高位のビット「１０」に対応
する計数位置にセットされ、２り１０ロツクパルス・（
クロック周期−ＭＭ−８τ。）後このカウンタはセット
パルスＳＰを生ずる。第１の場合ＴＳの８個の下位のビ
ット「１１１」は全てのスイッチ５６１，５７１，５８
１を開き、カウンタ５９は７τ０の遅延を伴なっ工クロ
ツク信号を受は取不；従ってｓｐは瞬時ｔ１．　＋　７
τ。＋２（８τｏ）−ｔｉ−１−２８τ。

において生ず□る。第２の場合はＴＳの８個の下位のビ
ット「０１１」はスイッチ５６１，５７１だけを開き、
カウンタ５９は遅延８讐。を伴なってクロック信号を受
は取る。従ってｓｐは瞬時　　　　′。

ｔｉ＋　ａτ。＋２（８τ。）−ｔｉ＋１９τ。におい
て生ずする。第８の場合はＴＳの２個の高位のビット「
００」がカウンタ５９を計数位置Ｏにプリセットし、Ｔ
Ｓ３□個め下位のビットｌ−１’ＯＯＪがスイッチ５８
１だけを開く。従ってカウンタ５９は遅延４τ。を伴な
ってクロック信号を受は取す、ＳＰは瞬時ｔｉ＋４τ。

　　。

において生ずる。

これらの手法のため、記号速度−−４０ＭＭ２並びに値
に＝８２及びｑ　＝　８にすると第１０図のカウンタ４
２に必要な１０．２４　ＧＨｚの値ではな（，１１１１
，２８０Ｈ２の値を有するカウンタ５９のクロックを有
し、遅延線５６，５７．５８は適当な長さの簡単なス）
　ＩＪツブ遅延線の形で作れる。　　　　□本例では第
１のクロック速度−の値はａ　２０　ｙｍｆとなるが、
第１０図ではこれは第１の読出し専用メモリ２１のサイ
クル時間の値がＪｌ　２５　ｎｓになることを含意する
。第２に、第１０図は必要゛なアクセス時間を数ｎｓの
オーダーという非常に短い時間にすることによ′り生ず
る問題を防ぐ方法を示す。パこの目的で、第１４図の第
１の読出し専用メモリー２１は各々が同じ内容は有し、
各々がそのアドレス入力端子をアドレスディストピユー
タ６０の個別の出力端子に接続しているｒ個の読出し専
用メモリ、２１　（１）　、・・・・・・ｌ　２１　（
ｒ）により構成されている。このアドレスディストリビ
ュータ６０は周波数３の第１のクロック信号により制御
され、巡回的にアドレッシング回路２２により発生させ
られた８ビツトアドレスをこの周波数〒でそのｒ個の出
力端子に分配する。従って、ｒ個の読出し専用゛パメモ
リ２１　（１）　、・・・・・・、　２１　（ｒ）の各
々はｒ倍低い周波数↓でアドレスされる。読出し専用メ
モリＴ ２１　（１）　、・・・・・・、　２．１　（ｒ、）か
ら読出されたａ制御信号ＴＳ及びＺ工の値は必要な速度
〒でマルチプレクサ６１を介してゼロ交差発生器４１に
与えらｎる。パマルチプレクサ６１も周波数１の第１の
クロック信号により制御され、ｒ個の入力端子が夫々の
読出し専用メモリ２１　（１）　、・・・・・・、　２
１　（ｒ）の読出し出力端子に接続されている。ｒの値
は実際に得られる読出し専用メモリのサイクル時間の３
，１２　り　”’ｎｓという必要なサイクル時間に対す
る比により決まる。

Ｃ（９）振幅が一定でない信号ｑための回路の使用これ
迄に述べた本発明の諸実施例はいずれも所定の記号速度
のデータ信号に応答し゛Ｃ一定振幅の１アナログの角度
変調信号°を発生することに関するものである。しかし
、本発明はデータ信号に応答してアナログの振幅変調信
号又は振幅及び位相変調信号を発生する回路で用いるの
にも適している。

但し、このような変調信号が同じ搬送波周波数を１１有
し、同じ一定の振幅を有する２個の位相変調信号を加え
合わせることにより得られる場合である。

このような送信機の基本回路図は英国特許願第２０９５
４９２Ａ号（１９８２年９月２９日公告）から既知であ
るが、以下に第１５図につき説明す′５る。

５（ｔ）　−Ａ（ｔ）ｃｏｓ（ω。ｔ＋φ（ｔ））　　
（４１０）の形の振幅及び位相変調信号を発生するため
に、第１５図の送信機は情報を担う振＠Ａ（ｔ）及び情
報゛を担う位相φ（１）を表わす信号を夫々生ずる２個
の信号源６２及び６８を具える。但し、Ａ（ｔ）はＩＡ
（ｔ］　＝　１であるように正規化しておく。加えて、
この送信機は変調段６４を具え、この変調し６４が２個
の位相変調器６５及び６６を有し、そこで５発振器６７
から来る搬送波５ｉｎ（ω。ｔ）が２個の異なる信号α
（１）及びβ（１）により位相変調される。これらの位
相変調器６５及び６６の出力信号２．（１）及び２２（
１）は夫々次式で与えられる。

変調信号α（１）及びβ（１）は信号変換段６８により
信号源６２及び６３の出力信号Ａ（ｔ）及びφ（１）が
ら導びかれる。信号変換段６８では信号Ａ（ｔ）が１５
ａｒｃｓｉｎ発生器６９に加えられ、信号ａｒｃｓｉｎ
　Ａ（ｔ）が形成され、これが加算器７ｏ及び減算器７
１により夫々信号φ（１）に加えられたり差し引かれた
りする。こうすると加算器７ｏの出方側に信号α（１）
が得られ、減算器７１の出方側に信号β（１）が得ら゛
。

α（ｔ）＝φ（ｔ）　＋　ａｒｃｓｉｎ　Ａ（ｔ）　　
　　　　　　’ＩＣ’ｆ−’）　”　（Ｉｆ（ｔ）　−
ａｒ。６、。Ａ（ｔ）　（４２）式（４２）に基づき、
位相変調信号２□（１）及びｚ、（ｔ）は次のように書
ける。

これらの信号ｚ　（ｔ）及びｚ、（ｔ）は２□（１）が
らｚ、（ｔ）を差し引くことにより出力段７２で−っに
されるＩｎ式（４３）に簡単な三角法の変換を施すと差
信号はＺ□（ｔ）　−Ｚ２（ｔ）−２５ｉｎ（ａｒｃｓ
ｉｎＡ（ｔ））　ａ　ｃｏｓ（ω。ｔ＋φ（ｔ））　（
４４）として書ける。従って次式が成立する。

２□。ｔ）−２２（ｔ）−２Ａ（ｔ）　＊ｃｏｓ（ａ＋
。、”＄（ｔ））　（４５）”斯くして一定の因子２を
別として出方段７２の出力側に式（４０）で与えられる
所望の振幅及び位相変調信号ｓ（、ｔ）が得られる〇 電力効率を高くするために、出力段７２は第１’図に示
したような構造とする。信号２．（１）及び　１２．（
１）はＤ級増幅器７８及び７４に加える。従ってそれら
の出力側に現われる２レベル信号Ｓｇｎ（Ｚ、（ｔ））
及びＳｇｎ（Ｚ２（ｔ））で表わせる。そしてこれらの
ゼロ交差が式（４３）で与えられる位相変調信号２．（
１）及びＺ、（ｔ）のゼロ交差に対応する。これらの２
レベル信号は減算器７５で一つにされ１８レベル信号 ｓｇｎ（Ｚ、（ｔ））−ｓｇｎ（Ｚ、（ｔ））　　　　
（４６）を生ずる。これを中心周波数が搬送波周波数ｆ
０に等しい帯域フィルタ１６に加える。節Ｃ（１）で式
（１０）を導き出す際述べた条件で式（４６）の８レベ
ル−信号は項 Ｃ’ｉ（ｚｚ（ｔ）−Ｚｇ（ｔ））−２０１Ａ（ｔ）　
・Ｃ０８（ω。ｔ＋φ（ｔ））　　（４７）を含むこと
を示せる。帯域フィルタ７６でこれを選択できるが、こ
れは因子２Ｃ，を別にして、式（４０）で与えられる所
望の信号５（ｔ）に対応する。

但し、０□＝ｉは式（１０）と同じ定数であり、従つ２
パて一定因子２Ｃ□は重要ではない。

節Ｃ（１）〜Ｃ（６）を考えると明らかに第１５図の送
信機は非常に厳しい要求をアナログ回路機能の制御に課
し、それ故このような送信機をデータ信号を送信するの
に使用する場合各位相変調信号２□（１）２２（１）を
発生させるのに本発明に係る回路を用いると有利である
。

送信すべきデータ信号と、所望の変調信号５（ｔ）の振
幅Ａ’（ｔ　）及び位相φ（１）の形との間の関係は変
調方法により決まる。この変調方法は普通２次元゛。

の信号配置により決まり、この配置ではいくつかの離散
した点が記号瞬時ｔ−ｍＴにおける振幅−位相対Ａ（ｔ
）　、φ（１）の値を表わす。なおその変調方法で用い
られるフィルタは第１のナイキスト判定法を満足するも
のと仮定する。第１６図では、ビ１″ット速度−で二進
データ信号を送信する場合の２個の既知の１６点配誼が
示されている。記号は４個の順次のピット（カッドピッ
Ｆ）の群により形成され、これらのピットが記号速度−
で送信される。第１６図のａは毎秒９６００ビツトの速
度で２パデータを送信する場合の０ＯＩＴＴ勧告ｖ、２
９によお既知のＡＭ　−ＰＩ配装を示し、ｂは、代りに
、「ベル　システム　テクニカル　ジャーナルＪ　（’
Ｉ’ｈｅＢｅｌｌ　Ｓｙｓｔｅｍ　Ｔｅｃｈｎｉｃａｌ
　Ｊｏｕｒｎａｌ　）第５２巻第６号、１９７９年７−
８月、第９２７〜９６５頁に５載っている）　シニ（Ｔ
ｏｓｃｈｉｎｉ）、ギトリｙ　（Ｇｉｔｌｉｎ）及びワ
インスタイン（Ｗｅｉｎｓｔｅｉｎ）の論文に述べられ
ている既知のＱＡＭ　（直角振幅変調）配置を示したも
のである。図ａ及びｂのＡ（ｔ）の数値は相対振幅であ
る。蓋し、Ａ（ｔ）はＩＡ（ｔ］≦１となるよう”。

に正規化されているからである。−記号間隔（ｍＴ　ｔ
ｍＴ＋Ｔ）内の瞬時ｔの振幅−位相対Ａ（ｔ）　、φ（
１）の形は第１のナイキスト判定法を満足するフィルタ
特性の選択に依存する。なおＲａｃｏｓ　（Ｒａ１ｓｅ
ｄ−ｃｏｓｉｎｅ　）特性のクラスが大規模に使用され
る。鍔えば、ラッキー（Ｌｕｃｋｙ）、ザルｙ　（Ｓａ
ｌｔｚ）及びウェルトン　ジュニア（Ｗｅｌｄｏｎ　Ｊ
ｒ）の本「プリンシプルス　オブ　データ　コミュニケ
ーション」（Ｐｒｉｎｃｉｐｌｅｓ　ｏｆ　Ｄａｔａ　
Ｑｏｍｍｕｎｉｃａｔｉｏｎ）、ニューヨーク、マグロ
−ヒル社、１９６８年の第５０〜５１２０頁を参照され
たい。この場合もフィルタリング動゛作のためにディジ
タル信号処理技術を用いる時は、所望のインパルス応答
の高位の値だけが長さｐＴ（但しｐ−８又はｐ−５）の
中心区間で使用される。

第１７図のブロック図は第１６図のａに示すＡＭ　−Ｐ
Ｉ構成を有し、第１５図の原理を用いる変調信号Ｓ（り
を発生するデータ送信で本発明がどのように使用できる
かを示、す。前述した第４図及び第５図の要素に対応す
る第１７図の要素には同じ１０符号を与えである。

第１７図の送信機では、り四ツク信号源２がデータ信号
源１の同期をとり、二進データ信号がピット速度±でエ
ンコーディング回路７７に加えられる。エンコーディン
グ回路７）は４ビツトシフ１５トレジスタ７８を具え、
このシフトレジスタが直列形態でこのピット流を受は取
り、これをカッドピットａ（ｍ）に分け、このカットピ
ットが４個のシ態で得られる。しかし、これらのカッド
ピットは２″なお第１６図のａの信号点ム（ｍＴ）　、
φ（ｍ’ｒ）を表わ′さない。蓋し、勧告ｖ、２９の符
号化規則は、各カッドビットａ（ｍ）の第２．第８及び
第４ビツトが先行する記号瞬時ｔ−ｍＴ−Ｔにおける絶
対位相変化を決めることを含んでいるからである。第１
６図１のａで第２．第８及び第４ビツトが絶対位相φ（
ｍＴ）を表わし、第１ビツトがこの絶対位相φ（ｍ’ｌ
’）に関連する相対振幅Ａ（ｍＴ）を表わすカッドビッ
トｂ（ｍ）を得るために、エンコーディング回路７７は
また変換器フ９を具えるが、この変換器７９はカッド１
０ビツトａ（ｍ）に応答して順次の位相変化を累積し、
カッドビットａ（ｍ）の第２．第８及び第４ビツトで絶
対位相φ（ｍＴ）として−結果キジュロ２πを表わす。

この時第１の読出し専用メモリ２１のアドレスはアドレ
ッシング回路２２によりこｎらのカッド１５ビツトｂ（
ｍ）から導びかれるが、このアドレッシング回路２２の
構造は既に詳しく述べである。第１７図で所望のインパ
ルス応答を限る中心区間に対し長さｐＴ　−８Ｔを選ぶ
。従って、シフトレジスタ２８は８要素の長さと４ビツ
トの幅を有する。し２゛かし、前述したＴＦＭ送信機で
用いられるカドラン１トカウンタ２４は第１７図では存
在していない。

蓋し、瞬時ｔ−ｍＴとｔ−ｍＴ＋’ｊの間の位相φ（１
）は第１６図のａから明らかなようにずっと同じ位相カ
ドラント内にとどまるとは限らないからであ゛る。第１
６図のａには時間間隔３Ｔ内の振幅−位相対Ａ（ｔ）　
、φ（１）の可能な軌跡、の一つが破線で表わされてい
る。シフトレジスタ２３　（１２ビツト）の内容とモジ
ュロｑカウンタ２６（補間因子ｑ−８の時３ビツト）の
計数位置とは第１の読出し専用１０メモリ２１のアドレ
スを計数し、このメモリ２１がサンプリング速度ｆｓ−
〒で読出される。第１の読出し専用メモリ２１に接続さ
れて２個の信号プロセッサ２７　（ＤＩ）及び２７　（
Ｄ２）があり、読出された値を処理して２レベル信号ｓ
ｇｎ（Ｚ□（ｔ）〕及び１′ｓｇｎ（Ｚ２（ｔ））を形
成し、これらの２レベル信号が出力段２７　（Ａ）で第
１５図の出力段７２におけるように処理される。

第１の読出し専用メモリ２１に蓄わえられていル値は第
１７図で使用される信号プロセッサ２７２′□（９１・
） （ＤＩ）　、　２７　（Ｄ２）　＋７）タイプに依存し
て種々のタイプの変調パラメータを表わせる。第１７図
のこれらの信号プロセッサが第４図の信号プロセッサ２
７　（Ｄ）と類似した構造である時は、ゼロ交差発生器
４１のための２個の制御信号ＴＳ及びＺＩが弐′（４８
）で与えらｎる付和変調信号ｚ　（ｔ）及びｚ２（ｔ）
のサンプル２□（ｔｉ）及び２．（１，）から導びかれ
る。

これらの制御信号は制御信号発生器４５内で第１の読出
し専用メモリ２１に接続されたディジタル直角変調回路
８５により得られる。この場合プロ１゜セッサ２７　（
ＤＩ）のための変調パラメータｃｏｓ（α（ｔｉ））及
び５ｉｎ（α（ｔｉ））並びにブ０セッサ２７　（Ｄ２
）　ノたメツ変調パラメータｃｏｓ〔β（ｔｉ））及び
ｓｉｎ　（β（ｔｉ））を表わすディジタル数値が第１
７図の第１の読出し専用メモリ２１に蓄ゎえられる。パ
但、し、α（１）及びβ（１）は式（４２）で振幅−位
相対Ａ（ｔ）　ｔφ（１）の値から計算された信号２　
（１）及びｚ、（ｔ）の位相である。

しかし為代りに第１７図の信号プロセッサは第９図の信
号プロセッサ２７　（Ｄ）又は第１０図の信″。

号プロセッサ２７　（Ｄ）と類似の構造とすることが１
できる。第１の場合は、第１７図の読出し専用メモリ２
１に蓄わえられている値はプロセッサ２７（Ｄｌ）のた
めの変調パラメータθ、（ｔｉ）及びプロセッサ２７　
（Ｄ２）のための変調パラメータθ２（ｔｉ）の１値を
表わす。但し、パラメータθ□（ｔｉ）′Ｎびθ、（ｔ
ｉ）は関係 で対応する信号２□（１）及び２．（１）の偏角であり
、従って式（４８）に基づいて計算できる。第２の場合
は、ゼロ交差発生器４１のための制御信号ＴＳ及びＺＩ
自体が変調パラメータとして第１７図の読出し専用メモ
リ２１内に蓄わえられる。但し、信号プ１５０セッサ２
７　（Ｄｌ）　、　！！　？　（Ｄ２）の各々のための
これらの制御信号ＴＳ及びＺＩは式（３５）及び（８６
）を瞬時ｔ１−□及びｔｌにおける夫々の偏角θ□（１
）及びθ、（ｔ）の値に連層することにより節Ｃ（５）
で述べた態様で求まる。　　　　　　　　　　　　　　
　　２０

【図面の簡単な説明】

第１図は米国特許第４２２９８２１号に開示されている
ＴＦＭ送信機の基本ブロック図、第２図はこれまた上記
米国特許第４２２９８２１号に開示されている第１図の
送信機で用いるのに適したＴＦＭ信号発生回路の実用的
な例のブロック図、 第３図はディジタル直角変調回路を用いる第２図の回路
の一変形例のブロック図、 第４図は本発明に係るＴＦＭ信号発生回路の第１゛′。 の実施例のブロック図、 第５図は第４図に示す回路の動作を説明するための時間
線図、 第６図は第４図の回路の動作を説明するための時間線図
及びベクトル図、 第７図及び第８図は第４図の回路で用いられる制御信号
発生器の変形例のブロック図、第９図は本発明に係るＴ
ＦＭ信号発生回路の第２の実施例のブロック図、 第１０図は第３の実施例のブロック図、″゛第１１図は
第１０図の回路の実用的な実例で用ｌいられるＴＦＭ信
号の特性位相の時間線図、第１２図は記号周波数が高い
場合に第１０図の回路で用いられるゼロ交差発生器のブ
ロック図、第１３図はＴＦＭ送信機の種々のタイプの電
力密−・度スペクトルの略式説明図、 第１４図は非常に高い記号周波数に適した第１０図の回
路の一変形例のブロック図、 第１５図は英国特許項第２０９５４９２Ａ号による一定
振幅の２個の位相変調信号を一つにするｌ・・ことによ
り振幅及び位相変調信号を発生するデータ送信機の基本
ブロック図、 第１６図はデータ信号の振幅及び位相変調の２個の従来
技術の１６点信号配置の説明図、第１７図は２個の一定
振幅の位相変調信号を発１゛生ずるのに本発明回路を用
いる第１５図に示した原理で動作するデータ送信機のブ
ロック図である。 １・・・データ信号源　　　　２・・・りｐツク信号源
８・・・差動エンコーディング回路 ４・・・角度変調信号発生回路　　　　　　　　　　′
・・５・・・出力回路　　　　　　６・・・電圧制御発
振器　１７・・・前変調フィルタ ８・・・パーシャルレスポンスエンコープィンク回路９
・・・低域フィルタ　　　　１０．１１・・・遅延要素
１２．１ａ　、１４＋・・・重み付は回路１５・・・加
算器　　　　　−１６・・・ミクサ段　　　　　　１７
・・・搬送波源１８・・・帯域フィルタ　　　　２ｏ・
・・クロック回路２１・・・第１のＲＯＭ　　　　　　
２２・・・ア下レッシング回路２３・・・シフトレジス
タ　　　２４川カドラントカウンタ２５・・・バス回路
　　　　　２６・・・補間回路２７・・・信号プロセッ
サ　　２８．２９・・・ＤＡＣ回路８０．８１・・・低
域フィルタ　　ｓ２，８’８・・・種変調器８４・・・
加算器 ８５・・・ディジタル直角変−回路 ８６．８７・・・ディジタル乗算器 ３８・・・ディジタル搬送波源８９］・・ディジタル加
算器４０・・・ＤＡＣ回路　　　　　４１・・・ゼロ交
差発生器４２・・・遅延回路 □　４２１・・・プリセツティング回路４８・・・ゲー
ト回路　　　　　４８１・・・ホールド回路　−・・・
４４・・・双安定パルス発生器４５・・・制御信号発生
器　１４６・・・遅延回路　　　　　４７・・・第２の
ＲＯＭ４８・・・符号検出器　　　　４９・・・変換回
路５０・・・加算器　　　　　　　５１・・・スイッチ
５２．５８　　・・・　ＡＮＤ　　ゲ　−　ト　　　　
　　　　　　５４　・・・　ＯＲゲ　−　ト　　　　　
　　　　　　・５５・・・インバータ　　　　　５６．
５７．５８・・・遅延線５６１．５７１，５８１・・・
スイッチ　５９・・・カウンタ５９１・・・ブリセツテ
ィング回路 ６０・・・アドレスディストリビュータ６１・・・マル
チプレクサ　　６２　、　Ｌｌ・・・信号源　　　ｌ１
１６４・・・変調段　　　　　　６５．６６・・・位相
変調器６７・・・発振器　　　　　　６８・・・信号変
換段６９・・・ａｒｃｓｉｎ発生器　　　７０・・・加
算器７１・・・減算器　　　　　　　７２・・・出力段
７８．７４・・・Ｄ級増幅器　　　７５・・・減算器７
６・・・帯域フ、イルタ　　　　７７・・・エンコープ
イア”Ｄｏ路７８・・・４ビツトシフトレジスタ ７９・・・変換器 Ｕつ　　　−で 口°　　Ｄ　ロ ロ　　　　　　＋口１　＋口（

Claims (1)

1. 【特許請求の範囲】 １、所定の記号周波数１／Ｔのデータ信号に応答してほ
   ぼ一定の振幅を有するアナログの角度変調信号を発生す
   る回路であつて、ｑを２以上の整数として記号周波数１
   ／Ｔと同期して周波数ｑ／Ｔの第１のクロック信号を生
   ずるクロック回路と；アドレス可能な記憶位置に角度変
   調信号の変調パラメータを表わすディジタル数値を蓄わ
   える第１の読出し専用メモリと；前記第１のクロック信
   号により制御され、予じめ定められた数の順次のデータ
   記号に応答して上記第１の読出し専用メモリの記憶位置
   から蓄わえられている値を読み出すためのアドレスを速
   度ｑ／Ｔで生ずるアドレッシング回路と；第１の読出し
   専用メモリに接続されていて読み出された値を処理して
   アナログの角度変調信号を形成する信号プロセッサとを
   具える角度変調信号発生回路において、第１のクロック
   信号の一周期Ｔ／ｑにおける全位相変化量が高々πラジ
   アンである角度変調信号に対し、信号プロセッサ内にゼ
   ロ交差発生器を入れ、このゼロ交差発生器が第１のクロ
   ック信号により制御され、数値的な時間設定信号に応答
   して第１のクロック信号に対して高々Ｔ／ｑのプリセッ
   ト可能な時間遅延を有するセットパルスを生じ、この遅
   延が時間設定信号により決まる遅延回路と；第１のクロ
   ック信号により制御され、ゼロ交差表示信号に応答して
   のみ遅延回路により生じたセットパルスを通すゲート回
   路と；このゲート回路に接続され、このゲート回路を通
   り、自己にセットパルスが送られてきた瞬時にのみレベ
   ル遷移を生ずる２レベル信号を発生する双安定パルス発
   生器とを具え；この信号プロセッサが更に上記パルス発
   生器に結合され、中心周波数が角度変調信号の搬送波周
   波数に対応する帯域フィルタを具える角度変調信号発生
   回路。 ２、第１の読出し専用メモリに蓄わえられている値が、
   φ（ｔ）を角度変調信号の位相として、変調パラメータ
   ｃｏｓ〔φ（ｔ）〕及びｓｉｎ〔φ（ｔ）〕を表わし、
   信号プロセッサがまた時間設定信号及びゼロ交差表示信
   号を生ずる制御信号発生器を具備し、この制御信号発生
   器が直接第１の読出し専用メモリに接続され、アナログ
   の角度変調信号を表わすディジタル信号をサンプル速度
   ｑ／Ｔで生ずるディジタル直角変調回路を具え、更にア
   ドレス可能な記憶位置に、時間設定信号のディジタル数
   値を蓄わえる第２の読出し専用メモリと、ゼロ交差表示
   信号を生ずる符号検出器と、直角変調回路により生じた
   ディジタル信号を１サンプル期間Ｔ／ｑだけ遅延させる
   遅延回路とを具え、ディジタル信号のサンプル及び遅延
   させられたディジタル信号の同時に生起するサンプルの
   夫々の大きさのビットを一つにして第２の読出し専用メ
   モリに対するアドレスを構成し、これらの２個のサンプ
   ルの夫々の符号ビットが符号検出器に対する入力信号を
   構成することを特徴とする特許請求の範囲第１項記載の
   角度変調信号発生回路。 ３、第１の読出し専用メモリに蓄わえられている値が、
   θ（ｔ）＝ω＿Ｃｔ＋φ（ｔ）を搬送波周波数ω＿Ｃ及
   び位相φ（ｔ）を有するアナログの角度変調信号の偏角
   として変調パラメータθ（ｔ）を表わし、信号プロセッ
   サがまた時間設定信号及びゼロ交差表示信号を生ずる制
   御信号発生器を具備し、この制御信号発生器がアドレス
   可能な記憶位置に時間設定信号のディジタル数値を蓄わ
   える第２の読出し専用メモリと、ゼロ交差表示信号を生
   ずる符号検出器と、第１の読出し専用メモリのディジタ
   ル出力信号を期間Ｔ／ｑだけ遅延させる遅延回路と、デ
   ィジタル出力信号のサンプル及び遅延させられたディジ
   タル出力信号の同時に生起するサンプルの夫々の大きさ
   のビットに応答してディジタル和信号を形成する加算器
   とを具え、ディジタル和信号のサンプル及び遅延させら
   れたディジタル信号の同時に生起するサンプルの夫々の
   大きさのビットを一つにして第２の読出し専用メモリに
   対するアドレスを構成し、遅延させられないディジタル
   出力信号と遅延させられたディジタル出力信号の同時に
   生起するサンプルの夫々の符号ビットが符号検出器に対
   する入力信号を構成することを特徴とする特許請求の範
   囲第１項記載の角度変調信号発生回路。 ４、第１の読出し専用メモリに蓄わえられている値がア
   ナログの角度変調信号の変調パラメータとして時間設定
   信号及びゼロ交差表示信号を表わし、信号プロセッサ内
   のゼロ交差発生器を直接第１の読出し専用メモリに接続
   したことを特徴とする特許請求の範囲第１項記載の角度
   変調信号発生回路。 ５、時間設定信号がにビットで量子化される特許請求の
   範囲第１項記載の角度変調信号発生回路において、ゼロ
   交差発生器の遅延回路がプリセット可能なＫビットダウ
   ンカウンタにより構成され、このダウンカウンタが第１
   のクロック信号により制御され、このダウンカウンタを
   時間設定信号のにビットに対応する計数位置にセットす
   るプリセツテイング回路を有し、このダウンカウンタが
   その計数入力端子でクロック回路により生じ且つＫ＝２
   ｋとして周波数Ｋｑ／Ｔを有する第２のクロック信号を
   受け取り、そのゼロ位置に達した時出力パルスを生じ、
   この出力パルスがセットパルスとしてゲート回路に加え
   られることを特徴とする角度変調信号発生回路。 ６、時間設定信号がｋビットで量子化される特許請求の
   範囲第１項記載の角度変調信号発生回路において、ゼロ
   交差発生器の遅延回路をｎを１≦ｎ≦ｋの整数として２
   ＾ｎ個のプリセット可能な（ｋ−ｎ）ビットダウンカウ
   ンタと２＾ｎ個の入力端子を有するスイッチとにより構
   成し、ダウンカウンタが各々第１の制御信号により制御
   され、各ダウンカウンタを時間設定信号の（ｋ−ｎ）個
   の高位のビットに対応する計数位置にセットするプリセ
   ツテイング回路を具え、計数入力端子でクロック回路に
   より生じ且つＫ＝２＾ｋとして周波数Ｋｑ／２＾ｎＴ及
   び夫々の相互の遅延Ｔ／Ｋｑを有する第２のクロック信
   号を受け取り、これらのダウンカウンタが計数位置０に
   達した時スイッチの夫々の入力端子に１個の出力パルス
   を加え、このスイッチが時間設定信号のｎ個の下位のビ
   ットにより制御され、これらのｎビットに対応する入力
   端子にある出力パルスだけをセットパルスとしてゲート
   回路に加えることを特徴とする角度変調信号発生回路。 ７、時間設定信号がｋビットで量子化される特許請求の
   範囲第１項記載の角度変調信号発生回路において、ゼロ
   交差発生器の遅延回路をプリセット可能な（ｋ−ｎ）ビ
   ットダウンカウンタで構成し、このダウンカウンタの計
   数入力端子がクロック回路により生じ且つ周波数Ｋｑ／
   ２＾ｎＴを有する第２のクロック信号を値Ｔ／Ｋｑから
   値２＾ｎ＾−＾１Ｔ／Ｋｑ迄毎回因子２だけ増大する夫
   々の時間遅延を有するｎ個の挿入可能な遅延線の直列回
   路を介して受け取り、ここでｎを １＜ｎ＜ｋの整数とし且つＫ＝２＾ｋとし、このダウン
   カウンタが第１のクロック信号により制御されこのダウ
   ンカウンタを時間設定信号の（ｋ−ｎ）個の高位のビッ
   トに対応する計数位置にセットするプリセツテイング回
   路を具え、前記直列回路が時間設定信号のｎ個の下位の
   ビットに対応する時間遅延を挿入するためのスイッチン
   グ手段を具え、ダウンカウンタがゼロ位置に達した時出
   力パルスを生じ、この出力パルスがセットパルスとして
   ゲート回路に加えられることを特徴とする角度変調信号
   発生回路。 ８、第１の読出し専用メモリを各々が同じ内容を有し、
   各々がｒ個の出力端子を有するアドレスデイストリビユ
   ータに接続されたアドレス入力端子とｒ個の入力端子を
   有するマルチプレクサに接続された読出し出力端子を有
   するｒ個の読出し専用メモリから組み立てられており、
   このアドレスデイストリビユータとこのマルチプレクサ
   とがいずれも第１のクロック信号により制御され、巡回
   的に読出しアドレスをｒ個の読出し専用メモリに分配し
   、巡回的にｒ個の読出し専用メモリから読み出された値
   を多重化する特許請求の範囲第４項記載の角度変調信号
   発生回路。 ９、同じ搬送波周波数と同じほぼ一定の振幅を有する２
   個の異なる位相変調信号を加えることにより所定の記号
   速度１／Ｔのデータ信号に応答して振幅及び位相変調信
   号を発生する回路において、これらの２個の位相変調信
   号の各々を特許請求の範囲第１項ないし第７項のいずれ
   か一項に記載の回路で発生させ、この後者の回路にクロ
   ック回路、アドレッシング回路及び帯域フィルタを共通
   に持たせたことを特徴とする振幅及び位相変調信号発生
   回路。