JPH0683277B2 - 角度変調信号発生回路及びそれに関連する振幅及び位相変調信号発生回路 - Google Patents
角度変調信号発生回路及びそれに関連する振幅及び位相変調信号発生回路Info
- Publication number
- JPH0683277B2 JPH0683277B2 JP60161313A JP16131385A JPH0683277B2 JP H0683277 B2 JPH0683277 B2 JP H0683277B2 JP 60161313 A JP60161313 A JP 60161313A JP 16131385 A JP16131385 A JP 16131385A JP H0683277 B2 JPH0683277 B2 JP H0683277B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- read
- memory
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
- H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/365—Modulation using digital generation of the modulated carrier (not including modulation of a digitally generated carrier)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 （Ａ）発明の背景 本発明は所定の記号周波数1/Tのデータ信号に応答して
ほぼ一定の振幅を有するアナログの角度変調信号を発生
する回路であつて、ｑを２以上の整数として記号周波数
1/Tと同期して周波数q/Tの第１のクロツク信号を生ずる
クロツク回路と；アドレス可能な記憶位置に角度変調信
号の変調パラメータを表わすデイジタル数値を蓄わえる
第１の読出し専用メモリと；前記第１のクロツク信号に
より制御され、予じめ定められた数の順次のデータ記憶
に応答して上記第１の読出し専用メモリの記憶位置から
蓄わえられている値を読み出すためのアドレスを速度q/
Tで生ずるアドレツシング回路と；第１の読出し専用メ
モリに接続されていて読み出された値を処理してアナロ
グの角度変調信号を形成する信号プロセツサとを具える
角度変調信号発生回路に関するものである。
ほぼ一定の振幅を有するアナログの角度変調信号を発生
する回路であつて、ｑを２以上の整数として記号周波数
1/Tと同期して周波数q/Tの第１のクロツク信号を生ずる
クロツク回路と；アドレス可能な記憶位置に角度変調信
号の変調パラメータを表わすデイジタル数値を蓄わえる
第１の読出し専用メモリと；前記第１のクロツク信号に
より制御され、予じめ定められた数の順次のデータ記憶
に応答して上記第１の読出し専用メモリの記憶位置から
蓄わえられている値を読み出すためのアドレスを速度q/
Tで生ずるアドレツシング回路と；第１の読出し専用メ
モリに接続されていて読み出された値を処理してアナロ
グの角度変調信号を形成する信号プロセツサとを具える
角度変調信号発生回路に関するものである。
このような回路は「アイ・イー・イー・イー トランザ
クシヨンズ オン コミユニケーシヨン・ズ」（IEEE T
ransactions on Communications）、第COM-26巻第５
号、1978年５月、第534〜542頁に載つているド ヤーゲ
ル（De Jager）とデツカー（Dekker）のTFM（Tamed Fre
quency Modulation）についての論文（第15図参照）及
び米国特許第4229821号（第18図参照）から既知であ
る。これらの既知の回路では第１の読出し専用メモリに
蓄わえられている値が２個の変調パラメータcos〔φ
（ｔ）〕及びsin〔φ（ｔ）〕を表わす。但し、φ
（ｔ）は角度変調信号の位相であつて、これは予じめ定
められた数の順次のデータ記号をフイルタリングしたも
のにより決まる。この読出し専用メモリの後段の信号プ
ロセツサでは、これらの２個の変調パラメータに対応す
るアナログ信号が２個のDAC回路（デイジタル‐アナロ
グ変換回路）により得られる。そしてこれらの２個のア
ナログ信号が周波数q/Tで不所望な信号成分及びその高
調波を抑圧するための２個の低域フイルタを介してアナ
ログ直角変調回路に加えられ、そこで２個の積変調器に
より位相が直交する２個の搬送波と乗算され、これらの
積変調器に接続されている加算器により角度変調信号が
得られる。
クシヨンズ オン コミユニケーシヨン・ズ」（IEEE T
ransactions on Communications）、第COM-26巻第５
号、1978年５月、第534〜542頁に載つているド ヤーゲ
ル（De Jager）とデツカー（Dekker）のTFM（Tamed Fre
quency Modulation）についての論文（第15図参照）及
び米国特許第4229821号（第18図参照）から既知であ
る。これらの既知の回路では第１の読出し専用メモリに
蓄わえられている値が２個の変調パラメータcos〔φ
（ｔ）〕及びsin〔φ（ｔ）〕を表わす。但し、φ
（ｔ）は角度変調信号の位相であつて、これは予じめ定
められた数の順次のデータ記号をフイルタリングしたも
のにより決まる。この読出し専用メモリの後段の信号プ
ロセツサでは、これらの２個の変調パラメータに対応す
るアナログ信号が２個のDAC回路（デイジタル‐アナロ
グ変換回路）により得られる。そしてこれらの２個のア
ナログ信号が周波数q/Tで不所望な信号成分及びその高
調波を抑圧するための２個の低域フイルタを介してアナ
ログ直角変調回路に加えられ、そこで２個の積変調器に
より位相が直交する２個の搬送波と乗算され、これらの
積変調器に接続されている加算器により角度変調信号が
得られる。
しかし、この既知の回路は、デイジタル信号処理部とア
ナログ信号処理部との間のインタフエースが第１の読出
し専用メモリの直後に位置しているため、蓄しいハイブ
リツド構造を呈し、２個の信号径路の振幅及び位相特性
を等しくし、またそこで生ずる不可避的な直流電圧オフ
セツトを等しくし、更に２個の搬送波の位相を正確に直
交させて不所望な振幅及び位相変動、不所望な側波帯並
びに不十分な搬送波抑圧がこの回路の出力の角度変調信
号内で生ずるのを防ぐために、特にアナログ部の回路の
インプリメンテーシヨンに厳しい要求が課される。
ナログ信号処理部との間のインタフエースが第１の読出
し専用メモリの直後に位置しているため、蓄しいハイブ
リツド構造を呈し、２個の信号径路の振幅及び位相特性
を等しくし、またそこで生ずる不可避的な直流電圧オフ
セツトを等しくし、更に２個の搬送波の位相を正確に直
交させて不所望な振幅及び位相変動、不所望な側波帯並
びに不十分な搬送波抑圧がこの回路の出力の角度変調信
号内で生ずるのを防ぐために、特にアナログ部の回路の
インプリメンテーシヨンに厳しい要求が課される。
上述した欠点を除く一つの方法はアナログ直角変調回路
の構成要素（積変調器、搬送波発振器及び加算器）をそ
れ自体は既知のデイジタル等価物で置き換え、第１のク
ロツク信号の速度q/Tで信号サンプルを処理するように
これらの等価物を配置し、こうして得られたデイジタル
直角変調回路を直接第１の読出し専用メモリに接続する
ことである。こうするとデイジタル部とアナログ部の間
のインタフエースは直角変調回路の出力側に移され、そ
の結果唯一つのDAC回路でアナログの角度変調信号を得
られるようになる。
の構成要素（積変調器、搬送波発振器及び加算器）をそ
れ自体は既知のデイジタル等価物で置き換え、第１のク
ロツク信号の速度q/Tで信号サンプルを処理するように
これらの等価物を配置し、こうして得られたデイジタル
直角変調回路を直接第１の読出し専用メモリに接続する
ことである。こうするとデイジタル部とアナログ部の間
のインタフエースは直角変調回路の出力側に移され、そ
の結果唯一つのDAC回路でアナログの角度変調信号を得
られるようになる。
こうすると大部分デイジタル構造になつており、従つて
モノリシツク集積化するのに適した回路が得られるが、
実際にはデイジタル部とアナログ部の間のインタフエー
スとしてDAC回路が必要なことが一般にデイジタル部で
使う最高データ記号速度1/Tを制限するように思われ
る。加えて、高速DAC回路はモノリシツク集積化するの
にあまり適さず、モジユールとしても普通の論理機能用
のデイジタル集積回路よりも比較的に高価である。
モノリシツク集積化するのに適した回路が得られるが、
実際にはデイジタル部とアナログ部の間のインタフエー
スとしてDAC回路が必要なことが一般にデイジタル部で
使う最高データ記号速度1/Tを制限するように思われ
る。加えて、高速DAC回路はモノリシツク集積化するの
にあまり適さず、モジユールとしても普通の論理機能用
のデイジタル集積回路よりも比較的に高価である。
（Ｂ）発明の要旨 本発明の目的は、大部分デイジタル構造を有し、デイジ
タル信号処理部とアナログ信号処理部との間のインタフ
エースとしてDAC回路を用いず、これにより広範囲なデ
ータ記号周波数を取扱うことができ、加えて、モノリシ
ツク集積化するのに特に適した章（Ａ）の冒頭で述べた
タイプの回路を提供するにある。
タル信号処理部とアナログ信号処理部との間のインタフ
エースとしてDAC回路を用いず、これにより広範囲なデ
ータ記号周波数を取扱うことができ、加えて、モノリシ
ツク集積化するのに特に適した章（Ａ）の冒頭で述べた
タイプの回路を提供するにある。
この目的を達成するため、本発明によれば、前記回路に
おいて、第１のクロツク信号の一周期T/qにおける全位
相変化量が高々πラジアンである角度変調信号に対し、
信号プロセツサ内にゼロ交差発生器を入れ、このゼロ交
差発生器が第１のクロツク信号により制御され、数値的
な時間設定信号に応答して第１のクロツク信号に対して
高々T/qのプリセツト可能な時間遅延を有するセツトパ
ルスを生じ、この遅延が時間設定信号により決まる遅延
回路と；第１のクロツク信号により制御され、ゼロ交差
表示信号に応答してのみ遅延回路により生じたセツトパ
ルスを通すゲート回路と；このゲート回路に接続され、
このゲート回路を通り、自己にセツトパルスが送られて
きた瞬時にのみレベル遷移を生ずる２レベル信号を発生
する双安定パルス発生器とを具え；この信号プロセツサ
が更に上記パルス発生器に結合され、中心周波数が角度
変調信号の搬送波周波数に対応する帯域フイルタを具え
ることを特徴とする。
おいて、第１のクロツク信号の一周期T/qにおける全位
相変化量が高々πラジアンである角度変調信号に対し、
信号プロセツサ内にゼロ交差発生器を入れ、このゼロ交
差発生器が第１のクロツク信号により制御され、数値的
な時間設定信号に応答して第１のクロツク信号に対して
高々T/qのプリセツト可能な時間遅延を有するセツトパ
ルスを生じ、この遅延が時間設定信号により決まる遅延
回路と；第１のクロツク信号により制御され、ゼロ交差
表示信号に応答してのみ遅延回路により生じたセツトパ
ルスを通すゲート回路と；このゲート回路に接続され、
このゲート回路を通り、自己にセツトパルスが送られて
きた瞬時にのみレベル遷移を生ずる２レベル信号を発生
する双安定パルス発生器とを具え；この信号プロセツサ
が更に上記パルス発生器に結合され、中心周波数が角度
変調信号の搬送波周波数に対応する帯域フイルタを具え
ることを特徴とする。
このような本発明は二進データ信号を送信するためのTF
M送信機の分野の研究に発し、上にこのような送信機を
述べてきたが、本発明はこれに限定されるものではな
い。蓋し、同じ原理が異なる種類のデータ信号に適用で
き、種の変調方法に適用できるからである。このような
変調方法には「アイ・イー・イー・イー トランザクシ
ヨンズ オン コミユニケーションズ」（IEEE Transac
tions on Communications）第COM-29巻第３号、1981年
３月、第212〜225頁及び第226〜236頁に夫々載つている
オーリン（Aulin）、リドベツク（Rydbeck）及びサンド
ベルグ（Sundberg）の論文並びにムイルウイーク（Muil
wijk）の論文に記載されているn-PSK（ｎ進デイジタル
位相変調）、n-PRCPM（ｎ進パーシヤルレスポンス連続
位相変調）及びCORPSK（相関デイジタル位相変調）並び
に「アイ・イー・イー・イー トランザクシヨンズ オ
ン コミユニケーシヨンズ」（IEEE Transactions on C
ommunications）第COM-29巻第７号、1981年７月、第104
4〜1050頁に載つている室田（Murota）及び平手（Hirad
e）の論文に記載されているGMSK（ガウシアン ミニマ
ム シフト キーイング）がある。
M送信機の分野の研究に発し、上にこのような送信機を
述べてきたが、本発明はこれに限定されるものではな
い。蓋し、同じ原理が異なる種類のデータ信号に適用で
き、種の変調方法に適用できるからである。このような
変調方法には「アイ・イー・イー・イー トランザクシ
ヨンズ オン コミユニケーションズ」（IEEE Transac
tions on Communications）第COM-29巻第３号、1981年
３月、第212〜225頁及び第226〜236頁に夫々載つている
オーリン（Aulin）、リドベツク（Rydbeck）及びサンド
ベルグ（Sundberg）の論文並びにムイルウイーク（Muil
wijk）の論文に記載されているn-PSK（ｎ進デイジタル
位相変調）、n-PRCPM（ｎ進パーシヤルレスポンス連続
位相変調）及びCORPSK（相関デイジタル位相変調）並び
に「アイ・イー・イー・イー トランザクシヨンズ オ
ン コミユニケーシヨンズ」（IEEE Transactions on C
ommunications）第COM-29巻第７号、1981年７月、第104
4〜1050頁に載つている室田（Murota）及び平手（Hirad
e）の論文に記載されているGMSK（ガウシアン ミニマ
ム シフト キーイング）がある。
図面につき本発明を詳細に説明する。
（Ｃ）実施例の説明 Ｃ（１）一般論 TFM信号の場合の振幅がほぼ一定の角度変調信号を発生
する回路の説明を与えたから、今度は第１図につき、米
国特許第4229821号から既知のTFM送信機の基本回路図を
説明する。
する回路の説明を与えたから、今度は第１図につき、米
国特許第4229821号から既知のTFM送信機の基本回路図を
説明する。
この従来技術の送信機はデータ信号源１を具えるが、こ
のデータ信号源１はクロツク信号源２により同期をとら
れる。記号速度1/Tでデータ信号源１から取り出された
二進データ信号が差分エンコーデイング回路３を経て振
幅がほぼ一定で、位相が連続している角度変調信号を発
生する回路４に加える。この変調信号は出力回路５を経
て伝送チヤネルに加えられる。出力回路５では電力増幅
と伝送チヤネルの周波数帯への変換が行なわれる。
のデータ信号源１はクロツク信号源２により同期をとら
れる。記号速度1/Tでデータ信号源１から取り出された
二進データ信号が差分エンコーデイング回路３を経て振
幅がほぼ一定で、位相が連続している角度変調信号を発
生する回路４に加える。この変調信号は出力回路５を経
て伝送チヤネルに加えられる。出力回路５では電力増幅
と伝送チヤネルの周波数帯への変換が行なわれる。
第１図において、回路４は理想電圧制御発振器６を具え
る周波数変調器により構成される。電圧制御発振器６は
静止周波数が常に所望の（中間）搬送波周波数ｃに等
しく、ゲイン定数が常に に等しい。差分符号化された二進データ信号は前変調フ
イルタ７を介してこの発振器６に加えられる。この前変
調フイルタ７はパーシヤルレスポンスエンコーデイング
回路８と伝達関数が第３のナイキスト判定法を満足する
低域フイルタ９とから成る。エンコーデイング回路８は
第１図では２個の遅延要素10,11を有するトランスバー
サルフイルタにより構成されている。各遅延要素は記号
期間Ｔに等しい時間遅延を生じ、重み付け因子が夫々1/
4,1/2,1/4である３個の重み付け回路12,13,14を介して
加算器15に接続されている。
る周波数変調器により構成される。電圧制御発振器６は
静止周波数が常に所望の（中間）搬送波周波数ｃに等
しく、ゲイン定数が常に に等しい。差分符号化された二進データ信号は前変調フ
イルタ７を介してこの発振器６に加えられる。この前変
調フイルタ７はパーシヤルレスポンスエンコーデイング
回路８と伝達関数が第３のナイキスト判定法を満足する
低域フイルタ９とから成る。エンコーデイング回路８は
第１図では２個の遅延要素10,11を有するトランスバー
サルフイルタにより構成されている。各遅延要素は記号
期間Ｔに等しい時間遅延を生じ、重み付け因子が夫々1/
4,1/2,1/4である３個の重み付け回路12,13,14を介して
加算器15に接続されている。
発振器６の出力側にはωｃ＝２πfc（但し、fcは（中
間）搬送波周波数である）とした時 Ｓ（ｔ）＝sin〔ωct＋φ（ｔ）〕 （１） で表わされる振幅が一定で位相φ（ｔ）が連続な角度変
調信号ｓ（ｔ）が生ずる。米国特許第4229821号では、
位相φ（ｔ）と回路４に加えられる差動符号化された二
進データ信号ｂ（ｔ）との間には瞬時ｔ＝mTとｔ＝mT＋
Ｔ（但しｍは整数）との間の記号期間Ｔに亘る位相の変
化の量は次式で与えられることが示されている。
間）搬送波周波数である）とした時 Ｓ（ｔ）＝sin〔ωct＋φ（ｔ）〕 （１） で表わされる振幅が一定で位相φ（ｔ）が連続な角度変
調信号ｓ（ｔ）が生ずる。米国特許第4229821号では、
位相φ（ｔ）と回路４に加えられる差動符号化された二
進データ信号ｂ（ｔ）との間には瞬時ｔ＝mTとｔ＝mT＋
Ｔ（但しｍは整数）との間の記号期間Ｔに亘る位相の変
化の量は次式で与えられることが示されている。
φ（mT＋Ｔ）−φ（mT）＝〔ｂ（ｍ＋１）＋2b（ｍ）＋
ｂ（ｍ−１）〕π８ （２） 但し、ｂ（ｍ）（ｂ（ｍ）＝±１）は記号期間（mT,mT
＋Ｔ）でのデータ信号ｂ（ｔ）の記号を表わす。加え
て、この記号期間（mT,mT＋Ｔ）内の瞬時ｔでの位相φ
（ｔ）の波形は第３のナイキスト判定法を満足する低域
フイルタ９を具体的にどう選択したかに依存するが、各
選択に対しこの波形は前変調フイルタ７の出力側にある
式（２）に含まれる３個の順次のデータ記号ｂ（ｍ＋
１）,b（ｍ）,b（ｍ−１）の波されたものにより主と
して決まる。
ｂ（ｍ−１）〕π８ （２） 但し、ｂ（ｍ）（ｂ（ｍ）＝±１）は記号期間（mT,mT
＋Ｔ）でのデータ信号ｂ（ｔ）の記号を表わす。加え
て、この記号期間（mT,mT＋Ｔ）内の瞬時ｔでの位相φ
（ｔ）の波形は第３のナイキスト判定法を満足する低域
フイルタ９を具体的にどう選択したかに依存するが、各
選択に対しこの波形は前変調フイルタ７の出力側にある
式（２）に含まれる３個の順次のデータ記号ｂ（ｍ＋
１）,b（ｍ）,b（ｍ−１）の波されたものにより主と
して決まる。
こうして得られるTFM信号ｓ（ｔ）は出力回路５の実際
の例で更に有効に処理する上で望ましい性質を多く有し
ている。例えば、それは無線通信系で使わされる。第１
図では、この出力回路５はミクサ段16、搬送波源17及び
帯域フイルタ18を具える周波数変換器として構成されて
おり、搬送波周波数foが（中間）搬送波周波数fcより高
いTFM信号So（ｔ）を得るようになつている。ここでSo
（ｔ）は次式で表わされる。
の例で更に有効に処理する上で望ましい性質を多く有し
ている。例えば、それは無線通信系で使わされる。第１
図では、この出力回路５はミクサ段16、搬送波源17及び
帯域フイルタ18を具える周波数変換器として構成されて
おり、搬送波周波数foが（中間）搬送波周波数fcより高
いTFM信号So（ｔ）を得るようになつている。ここでSo
（ｔ）は次式で表わされる。
So（ｔ）＝sin〔ωot＋φ（ｔ）〕 （３） 但し、ωｏ＝２πfo。この目的で搬送波源17は振幅が一
定で周波数がfo-fcの搬送波信号を発生し、これがミク
サ段16で発振器６からのTFM信号ｓ（ｔ）と混合され
る。その後で混合の結果生じた種々の周波数成分のうち
和の周波数（fo-fc）＋fc＝foが帯域フイルタ18で選択
される。このTFM信号ｓ（ｔ）は振幅が一定であるか
ら、出力回路５の実例で高い電力効率を得るために非線
形の振幅伝達関数を有する回路要素を使用しても何の問
題にもぶつからない。加えて、帯域フイルタ18は伝送チ
ヤネルに加えるべき信号を選択するのに当つて特別な厳
しい要求を満足する必要はない。蓋し、TFM信号ｓ
（ｔ）はコンパクトな電力密度スペクトルを有し、サイ
ドロープが相対的に低レベルであるからである。
定で周波数がfo-fcの搬送波信号を発生し、これがミク
サ段16で発振器６からのTFM信号ｓ（ｔ）と混合され
る。その後で混合の結果生じた種々の周波数成分のうち
和の周波数（fo-fc）＋fc＝foが帯域フイルタ18で選択
される。このTFM信号ｓ（ｔ）は振幅が一定であるか
ら、出力回路５の実例で高い電力効率を得るために非線
形の振幅伝達関数を有する回路要素を使用しても何の問
題にもぶつからない。加えて、帯域フイルタ18は伝送チ
ヤネルに加えるべき信号を選択するのに当つて特別な厳
しい要求を満足する必要はない。蓋し、TFM信号ｓ
（ｔ）はコンパクトな電力密度スペクトルを有し、サイ
ドロープが相対的に低レベルであるからである。
これと対称的に角度変調信号発生回路４の実際の例では
アナログ回路（第１図には図示せず）に非常に厳しい要
求が課される。蓋し、発振器６の静止周波数とゲイン定
数とを夫々規定された値fc及び に保つのに必要だからである。
アナログ回路（第１図には図示せず）に非常に厳しい要
求が課される。蓋し、発振器６の静止周波数とゲイン定
数とを夫々規定された値fc及び に保つのに必要だからである。
しかし、これらの問題は回路４を第２図に示す態様で実
現すれば克服できる。もつともこれまた米国特許第4229
821号から既知である。この実現では、TFM信号ｓ（ｔ）
を発生するために直角変調回路を用い、前変調フイルタ
リングを実現するためにデイジタル信号処理技術を用い
る。而して第１図の前変調フイルタ７の所望のインパル
ス応答ｇ（ｔ）の高位の値、具体的に云えばｐを小さな
奇数として長さpTの中心時間間隔の値だけを用いる。
現すれば克服できる。もつともこれまた米国特許第4229
821号から既知である。この実現では、TFM信号ｓ（ｔ）
を発生するために直角変調回路を用い、前変調フイルタ
リングを実現するためにデイジタル信号処理技術を用い
る。而して第１図の前変調フイルタ７の所望のインパル
ス応答ｇ（ｔ）の高位の値、具体的に云えばｐを小さな
奇数として長さpTの中心時間間隔の値だけを用いる。
第２図の回路４はクロツク回路20を具えるが、このクロ
ツク回路20は第１のクロツク信号源の記号速度1/Tで同
期をとられており、ｑを２以上の整数として周波数q/T
を有する第１のクロツク信号を生ずる。加えて、回路４
は２個の記憶部21（１）及び21（２）を有する第１の読
出し専用メモリ21を具える。そのアドレス可能な記憶位
置には２個の変調パラメータcos〔φ（ｔ）〕及びsin
〔φ（ｔ）〕を表わすデイジタル数値が夫々蓄わえられ
ている。但し、φ（ｔ）は式（１）で規定されるように
所望のTFM信号ｓ（ｔ）の位相である。この第１の読出
し専用メモリ21の記憶位置から蓄わえられている値を読
み出すためのアドレスはアドレツシング回路22で作られ
る。アドレツシング回路22内では、第１図のエンコーデ
イング回路３の差動符号化された二進データ信号ｂ
（ｔ）がシフトレジスタ23に加えられる。シフトレジス
タの内容は記号速度1/Tでシフトされる。このシフトレ
ジスタ23はｐ個の要素を具えるが、この要素の数はイン
パルス応答ｇ（ｔ）の中心時間間隔の長さpTが限られる
記号期間の個数に等しく、第２図ではｐ＝５が選ばれて
いる。式（２）から結論されることは瞬時ｔ＝mTとｔ＝
mT＋Ｔの間の位相φ（ｔ）が より大きくは変わらず、この時間間隔内では位相φ
（ｔ）のモジユロ２πの値が基準瞬時ｔ＝０においてφ
（ｔ）を適当に選択すれば同じ位相カドラント （ｙ＝0,1,2又は３）に止まり、異なる位相カドラント
への移行は瞬時ｔ＝mT＋Ｔにおいてだけ行なわれること
である。こうすると各位相カドラントにつき時間間隔
（mT,mT＋Ｔ）内の位相φ（ｔ）の形が全面的にpTの長
さに限られたインパルス応答ｇ（ｔ）とシフトレジスタ
23に蓄わえられているデータ記号の値ｂ（ｍ−２）,b
（ｍ−１）,b（ｍ）,b（ｍ＋１）,b（ｍ＋２）とにより
決まる。しかし、cos〔φ（ｔ）〕とsin〔φ（ｔ）〕の
値は関連する時間間隔に対し位相φ（ｔ）がどの位相カ
ドラントに位置するかを示す数ｙ（ｍ）（モジユロ４）
に依存する。式（２）から導びけることであるが、この
数ｙ（ｍ）と、前の記号期間の数ｙ（ｍ−１）との間及
びデータ記号ｂ（ｍ−１）とｂ（ｍ）の間には下表Ｉに
従う関係が存在する。
ツク回路20は第１のクロツク信号源の記号速度1/Tで同
期をとられており、ｑを２以上の整数として周波数q/T
を有する第１のクロツク信号を生ずる。加えて、回路４
は２個の記憶部21（１）及び21（２）を有する第１の読
出し専用メモリ21を具える。そのアドレス可能な記憶位
置には２個の変調パラメータcos〔φ（ｔ）〕及びsin
〔φ（ｔ）〕を表わすデイジタル数値が夫々蓄わえられ
ている。但し、φ（ｔ）は式（１）で規定されるように
所望のTFM信号ｓ（ｔ）の位相である。この第１の読出
し専用メモリ21の記憶位置から蓄わえられている値を読
み出すためのアドレスはアドレツシング回路22で作られ
る。アドレツシング回路22内では、第１図のエンコーデ
イング回路３の差動符号化された二進データ信号ｂ
（ｔ）がシフトレジスタ23に加えられる。シフトレジス
タの内容は記号速度1/Tでシフトされる。このシフトレ
ジスタ23はｐ個の要素を具えるが、この要素の数はイン
パルス応答ｇ（ｔ）の中心時間間隔の長さpTが限られる
記号期間の個数に等しく、第２図ではｐ＝５が選ばれて
いる。式（２）から結論されることは瞬時ｔ＝mTとｔ＝
mT＋Ｔの間の位相φ（ｔ）が より大きくは変わらず、この時間間隔内では位相φ
（ｔ）のモジユロ２πの値が基準瞬時ｔ＝０においてφ
（ｔ）を適当に選択すれば同じ位相カドラント （ｙ＝0,1,2又は３）に止まり、異なる位相カドラント
への移行は瞬時ｔ＝mT＋Ｔにおいてだけ行なわれること
である。こうすると各位相カドラントにつき時間間隔
（mT,mT＋Ｔ）内の位相φ（ｔ）の形が全面的にpTの長
さに限られたインパルス応答ｇ（ｔ）とシフトレジスタ
23に蓄わえられているデータ記号の値ｂ（ｍ−２）,b
（ｍ−１）,b（ｍ）,b（ｍ＋１）,b（ｍ＋２）とにより
決まる。しかし、cos〔φ（ｔ）〕とsin〔φ（ｔ）〕の
値は関連する時間間隔に対し位相φ（ｔ）がどの位相カ
ドラントに位置するかを示す数ｙ（ｍ）（モジユロ４）
に依存する。式（２）から導びけることであるが、この
数ｙ（ｍ）と、前の記号期間の数ｙ（ｍ−１）との間及
びデータ記号ｂ（ｍ−１）とｂ（ｍ）の間には下表Ｉに
従う関係が存在する。
第２図では、シフトレジスタ23の中心要素の出力端子を
カドラントカウンタ24に接続している。カドラントカウ
ンタ24の接続位置はカドラント数ｙ（ｍ）（モジユロ
４）である。このカドラントカウンタ24は修正されたモ
ジユロ４アツプ／ダウンカウンタとしてインプリメント
される。その係数位置ｙ（ｍ）は上の表に従つて前の計
数位置ｙ（ｍ−１）並びにデータ記号ｂ（ｍ−１）及び
ｂ（ｍ）に依存する。シフトレジスタ23の内容（５ビツ
ト）とカドラントカウンタ24の計数位置（２ビツト）は
読み出しアドレスの第１の部分を形成し、バス回路25を
介して読出し専用メモリ21の両方の記憶部21（１）及び
21（２）に加えられる。これらの記憶部21（１）及び21
（２）は、各位相カドラント毎に、夫々cos〔φ
（ｔ）〕とsin〔φ（ｔ）〕の信号サンプルを蓄わえ、
１個の記号期間Ｔでの位相φ（ｔ）の形を蓄わえてい
る。インパルス応答ｇ（ｔ）の長さがpTで、シフトレジ
スタ23の要素の数がｐである場合は、位相φ（ｔ）の2p
個の形が１個の記号期間Ｔ内であり得るが、本例ではｐ
＝５であり、従つて2p＝32ある。２個の記憶部21（１）
及び21（２）は各計数位置で１個の読出しパルスを生ず
る補間回路26によりサンプリング速度fsで読出される。
このサンプリング速度fsについては次式が成立する。
カドラントカウンタ24に接続している。カドラントカウ
ンタ24の接続位置はカドラント数ｙ（ｍ）（モジユロ
４）である。このカドラントカウンタ24は修正されたモ
ジユロ４アツプ／ダウンカウンタとしてインプリメント
される。その係数位置ｙ（ｍ）は上の表に従つて前の計
数位置ｙ（ｍ−１）並びにデータ記号ｂ（ｍ−１）及び
ｂ（ｍ）に依存する。シフトレジスタ23の内容（５ビツ
ト）とカドラントカウンタ24の計数位置（２ビツト）は
読み出しアドレスの第１の部分を形成し、バス回路25を
介して読出し専用メモリ21の両方の記憶部21（１）及び
21（２）に加えられる。これらの記憶部21（１）及び21
（２）は、各位相カドラント毎に、夫々cos〔φ
（ｔ）〕とsin〔φ（ｔ）〕の信号サンプルを蓄わえ、
１個の記号期間Ｔでの位相φ（ｔ）の形を蓄わえてい
る。インパルス応答ｇ（ｔ）の長さがpTで、シフトレジ
スタ23の要素の数がｐである場合は、位相φ（ｔ）の2p
個の形が１個の記号期間Ｔ内であり得るが、本例ではｐ
＝５であり、従つて2p＝32ある。２個の記憶部21（１）
及び21（２）は各計数位置で１個の読出しパルスを生ず
る補間回路26によりサンプリング速度fsで読出される。
このサンプリング速度fsについては次式が成立する。
但し、補間因子ｑ、記号期間Ｔ当りの信号サンプルの数
は整数であり、従つて補間回路26はモジユロｑカウンタ
により構成され、その計数入力端子がクロツク回路20か
らの速度q/Tの第１のクロツク信号を受け取り、その計
数位置が読出しアドレスの第２の部分として読出し専用
メモリ21の記憶部21（１）及び21（２）に加えられる。
この従来技術の補間法についてのこれ以上の詳細は前記
米国特許第4229821号の参考文献（９）及び（10）に見
ることができる。
は整数であり、従つて補間回路26はモジユロｑカウンタ
により構成され、その計数入力端子がクロツク回路20か
らの速度q/Tの第１のクロツク信号を受け取り、その計
数位置が読出しアドレスの第２の部分として読出し専用
メモリ21の記憶部21（１）及び21（２）に加えられる。
この従来技術の補間法についてのこれ以上の詳細は前記
米国特許第4229821号の参考文献（９）及び（10）に見
ることができる。
読出し専用メモリ21に信号プロセツサ27を接続し、読出
し信号サンプル 及び （但し、ｎ＝0,1,2,……，（ｑ−１））を処理してアナ
ログのTFM信号ｓ（ｔ）を形成する。この信号プロセツ
サ27ではこれらの信号サンプルが夫々DAC回路28及び29
に加えられる。DAC回路28及び29に加えられる。DAC回路
28及び29はクロツク回路90により制御される。サンプリ
ング速度 及びその倍数での不所望の信号成分を抑圧するために、
２個のアナログ信号 及び を２個の低域フイルタ30,31を介して直角変調回路に加
え、そこで２個の積変調器32,33により発振器６からの
２個の位相が直角な搬送波を乗算する。具体的には変調
器32ではsin（ωct）を乗算し、変調器33ではcos（ωc
t）を乗算する。これらの２個の積変調器32,33の出力信
号を加算器34で加算すると次のような和信号ｓ（ｔ）が
得られる。
し信号サンプル 及び （但し、ｎ＝0,1,2,……，（ｑ−１））を処理してアナ
ログのTFM信号ｓ（ｔ）を形成する。この信号プロセツ
サ27ではこれらの信号サンプルが夫々DAC回路28及び29
に加えられる。DAC回路28及び29に加えられる。DAC回路
28及び29はクロツク回路90により制御される。サンプリ
ング速度 及びその倍数での不所望の信号成分を抑圧するために、
２個のアナログ信号 及び を２個の低域フイルタ30,31を介して直角変調回路に加
え、そこで２個の積変調器32,33により発振器６からの
２個の位相が直角な搬送波を乗算する。具体的には変調
器32ではsin（ωct）を乗算し、変調器33ではcos（ωc
t）を乗算する。これらの２個の積変調器32,33の出力信
号を加算器34で加算すると次のような和信号ｓ（ｔ）が
得られる。
ｓ（ｔ）＝cos〔φ（ｔ）〕・sin（ωct）＋sin〔φ
（ｔ）〕・cos（ωct） （５） これは次のように書ける。
（ｔ）〕・cos（ωct） （５） これは次のように書ける。
ｓ（ｔ）＝sin〔ωct＋φ（ｔ）〕 （６） 従つて回路４の出力端子には所望の位相φ（ｔ）を有す
るTFM信号が得られる。
るTFM信号が得られる。
第２図に示した例では確かにデイジタル信号処理技術が
用いられている。しかし、それでも回路４は著しいハイ
ブリツド構造を有している。蓋し、デイジタル信号処理
部とアナログ信号処理部との間のインタフエースは信号
プロセツサ27の入力部近傍にあるからである。第２図で
はこのインタフエースを一点鎖線に符号DAI（Digital-A
nalog-Interface）を付して示した。それ故第２図で
は、TFM信号内に不所望な振幅及び位相変動、不所望な
サイドローブ並びに不十分な搬送波抑圧が生じないよう
にするために、アナログ回路機能の制御に非常に厳しい
要求が課される。これらの要求は特に関連周波数帯に対
し信号プロセツサ27での２個の信号径路（28,30,32,3
4）及び（29,31,33,34）の振幅及び位相特性を等しくす
ること、これらの２個の信号径路内で不可避的に生ずる
電圧オフセツトを等しくすること並びに発振器６から出
力される２個の搬送波の位相の直交関係を正確にするこ
とに関係する。これらの要求は低域フイルタ30,31にと
つて就中関連周波数帯での群遅延時間を周波数に独立に
し、同じにしなければならないことを含意する。
用いられている。しかし、それでも回路４は著しいハイ
ブリツド構造を有している。蓋し、デイジタル信号処理
部とアナログ信号処理部との間のインタフエースは信号
プロセツサ27の入力部近傍にあるからである。第２図で
はこのインタフエースを一点鎖線に符号DAI（Digital-A
nalog-Interface）を付して示した。それ故第２図で
は、TFM信号内に不所望な振幅及び位相変動、不所望な
サイドローブ並びに不十分な搬送波抑圧が生じないよう
にするために、アナログ回路機能の制御に非常に厳しい
要求が課される。これらの要求は特に関連周波数帯に対
し信号プロセツサ27での２個の信号径路（28,30,32,3
4）及び（29,31,33,34）の振幅及び位相特性を等しくす
ること、これらの２個の信号径路内で不可避的に生ずる
電圧オフセツトを等しくすること並びに発振器６から出
力される２個の搬送波の位相の直交関係を正確にするこ
とに関係する。これらの要求は低域フイルタ30,31にと
つて就中関連周波数帯での群遅延時間を周波数に独立に
し、同じにしなければならないことを含意する。
フイルタ30,31を余り複雑にしないために、補間因子ｑ
は十分高い値、例えば、ｑ＝８又はｑ＝16に選ばねばな
らない。こうするとサンプリング速度の半分に等しいフ
イルタ30,31のしや断周波数 が受け容れられる。
は十分高い値、例えば、ｑ＝８又はｑ＝16に選ばねばな
らない。こうするとサンプリング速度の半分に等しいフ
イルタ30,31のしや断周波数 が受け容れられる。
これらの要求により生ずる問題を除去する方法を第３図
により示す。この第３図は第２図の回路４の一変形例を
示したもので、両方の図面で対応する要素には同じ符号
を与えてある。第３図が第２図と異なる点は第２図のア
ナログの直角変調回路（積変調器32及び33;搬送波発振
器6;加算器34）がそれ自体は既知のデイジタルの等価物
で置き換えられていることである。この目的で第３図の
信号プロセツサ27はデイジタル直角変調回路35を具え
る。このデイジタル直角変調回路35は直接第１の読出し
専用メモリ21に接続され、第１のクロツク信号の速度q/
Tで生起する離散的な信号サンプルを処理するように配
置されている。具体的に云うと、記憶部21（１）及び21
（２）から読出された離散的な信号サンプルcos〔φ（t
i）〕及びsin〔φ（ti）〕にデイジタル乗算器36及び37
で夫々デイジタル搬送波源38（これは第１のクロツク信
号と同期している）から送出される離散的な搬送波信号
サンプルsin（ωcti）及びcos（ωcti）を乗算する。サ
ンプリング瞬時tiは関係 を満足する。但し、ｉは整数である。乗算器36,37のデ
イジタル出力信号はデイジタル加算器39で加え合わさ
れ、デイジタル和信号ｓ（ti）を生ずる。このデイジタ
ル和信号ｓ（ti）は ｓ（ti）＝sin〔ωcti＋φ（ti）〕 （７） として書き表わされ、DAC回路40に加えられる。DAC回路
40はクロツク回路20により制御され、対応するTFM信号
ｓ（ｔ）を生ずる。第３図の回路４を第１図のTFM送信
機で用いると、第２図の２個の低域フイルタ30,31の機
能は簡単に出力回路５内の帯域フイルタ18で行なえる。
により示す。この第３図は第２図の回路４の一変形例を
示したもので、両方の図面で対応する要素には同じ符号
を与えてある。第３図が第２図と異なる点は第２図のア
ナログの直角変調回路（積変調器32及び33;搬送波発振
器6;加算器34）がそれ自体は既知のデイジタルの等価物
で置き換えられていることである。この目的で第３図の
信号プロセツサ27はデイジタル直角変調回路35を具え
る。このデイジタル直角変調回路35は直接第１の読出し
専用メモリ21に接続され、第１のクロツク信号の速度q/
Tで生起する離散的な信号サンプルを処理するように配
置されている。具体的に云うと、記憶部21（１）及び21
（２）から読出された離散的な信号サンプルcos〔φ（t
i）〕及びsin〔φ（ti）〕にデイジタル乗算器36及び37
で夫々デイジタル搬送波源38（これは第１のクロツク信
号と同期している）から送出される離散的な搬送波信号
サンプルsin（ωcti）及びcos（ωcti）を乗算する。サ
ンプリング瞬時tiは関係 を満足する。但し、ｉは整数である。乗算器36,37のデ
イジタル出力信号はデイジタル加算器39で加え合わさ
れ、デイジタル和信号ｓ（ti）を生ずる。このデイジタ
ル和信号ｓ（ti）は ｓ（ti）＝sin〔ωcti＋φ（ti）〕 （７） として書き表わされ、DAC回路40に加えられる。DAC回路
40はクロツク回路20により制御され、対応するTFM信号
ｓ（ｔ）を生ずる。第３図の回路４を第１図のTFM送信
機で用いると、第２図の２個の低域フイルタ30,31の機
能は簡単に出力回路５内の帯域フイルタ18で行なえる。
第３図に示した回路の利点は信号プロセツサ27のデイジ
タル処理部とアナログ処理部との間のインタフエース
（DAI）が第２図のようにデイジタル直角変調回路35の
入力側ではなく出力側に移つており、この結果唯一つの
DAC回路40だけでアナログのTFM信号ｓ（ｔ）を得られる
ことである。
タル処理部とアナログ処理部との間のインタフエース
（DAI）が第２図のようにデイジタル直角変調回路35の
入力側ではなく出力側に移つており、この結果唯一つの
DAC回路40だけでアナログのTFM信号ｓ（ｔ）を得られる
ことである。
第３図の回路４は主としてデイジタル構造をしているに
もかかわらず、実際にはインタフエースDAIにDAC回路40
を設けねばならないという要件が回路４を全体としてモ
ノリシツク集積化する上で障害になつている。これは特
にデータ記号速度1/Tが高い場合にそうである。蓋し、
高速のDAC回路はモノリシツク集積化するのにあまり適
当ではなく、モジユールとして普通の論理機能を行なう
デイジタル集積回路よりも比例的に高価であるからであ
る。
もかかわらず、実際にはインタフエースDAIにDAC回路40
を設けねばならないという要件が回路４を全体としてモ
ノリシツク集積化する上で障害になつている。これは特
にデータ記号速度1/Tが高い場合にそうである。蓋し、
高速のDAC回路はモノリシツク集積化するのにあまり適
当ではなく、モジユールとして普通の論理機能を行なう
デイジタル集積回路よりも比例的に高価であるからであ
る。
Ｃ（２）第４図の実施例の説明 第４図は第３図の回路４と第１図の出力回路５の組合わ
さつた機能を果す本発明に係る回路4/5のブロツク図で
ある。これは主としてデイジタル構造をしているが、信
号プロセツサ27のデイジタル信号処理部とアナログ信号
処理部との間のインタフエースDAIとしてDAC回路を用い
ることはしていない。デイジタル信号処理部とアナログ
信号処理部には第４図で夫々符号27（Ｄ）及び27（Ａ）
を付してある。加えて、第１図及び第３図の要素と対応
する第４図の要素には同じ符号を与えている。
さつた機能を果す本発明に係る回路4/5のブロツク図で
ある。これは主としてデイジタル構造をしているが、信
号プロセツサ27のデイジタル信号処理部とアナログ信号
処理部との間のインタフエースDAIとしてDAC回路を用い
ることはしていない。デイジタル信号処理部とアナログ
信号処理部には第４図で夫々符号27（Ｄ）及び27（Ａ）
を付してある。加えて、第１図及び第３図の要素と対応
する第４図の要素には同じ符号を与えている。
第４図では信号プロセツサ27のデイジタル部27（Ｄ）に
ゼロ交差発生器41を入れてある。このゼロ交差発生器41
は遅延回路42を具えるが、この遅延回路42は周波数q/T
の第１のクロツク信号により制御され、数値的に時間を
設定する信号TSに応答してセツトパルスSPを生ずる。セ
ツトパルスSPはこの第１のクロツク信号に対して だけ遅延させられるが、その遅延τ１の大きさは時間設
定信号TSにより定まる。加えて、ゼロ交差発生器41はゲ
ート回路43を具えるが、このゲート回路43もこの第１の
クロツク信号により制御され、ゼロ交差表示信号ZIに応
答して遅延回路42が生じたセツトパルスSPを転送する。
このゲート回路43に接続されて双安定パルス発生器44が
あり、２レベル信号を生ずる。そのレベルの変化はセツ
トパルスSPがゲート回路43により双安定パルス発生器44
に移された瞬時にのみ生ずる。信号プロセツサ27のアナ
ログ部27（Ａ）は双安定パルス発生器44に結合された帯
域フイルタ18を具える。このフイルタの中心周波数はア
ナログTFM信号so（ｔ）の搬送波周波数foに対応する。
この搬送周波数foがデイジタル部27（Ｄ）で用いられた
（中間）搬送波周波数fcと異なる場合は、アナログ部27
（Ａ）は周波数変換器として働らき、第１図の出力回路
５と同じ構造となる。２個の搬送波周波数foとfcが等し
い場合は、第４図でミクサ段16と搬送波源17が省かれ、
双安定パルス発生器44が直接帯域フイルタ18に接続され
る。
ゼロ交差発生器41を入れてある。このゼロ交差発生器41
は遅延回路42を具えるが、この遅延回路42は周波数q/T
の第１のクロツク信号により制御され、数値的に時間を
設定する信号TSに応答してセツトパルスSPを生ずる。セ
ツトパルスSPはこの第１のクロツク信号に対して だけ遅延させられるが、その遅延τ１の大きさは時間設
定信号TSにより定まる。加えて、ゼロ交差発生器41はゲ
ート回路43を具えるが、このゲート回路43もこの第１の
クロツク信号により制御され、ゼロ交差表示信号ZIに応
答して遅延回路42が生じたセツトパルスSPを転送する。
このゲート回路43に接続されて双安定パルス発生器44が
あり、２レベル信号を生ずる。そのレベルの変化はセツ
トパルスSPがゲート回路43により双安定パルス発生器44
に移された瞬時にのみ生ずる。信号プロセツサ27のアナ
ログ部27（Ａ）は双安定パルス発生器44に結合された帯
域フイルタ18を具える。このフイルタの中心周波数はア
ナログTFM信号so（ｔ）の搬送波周波数foに対応する。
この搬送周波数foがデイジタル部27（Ｄ）で用いられた
（中間）搬送波周波数fcと異なる場合は、アナログ部27
（Ａ）は周波数変換器として働らき、第１図の出力回路
５と同じ構造となる。２個の搬送波周波数foとfcが等し
い場合は、第４図でミクサ段16と搬送波源17が省かれ、
双安定パルス発生器44が直接帯域フイルタ18に接続され
る。
ゼロ交差発生器41を制御するための２個の信号TSとZIは
第４図では制御信号発生器45により得られる。この制御
信号発生器45はデイジタル直角変調回路35を具えるが、
このデイジタル直角変調回路35は、第３図におけるよう
に、直接第１の読出し専用メモリ21に接続されている。
この場合、信号TS及びZIは直角変調回路35の出力側に得
られ、アナログTFM信号ｓ（ｔ）のサンプリング速度 で生起するサンプルｓ（ti）に対応する。第４図では回
路35の出力信号は符号と大きさの表示で得られるものと
仮定している。サンプルｓ（ti）の大きさ|s（ti）｜を
表わすビツトと、先行するサンプルｓ（ti−１）の大き
さ|s（ti−１）｜を表わすビツト（後者のビツトは第１
のクロツク信号の一周期T/qに等しい時間遅延を生ずる
遅延回路46により得られる）とは一つになつて第２の読
出し専用メモリ47に対するアドレスを形成する。この第
２の読出し専用メモリ47のアドレス可能な記憶位置には
瞬時tiにおける第１のクロツク信号のパルスに対するセ
ツトパルスSPの時間遅延τ１（この遅延はゼロ交差発生
器41でセツトさるべきものである）を表わすデイジタル
数値を蓄わえる。速度q/Tでメモリ47から読出された数
値は時間設定記号TSを形成する。サンプルｓ（ti）の符
号sgn〔ｓ（ti）〕を表わすビツトと先行するサンプル
ｓ（ti−１）の符号sgn〔ｓ（ti−１）〕を表わすビツ
ト（後者のビツトも遅延回路46により得られる）とは符
号検出器48に加えられる。符号検出器48の出力信号は符
号ビツトが等しくない場合に論理値「１」をとる。この
符号検出器48の出力信号は瞬時tiに続く第１のクロツク
信号の期間でのゼロ交差発生器41に対するゼロ交差表示
信号ZIを構成する。
第４図では制御信号発生器45により得られる。この制御
信号発生器45はデイジタル直角変調回路35を具えるが、
このデイジタル直角変調回路35は、第３図におけるよう
に、直接第１の読出し専用メモリ21に接続されている。
この場合、信号TS及びZIは直角変調回路35の出力側に得
られ、アナログTFM信号ｓ（ｔ）のサンプリング速度 で生起するサンプルｓ（ti）に対応する。第４図では回
路35の出力信号は符号と大きさの表示で得られるものと
仮定している。サンプルｓ（ti）の大きさ|s（ti）｜を
表わすビツトと、先行するサンプルｓ（ti−１）の大き
さ|s（ti−１）｜を表わすビツト（後者のビツトは第１
のクロツク信号の一周期T/qに等しい時間遅延を生ずる
遅延回路46により得られる）とは一つになつて第２の読
出し専用メモリ47に対するアドレスを形成する。この第
２の読出し専用メモリ47のアドレス可能な記憶位置には
瞬時tiにおける第１のクロツク信号のパルスに対するセ
ツトパルスSPの時間遅延τ１（この遅延はゼロ交差発生
器41でセツトさるべきものである）を表わすデイジタル
数値を蓄わえる。速度q/Tでメモリ47から読出された数
値は時間設定記号TSを形成する。サンプルｓ（ti）の符
号sgn〔ｓ（ti）〕を表わすビツトと先行するサンプル
ｓ（ti−１）の符号sgn〔ｓ（ti−１）〕を表わすビツ
ト（後者のビツトも遅延回路46により得られる）とは符
号検出器48に加えられる。符号検出器48の出力信号は符
号ビツトが等しくない場合に論理値「１」をとる。この
符号検出器48の出力信号は瞬時tiに続く第１のクロツク
信号の期間でのゼロ交差発生器41に対するゼロ交差表示
信号ZIを構成する。
以下に第４図の信号プロセツサ27の動作と詳細を第５図
及び第６図につき説明する。
及び第６図につき説明する。
第５図の時間線図ａは次の波形、即ち、 ｓ（ｔ）＝sin〔ωct＋φ（ｔ）〕 （８） のアナログTFM信号ｓ（ｔ）と、速度1/Ts＝q/Tで生起
し、第３図においてデイジタル直角変調回路35の出力側
にある対応する二進数をDAC回路40に加えることにより
得られる離散信号サンプルｓ（ti−１）,s（ti）,s（ti
＋１）とのグラフ表示である。
し、第３図においてデイジタル直角変調回路35の出力側
にある対応する二進数をDAC回路40に加えることにより
得られる離散信号サンプルｓ（ti−１）,s（ti）,s（ti
＋１）とのグラフ表示である。
しかし、DAC回路によるこのような完全なデイジタル‐
アナログ変換は第４図では用いられておらず、ゼロ交差
が式（８）で定義されたようなアナログTFM信号ｓ
（ｔ）のゼロ交差に対応する２レベル信号がデイジタル
直角変調回路35の出力側にある二進数から導びかれる。
第５図の時間線図ｂは線図ａの信号ｓ（ｔ）に対応し、
次式、即ち、 sgn〔ｓ（ｔ）〕＝sgn｛sin〔ωct＋φ（ｔ）〕｝
（９） で表せる２レベル信号のグラフ表示である。式（８）、
で定義されるアナログのTFM信号ｓ（ｔ）は一定振幅の
角度変調信号であり、信号ｓ（ｔ）のゼロ交差、従つて
式（９）で定義される２レベル信号sgn〔ｓ（ｔ）〕の
ゼロ交差が信号ｓ（ｔ）の全ての本質的な情報を含む。
この結果、所望のアナログTFM信号ｓ（ｔ）が式（９）
の２レベル信号sgn〔ｓ（ｔ）〕から導びける。これは
この後者の信号を次式、即ち、 で書けば明らかとなる。情報を運ぶ時間と共に変動する
位相φ（ｔ）が適当に帯域を制限した信号であり、また
搬送波周波数ωｃ＝２πfcを適当に選び、式（10）の右
辺の基本波成分と第３高調波成分との特別な重なり合い
が生じないようにしてあると、所望の基本波項sin〔ωc
t＋φ（ｔ）〕が、式（９）及び（10）で定義される２
レベル信号sgn〔ｓ（ｔ）〕を中心周波数が搬送波周波
数ωｃに等しく、適当な帯域幅を有する帯域フイルタに
加えることにより得られる。
アナログ変換は第４図では用いられておらず、ゼロ交差
が式（８）で定義されたようなアナログTFM信号ｓ
（ｔ）のゼロ交差に対応する２レベル信号がデイジタル
直角変調回路35の出力側にある二進数から導びかれる。
第５図の時間線図ｂは線図ａの信号ｓ（ｔ）に対応し、
次式、即ち、 sgn〔ｓ（ｔ）〕＝sgn｛sin〔ωct＋φ（ｔ）〕｝
（９） で表せる２レベル信号のグラフ表示である。式（８）、
で定義されるアナログのTFM信号ｓ（ｔ）は一定振幅の
角度変調信号であり、信号ｓ（ｔ）のゼロ交差、従つて
式（９）で定義される２レベル信号sgn〔ｓ（ｔ）〕の
ゼロ交差が信号ｓ（ｔ）の全ての本質的な情報を含む。
この結果、所望のアナログTFM信号ｓ（ｔ）が式（９）
の２レベル信号sgn〔ｓ（ｔ）〕から導びける。これは
この後者の信号を次式、即ち、 で書けば明らかとなる。情報を運ぶ時間と共に変動する
位相φ（ｔ）が適当に帯域を制限した信号であり、また
搬送波周波数ωｃ＝２πfcを適当に選び、式（10）の右
辺の基本波成分と第３高調波成分との特別な重なり合い
が生じないようにしてあると、所望の基本波項sin〔ωc
t＋φ（ｔ）〕が、式（９）及び（10）で定義される２
レベル信号sgn〔ｓ（ｔ）〕を中心周波数が搬送波周波
数ωｃに等しく、適当な帯域幅を有する帯域フイルタに
加えることにより得られる。
こうして第４図の信号プロセツサ27ではDAC回路による
デイジタル‐アナログ変換がTFM信号ｓ（ｔ）の信号サ
ンプルｓ（ti）を表わす変調回路35の出力二進数への符
号処理で置き換えられる。しかし、ゼロ交差が十分正確
にTFM信号ｓ（ｔ）のゼロ交差に対応する２レベル信号
を得るためには、これらの出力二進数の符号ビツトを用
いたのでは不十分である。これは線図ａのサンプルｓ
（ti-1）,s（ti）,s（ti+1），……に関連する符号ビツ
トを一サンプリング期間 中保持することにより得られる２レベル信号のグラフ表
示である第５図の時間線図Ｃから明らかである。第５図
はまたTFM信号ｓ（ｔ）のゼロ交差を決める際のこの不
十分な確度が隣接するサンプルｓ（ti）,s（ti+1）間の
時間間隔の持続時間Tsが比例的に長いためであることも
示している。
デイジタル‐アナログ変換がTFM信号ｓ（ｔ）の信号サ
ンプルｓ（ti）を表わす変調回路35の出力二進数への符
号処理で置き換えられる。しかし、ゼロ交差が十分正確
にTFM信号ｓ（ｔ）のゼロ交差に対応する２レベル信号
を得るためには、これらの出力二進数の符号ビツトを用
いたのでは不十分である。これは線図ａのサンプルｓ
（ti-1）,s（ti）,s（ti+1），……に関連する符号ビツ
トを一サンプリング期間 中保持することにより得られる２レベル信号のグラフ表
示である第５図の時間線図Ｃから明らかである。第５図
はまたTFM信号ｓ（ｔ）のゼロ交差を決める際のこの不
十分な確度が隣接するサンプルｓ（ti）,s（ti+1）間の
時間間隔の持続時間Tsが比例的に長いためであることも
示している。
今度は変調回路35の出力二進数が式（７）、即ち、 ｓ（ti）＝sin〔ωcti＋φ（ti）〕 （11） で与えられる関係を満足する信号サンプルｓ（ti）を表
わすことを第４図の信号プロセツサ27で用いて２個の隣
接するサンプル間の正弦波補間によりTFM信号ｓ（ｔ）
のゼロ交差を一層正確に求める。このようなゼロ交差
は、例えば、第５図の線図ａでのｓ（ti-1）,s（ti）の
ような符号が反対の一対の隣接サンプル間でしか生じな
いから、この補間はこのサンプル対に関連する符号ビツ
トが等しくない、即ち、符号検出器48が論理値「１」の
信号ZIにより隣接サンプル間で符号の変化があつたこと
を示す時だけ用いれば足りる。以下に第６図につきこの
正弦波補間を詳細に説明する。
わすことを第４図の信号プロセツサ27で用いて２個の隣
接するサンプル間の正弦波補間によりTFM信号ｓ（ｔ）
のゼロ交差を一層正確に求める。このようなゼロ交差
は、例えば、第５図の線図ａでのｓ（ti-1）,s（ti）の
ような符号が反対の一対の隣接サンプル間でしか生じな
いから、この補間はこのサンプル対に関連する符号ビツ
トが等しくない、即ち、符号検出器48が論理値「１」の
信号ZIにより隣接サンプル間で符号の変化があつたこと
を示す時だけ用いれば足りる。以下に第６図につきこの
正弦波補間を詳細に説明する。
第６図の時間線図ａは第５図の時間線図ａの時間間隔
（ti-1,ti）を拡大したスケールで示したものであり、T
FM信号ｓ（ｔ）のゼロ交差が瞬時ｔ＝toで生じている。
第６図のベクトル図ｂは第６図の時間線図ａのTFM信号
ｓ（ｔ）に関連する一定振幅の信号ベクトルの径路の極
座標表示である。
（ti-1,ti）を拡大したスケールで示したものであり、T
FM信号ｓ（ｔ）のゼロ交差が瞬時ｔ＝toで生じている。
第６図のベクトル図ｂは第６図の時間線図ａのTFM信号
ｓ（ｔ）に関連する一定振幅の信号ベクトルの径路の極
座標表示である。
TFM信号ｓ（ｔ）を次式、即ち、 ｓ（ｔ）＝sin〔ωct＋φ（ｔ）〕＝sinθ（ｔ）（12） で書くことにより角度θ（ｔ）を導入し、瞬時ｔ＝t
i-1,to,tiでの角度θ（ｔ）の値をθi-1,θo,θｉと書
くと、第６図の時間線図ａでのサンプリング瞬時ｔ＝ti
-1に対する瞬時ｔ＝toでのゼロ交差の時間遅延τ１はTF
M信号ｓ（ｔ）の角周波数 を一サンプリング期間Tsの持続時間を有する時間間隔
（ti-1,ti）中一定であると仮定することによりベクト
ル図ｂから非常に良好な近似で導びける。これは第６図
のベクトル図ｂでの信号ベクトルが円弧（θi-1,θｉ）
を一定の角速度ωで通り、従つて角θｏが次式、即ち、 で与えられることを含意する。
i-1,to,tiでの角度θ（ｔ）の値をθi-1,θo,θｉと書
くと、第６図の時間線図ａでのサンプリング瞬時ｔ＝ti
-1に対する瞬時ｔ＝toでのゼロ交差の時間遅延τ１はTF
M信号ｓ（ｔ）の角周波数 を一サンプリング期間Tsの持続時間を有する時間間隔
（ti-1,ti）中一定であると仮定することによりベクト
ル図ｂから非常に良好な近似で導びける。これは第６図
のベクトル図ｂでの信号ベクトルが円弧（θi-1,θｉ）
を一定の角速度ωで通り、従つて角θｏが次式、即ち、 で与えられることを含意する。
ゼロ交差は ｓ（ｔ）＝sinθ（ｔ）＝sinθｏ＝ｏ （14） の時、即ち、 θｏ＝0,±π，±２π，…… （15） の時生ずるから、一般性を全く損なわずに値θｏ＝ｏと
することができ、時間遅延τ１に対する次の関係を式
（13）から導びける。
することができ、時間遅延τ１に対する次の関係を式
（13）から導びける。
ベクトルθi-1及びθｉは反対の符号を有し、大きさが
０ラジアンとπラジアンの間の値に限られるから、式
（16）は次のように一般化できる。
０ラジアンとπラジアンの間の値に限られるから、式
（16）は次のように一般化できる。
第６図の時間線図でのサンプリング瞬時ｔ＝tiに対する
瞬時ｔ＝toでのゼロ交差の進みτ２についても同じよう
な関係が導びける。
瞬時ｔ＝toでのゼロ交差の進みτ２についても同じよう
な関係が導びける。
原理的にはこれらの２個の式（17）及び（18）の各々を
時間遅延τ１の決定に使用することができる。
時間遅延τ１の決定に使用することができる。
しかし、角度θi-1及びθｉの値が０ラジアンとπラジ
アンの間で変われる場合は、値sinθi-1＝ｓ（ti-1）及
びsinθｉ＝ｓ（ti）だけから値θi-1及びθｉを一義的
に導びくことができない。双し、０≦θ≦πに対し関係
sinθ＝sin（π−θ）が成立するからである。この場合
唯一つの値θｉを求められるようにするためにはωc,Ts
及びφ（ti）についての付加的情報が式（12）、即ち θｉ＝ωcti＋φ（ti） （19） からの関係のため与えられねばならない。なお、ここで である。第４図で用いられた離散信号サンプルｓ（ti）
＝sinθｉを発生させる方法では量φ（ti）、ωｃ及びT
sが陽に第１図のエンコーデイング回路３の差分符号化
された二進データ信号ｂ（ｔ）に関係づけられている。
アンの間で変われる場合は、値sinθi-1＝ｓ（ti-1）及
びsinθｉ＝ｓ（ti）だけから値θi-1及びθｉを一義的
に導びくことができない。双し、０≦θ≦πに対し関係
sinθ＝sin（π−θ）が成立するからである。この場合
唯一つの値θｉを求められるようにするためにはωc,Ts
及びφ（ti）についての付加的情報が式（12）、即ち θｉ＝ωcti＋φ（ti） （19） からの関係のため与えられねばならない。なお、ここで である。第４図で用いられた離散信号サンプルｓ（ti）
＝sinθｉを発生させる方法では量φ（ti）、ωｃ及びT
sが陽に第１図のエンコーデイング回路３の差分符号化
された二進データ信号ｂ（ｔ）に関係づけられている。
第６図のベクトル図ｂから明らかなように、上述した不
明確さは角度θi-1及びθｉにそれらが隣接する位相カ
ドラント内になければならないという条件を課すること
により防ぐことができる。この条件は ｜θｉ−θi-1|≦π （21） という条件である。即ち、一サンプリング期間 の長さの時間間隔（ti-1,ti）内での角度変調信号ｓ
（ｔ）＝sin〔ωct＋φ（ｔ）〕の全位相変化は高々π
ラジアンでなければならないと条件である。式（19）及
び（20）に基づき式（21）の条件は次のように書ける。
明確さは角度θi-1及びθｉにそれらが隣接する位相カ
ドラント内になければならないという条件を課すること
により防ぐことができる。この条件は ｜θｉ−θi-1|≦π （21） という条件である。即ち、一サンプリング期間 の長さの時間間隔（ti-1,ti）内での角度変調信号ｓ
（ｔ）＝sin〔ωct＋φ（ｔ）〕の全位相変化は高々π
ラジアンでなければならないと条件である。式（19）及
び（20）に基づき式（21）の条件は次のように書ける。
｜ωcTs＋φ（ti）−φ（ti-1）｜≦π （22） TFM信号ｓ（ｔ）の場合持続時間Ｔの一データ記号期間
内の位相φ（ｔ）は の量より大きく変わらない（式（２）参照）。従つて、
ωcTsを に等しく選ぶ、即ち、サンプリング期間 を搬送波周波数fcの４倍に等しくすれば、整数ｑの値に
かかわらず、即ち、一データ記号期間Ｔ当りの信号サン
プルの数如何にかかわらず式（22）の条件が満足させら
れる。
内の位相φ（ｔ）は の量より大きく変わらない（式（２）参照）。従つて、
ωcTsを に等しく選ぶ、即ち、サンプリング期間 を搬送波周波数fcの４倍に等しくすれば、整数ｑの値に
かかわらず、即ち、一データ記号期間Ｔ当りの信号サン
プルの数如何にかかわらず式（22）の条件が満足させら
れる。
一サンプリング期間Ts内のTFM信号のｓ（ｔ）の全位相
変化に対し式（22）の条件を守れば、第４図の制御信号
発生器45の第２の読出し専用メモリ47内に蓄わえられ、
サンプリング瞬時ｔ＝ti-1に対する瞬時ｔ＝toでのゼロ
交差の遅れτ１を表わす数値を求めるために式（17）を
使用できる。制御信号発生器45をデイジタル回路で作る
ため、サンプリング期間Tsは各々が であるようなサイズτｏを有するＫ個のサブ期間に分け
られる。Ｋは Ｋ＝2k （24） であるように選ぶ。但し、ｋは整数である。このサブ期
間τ０は時間遅延τ１の量子化単位を構成し、式（17）
から を表わすＫビツト二進数が第２の読出し専用メモリ47の
対｜θi-1|,|θi|に対する記憶位置に蓄わえられねばな
らないことが結論される。これに対するアドレスは、前
述したように、sin|θi-1|＝|s（ti-1）｜及び|sinθ1|
＝|s（ti）｜を表わすビツトにより一義的に形成され
る。
変化に対し式（22）の条件を守れば、第４図の制御信号
発生器45の第２の読出し専用メモリ47内に蓄わえられ、
サンプリング瞬時ｔ＝ti-1に対する瞬時ｔ＝toでのゼロ
交差の遅れτ１を表わす数値を求めるために式（17）を
使用できる。制御信号発生器45をデイジタル回路で作る
ため、サンプリング期間Tsは各々が であるようなサイズτｏを有するＫ個のサブ期間に分け
られる。Ｋは Ｋ＝2k （24） であるように選ぶ。但し、ｋは整数である。このサブ期
間τ０は時間遅延τ１の量子化単位を構成し、式（17）
から を表わすＫビツト二進数が第２の読出し専用メモリ47の
対｜θi-1|,|θi|に対する記憶位置に蓄わえられねばな
らないことが結論される。これに対するアドレスは、前
述したように、sin|θi-1|＝|s（ti-1）｜及び|sinθ1|
＝|s（ti）｜を表わすビツトにより一義的に形成され
る。
この場合第４図のゼロ交差発生器41の遅延回路42はプリ
セツト可能なｋビツトダウンカウンタにより構成され
る。これはその計数入力端子で周波数がKq/Tで、クロツ
ク回路20により生ずる第２のクロツク信号を受け取り、
ゼロ位置に達した時出力パルスを供給する。このダウン
カウンタ42はプリセツテイング回路421を具えるが、こ
のプリセツテイング回路421は周波数がq/Tでダウンカウ
ンタ42をｋビツト二進数に対応する計数位置にセツトす
る第１のクロツク信号により制御される。このｋビツト
二進数はサンプリング瞬時ｔ＝tiで第２の読出し専用メ
モリ47から時間設定信号TSとして読出され、先行するサ
ンプリング瞬時ｔ＝ti-1に対するTFM信号ｓ（ｔ）のゼ
ロ交差の遅延τ１を表わす。瞬時ｔ＝tiでのプリセツテ
イング動作の結果瞬時ｔ＝ti＋τ１においてダウンカウ
ンタ42が出力パルスを供給する。この出力パルスはセツ
トパルスSPとしてANDゲートにより構成されるゲート回
路43の入力端子に加えられる。このセツトパルスSPは各
サンプリング期間において生ずるが、TFM信号ｓ（ｔ）
が真実ゼロ交差した時だけANDゲート43を通り抜ける。
第４図の符号検出器48が排地的論理和ゲートにより構成
される時は、サンプリング瞬時ｔ＝tiでのゼロ交差表示
信号ZIのビツトが、サンプリング瞬時ｔ＝ti-1とｔ＝ti
との間でTFM信号ｓ（ｔ）が真実ゼロ交差した場合だ
け、論理「１」ビツトとなり、反対の場合は論理「０」
ビツトとなる。信号ZIのビツトはサンプリング瞬時ｔ＝
tiで生じ、セツトパルスSPはこの瞬時ｔ＝ti後の全サン
プリング期間中に生じ得るから、排他的論理和ゲート48
の信号ZIはＤフリツプフロツプの形態をしたホールド回
路431に加えられる。このホールド回路431は速度q/Tの
第１のクロツク信号により制御され、出力端子（Ｑ）が
ANDゲート43の他方の入力端子に接続されている。サン
プリング瞬時ｔ＝tiからスターとするサンプリング期間
において、ANDゲート43はこのサンプリング瞬時ｔ＝ti
において信号ZIの論理「１」ビツトが生ずる場合のみセ
ツトパルスSPを通す。双安定パルス発生器44が反転出力
端子（）が信号入力端子（Ｄ）にフイードバツク接続
されているＤフリツプフロツプにより構成されている時
は、ANDゲート43を通過したセツトパルスSPをＤフリツ
プフロツプ44のクロツク入力端子（Ｃ）に加えると、出
力端子（Ｑ）に２レベル信号が現われる。この２レベル
信号のレベル変化はセツトパルスSPがANDゲート43を通
過する瞬時においてのみ生ずる。これから先の信号処理
にとつて何の重要性もない一サンプリング期間Tsの一定
の遅延を別とすれば、Ｄフリツプフロツプ44のこの２レ
ベル信号のゼロ交差は非常に良好な近似で所望のTFM信
号ｓ（ｔ）のゼロ交差に対応する。従つて、この２レベ
ル信号はsgn〔ｓ（ｔ）〕と書くことができる。式（1
0）の説明から結論されることであるが、このＤフリツ
プフロツプ44の２レベル信号を信号プロセツサ27のアナ
ログ部27（Ａ）内の帯域フイルタ18に直接加えることに
より所望のTFM信号ｓ（ｔ）を得ることができる。但
し、フイルタ18の中心周波数は搬送波周波数fcに等しく
し、帯域幅はフイルタ18の出力信号so（ｔ）内に過度の
符号間干渉を導入することなく、所望のTFM信号ｓ
（ｔ）がこの２レベル信号に含まれる第３及びそれ以上
高次の高調波成分から分離されるように選ぶ。この場合
２個のTFM信号ｓ（ｔ）及びso（ｔ）はいずれも同じ搬
送波周波数fc＝foを有する。第４図に示した搬送波周波
数foとfcが等しくない場合は、このＤフリツプフロツプ
44の２レベル信号を先ずミクサ段16及び搬送波源17によ
り周波数変換にかけ、その後で帯域フイルタ18にかけ
る。この時帯域フイルタ18の中心周波数は究局のTFM信
号so（ｔ）の搬送波周波数foに等しくする。
セツト可能なｋビツトダウンカウンタにより構成され
る。これはその計数入力端子で周波数がKq/Tで、クロツ
ク回路20により生ずる第２のクロツク信号を受け取り、
ゼロ位置に達した時出力パルスを供給する。このダウン
カウンタ42はプリセツテイング回路421を具えるが、こ
のプリセツテイング回路421は周波数がq/Tでダウンカウ
ンタ42をｋビツト二進数に対応する計数位置にセツトす
る第１のクロツク信号により制御される。このｋビツト
二進数はサンプリング瞬時ｔ＝tiで第２の読出し専用メ
モリ47から時間設定信号TSとして読出され、先行するサ
ンプリング瞬時ｔ＝ti-1に対するTFM信号ｓ（ｔ）のゼ
ロ交差の遅延τ１を表わす。瞬時ｔ＝tiでのプリセツテ
イング動作の結果瞬時ｔ＝ti＋τ１においてダウンカウ
ンタ42が出力パルスを供給する。この出力パルスはセツ
トパルスSPとしてANDゲートにより構成されるゲート回
路43の入力端子に加えられる。このセツトパルスSPは各
サンプリング期間において生ずるが、TFM信号ｓ（ｔ）
が真実ゼロ交差した時だけANDゲート43を通り抜ける。
第４図の符号検出器48が排地的論理和ゲートにより構成
される時は、サンプリング瞬時ｔ＝tiでのゼロ交差表示
信号ZIのビツトが、サンプリング瞬時ｔ＝ti-1とｔ＝ti
との間でTFM信号ｓ（ｔ）が真実ゼロ交差した場合だ
け、論理「１」ビツトとなり、反対の場合は論理「０」
ビツトとなる。信号ZIのビツトはサンプリング瞬時ｔ＝
tiで生じ、セツトパルスSPはこの瞬時ｔ＝ti後の全サン
プリング期間中に生じ得るから、排他的論理和ゲート48
の信号ZIはＤフリツプフロツプの形態をしたホールド回
路431に加えられる。このホールド回路431は速度q/Tの
第１のクロツク信号により制御され、出力端子（Ｑ）が
ANDゲート43の他方の入力端子に接続されている。サン
プリング瞬時ｔ＝tiからスターとするサンプリング期間
において、ANDゲート43はこのサンプリング瞬時ｔ＝ti
において信号ZIの論理「１」ビツトが生ずる場合のみセ
ツトパルスSPを通す。双安定パルス発生器44が反転出力
端子（）が信号入力端子（Ｄ）にフイードバツク接続
されているＤフリツプフロツプにより構成されている時
は、ANDゲート43を通過したセツトパルスSPをＤフリツ
プフロツプ44のクロツク入力端子（Ｃ）に加えると、出
力端子（Ｑ）に２レベル信号が現われる。この２レベル
信号のレベル変化はセツトパルスSPがANDゲート43を通
過する瞬時においてのみ生ずる。これから先の信号処理
にとつて何の重要性もない一サンプリング期間Tsの一定
の遅延を別とすれば、Ｄフリツプフロツプ44のこの２レ
ベル信号のゼロ交差は非常に良好な近似で所望のTFM信
号ｓ（ｔ）のゼロ交差に対応する。従つて、この２レベ
ル信号はsgn〔ｓ（ｔ）〕と書くことができる。式（1
0）の説明から結論されることであるが、このＤフリツ
プフロツプ44の２レベル信号を信号プロセツサ27のアナ
ログ部27（Ａ）内の帯域フイルタ18に直接加えることに
より所望のTFM信号ｓ（ｔ）を得ることができる。但
し、フイルタ18の中心周波数は搬送波周波数fcに等しく
し、帯域幅はフイルタ18の出力信号so（ｔ）内に過度の
符号間干渉を導入することなく、所望のTFM信号ｓ
（ｔ）がこの２レベル信号に含まれる第３及びそれ以上
高次の高調波成分から分離されるように選ぶ。この場合
２個のTFM信号ｓ（ｔ）及びso（ｔ）はいずれも同じ搬
送波周波数fc＝foを有する。第４図に示した搬送波周波
数foとfcが等しくない場合は、このＤフリツプフロツプ
44の２レベル信号を先ずミクサ段16及び搬送波源17によ
り周波数変換にかけ、その後で帯域フイルタ18にかけ
る。この時帯域フイルタ18の中心周波数は究局のTFM信
号so（ｔ）の搬送波周波数foに等しくする。
信号プロセツサ27のアナログ部27（Ａ）に対するインタ
フエースDAIとしてDAC回路がないため、第４図の回路4/
5のデイジタル信号処理部は広範囲のデータ記号速度1/T
を処理でき、それでいて特に比較的安価なモノリシツク
集積化するのに適している。加えてアナログ部27（Ａ）
自体の回路のインプリメンテーシヨンもとりわけ厳しい
要求を満足する必要がない。蓋し、一定振幅のアナログ
信号だけを処理するからである。
フエースDAIとしてDAC回路がないため、第４図の回路4/
5のデイジタル信号処理部は広範囲のデータ記号速度1/T
を処理でき、それでいて特に比較的安価なモノリシツク
集積化するのに適している。加えてアナログ部27（Ａ）
自体の回路のインプリメンテーシヨンもとりわけ厳しい
要求を満足する必要がない。蓋し、一定振幅のアナログ
信号だけを処理するからである。
以上二進データ信号を送信するためのTFM送信機の場合
につき第４図の回路4/5を説明してきたが、変調の分野
の当業者ならば、第５図及び第６図につき与えられた説
明を読んだ後、第４図で用いられる角度変調信号の発生
手順は一般に異なる種類のデータ信号とn-PSK,n-PRCPM
及びCORPSKのような広範囲の変調方法に適用できること
を理解するであろう。但し、式（21）及び（22）の条件
を何時も満足するものとする。即ち、一サンプリング期
間TS内の角度変調信号の全位相変化が高々πラジアンで
あるとする。
につき第４図の回路4/5を説明してきたが、変調の分野
の当業者ならば、第５図及び第６図につき与えられた説
明を読んだ後、第４図で用いられる角度変調信号の発生
手順は一般に異なる種類のデータ信号とn-PSK,n-PRCPM
及びCORPSKのような広範囲の変調方法に適用できること
を理解するであろう。但し、式（21）及び（22）の条件
を何時も満足するものとする。即ち、一サンプリング期
間TS内の角度変調信号の全位相変化が高々πラジアンで
あるとする。
Ｃ（３）第４図の実施例の変形例 第４図の回路4/5は非常に一般的な用途に適している。
しかし、第２の読出し専用メモリ47の記憶容量を比較的
大きくしなければならない。式（23）〜（25）につき前
述した説明から明らかなように、量子化された時間遅延
τ１≦Tsを表わすｋビツト二進数を対｜θi-1|,|θi|に
対する記憶位置に蓄わえねばならない。これに対するア
ドレスは|sinθi-1|＝|s（ti-1）｜及び|sinθi|＝|s
（ti）｜を表わすビツトにより形成する。|s（ti-1）｜
及び|s（ti）｜が各々７ビツトで表わされ、サンプリン
グ期間TsがＫ＝32個のサブ期間τｏに分けられ、ｋ＝５
である場合は、読出し専用メモリ47は５×214ビツトの
記憶容量を有しなければならない。
しかし、第２の読出し専用メモリ47の記憶容量を比較的
大きくしなければならない。式（23）〜（25）につき前
述した説明から明らかなように、量子化された時間遅延
τ１≦Tsを表わすｋビツト二進数を対｜θi-1|,|θi|に
対する記憶位置に蓄わえねばならない。これに対するア
ドレスは|sinθi-1|＝|s（ti-1）｜及び|sinθi|＝|s
（ti）｜を表わすビツトにより形成する。|s（ti-1）｜
及び|s（ti）｜が各々７ビツトで表わされ、サンプリン
グ期間TsがＫ＝32個のサブ期間τｏに分けられ、ｋ＝５
である場合は、読出し専用メモリ47は５×214ビツトの
記憶容量を有しなければならない。
今度は第７図につきこの記憶容量を小さくする方法を説
明する。第７図は第４図の制御信号発生器45の一変形例
を示したもので、これらの２個の図面で対応する要素に
は同じ符号を付してある。
明する。第７図は第４図の制御信号発生器45の一変形例
を示したもので、これらの２個の図面で対応する要素に
は同じ符号を付してある。
第７図と第４図の間の第１の相違点は第７図では搬送波
信号が前述した値 の搬送波周波数に加えて の付加的位相をも有するデイジタル直角変調回路35を用
いることである。記憶部21（１）及び21（２）から読み
出した離散的な信号サンプルcos〔φ（ti）〕及びSin
〔φ（ti）〕に離散的な搬送波信号サンプル 及び を乗算すると次のデイジタル和信号が得られる。
信号が前述した値 の搬送波周波数に加えて の付加的位相をも有するデイジタル直角変調回路35を用
いることである。記憶部21（１）及び21（２）から読み
出した離散的な信号サンプルcos〔φ（ti）〕及びSin
〔φ（ti）〕に離散的な搬送波信号サンプル 及び を乗算すると次のデイジタル和信号が得られる。
これは次の関係、即ち、 を用いて次のように書ける。
また、第７図が第４図と異なるもう一つの点は制御信号
発生器45が量子化された時間遅延τ１についての式（2
5）を一層直接的に用いることである。第７図では変調
回路35の出力側に逆正弦形の変換回路49を接続し、信号
サンプルｓ（ti）の大きさ|s（ti）｜＝|sinθi|を対応
する角度θｉの大きさ｜θi|に変換する。第７図の回路
はまた加算器50を具え、式（25）の右辺の分母内にある
和｜θi-1|＋｜θi|を形成する。読出し専用メモリ47の
アドレスは｜θi-1|と和｜θi-1|＋｜θi|とを表わすビ
ツトにより形成される。
発生器45が量子化された時間遅延τ１についての式（2
5）を一層直接的に用いることである。第７図では変調
回路35の出力側に逆正弦形の変換回路49を接続し、信号
サンプルｓ（ti）の大きさ|s（ti）｜＝|sinθi|を対応
する角度θｉの大きさ｜θi|に変換する。第７図の回路
はまた加算器50を具え、式（25）の右辺の分母内にある
和｜θi-1|＋｜θi|を形成する。読出し専用メモリ47の
アドレスは｜θi-1|と和｜θi-1|＋｜θi|とを表わすビ
ツトにより形成される。
読出し専用メモリ47の記憶容量を小さくすることは変調
回路35での搬送波信号の選択に基づいている。瞬時ｔ＝
tiでの位相φ（ｔ）をφｉと書くと、式（28）に基づい
て変調回路35の出力信号ｓ（ｔ）の値及び順次の順次ti
-1,ti,ti+1,…での区間（−π，π）における角度θ
（ｔ）の対応する値について下記の表を作れる。
回路35での搬送波信号の選択に基づいている。瞬時ｔ＝
tiでの位相φ（ｔ）をφｉと書くと、式（28）に基づい
て変調回路35の出力信号ｓ（ｔ）の値及び順次の順次ti
-1,ti,ti+1,…での区間（−π，π）における角度θ
（ｔ）の対応する値について下記の表を作れる。
前述したように、TFM信号ｓ（ｔ）の位相φ（ｔ）は−
データ記号期間Ｔ内で より大きくは変わらない〔式（２）を参照〕から、−サ
ンプリング期間 では位相φ（ｔ）は より大きくは変わらない。従つて、任意の整数につき次
式が成立する。
データ記号期間Ｔ内で より大きくは変わらない〔式（２）を参照〕から、−サ
ンプリング期間 では位相φ（ｔ）は より大きくは変わらない。従つて、任意の整数につき次
式が成立する。
これから和｜θi-1|＋｜θi|につき次の関係が成立す
る。
る。
斯くしてこの和｜θi-1|＋｜θi|は を中心として の範囲で変わる。そして補間因子が前述した値ｑ＝８又
はｑ＝16の時、これは｜θi-1|あるいは｜θi|の範囲よ
りずつと小さい。蓋し、これらの角度は各々０と の間で変わるからである。第７図でこの後者の範囲内の
値を再び７ビット二進数で表わすと、補間因子ｑ＝８の
時和｜θi-1|＋｜θi|の値は５ビット二進数により同じ
程度の正確さで表わせる。第４図と同じようにサンプル
期間TSをＫ＝32個のサブ期間τＯに分割すると、ｓ＝５
で第７図の読出し専用メモリ47は５×212ビツトの記憶
容量を有するだけで足りる。これは第４図と比較して因
子４だけ小さいことを意味する。一般に、この縮小因子
は２の整数幅に等しい補間因子ｑの時q/2である。
はｑ＝16の時、これは｜θi-1|あるいは｜θi|の範囲よ
りずつと小さい。蓋し、これらの角度は各々０と の間で変わるからである。第７図でこの後者の範囲内の
値を再び７ビット二進数で表わすと、補間因子ｑ＝８の
時和｜θi-1|＋｜θi|の値は５ビット二進数により同じ
程度の正確さで表わせる。第４図と同じようにサンプル
期間TSをＫ＝32個のサブ期間τＯに分割すると、ｓ＝５
で第７図の読出し専用メモリ47は５×212ビツトの記憶
容量を有するだけで足りる。これは第４図と比較して因
子４だけ小さいことを意味する。一般に、この縮小因子
は２の整数幅に等しい補間因子ｑの時q/2である。
上述した例で、和｜θi-1|＋｜θi|についての の範囲を一層低い程度、例えば、32＝25サブレンジの代
りに８＝23サブレンジに分割することもできる。これに
より量子化された時間遅延τ１〔式（25）で定義され
る〕の決定に入つてくる誤差は最大でも２％以下であ
る。しかし、この小さな誤差を甘受するだけで読出し専
用メモリ47の記憶容量は更に相当に小さくなる。蓋し、
こうすると和｜θi-1|＋｜θi|の値は唯３ビツトの二進
数で表わすことができ、この結果読出し専用メモリ47は
５×210ビツトの記憶容量を有するだけで足りるからで
ある。
りに８＝23サブレンジに分割することもできる。これに
より量子化された時間遅延τ１〔式（25）で定義され
る〕の決定に入つてくる誤差は最大でも２％以下であ
る。しかし、この小さな誤差を甘受するだけで読出し専
用メモリ47の記憶容量は更に相当に小さくなる。蓋し、
こうすると和｜θi-1|＋｜θi|の値は唯３ビツトの二進
数で表わすことができ、この結果読出し専用メモリ47は
５×210ビツトの記憶容量を有するだけで足りるからで
ある。
今度は補間因子ｑをｑ＝８から、例えば、ｑ＝16又はｑ
＝32に増すと、和｜θi-1|＋｜θi|を に等しくセツトでき、量子化された時間遅延τ１は良好
な近似で式（25）から導びかれる次の関係で求められ
る。
＝32に増すと、和｜θi-1|＋｜θi|を に等しくセツトでき、量子化された時間遅延τ１は良好
な近似で式（25）から導びかれる次の関係で求められ
る。
この時式（25）の代りに式（31）でτ１を決める際に入
つてくる最大誤差はこの値ｑ＝16又はｑ＝32に対し数パ
ーセントにすぎない。しかし、式（31）から結論される
ことであるが、第７図の制御信号発生器45の構造は簡易
化されて第８図に示す制御信号発生器45となる。第８図
の制御信号発生器が第７図のと異なる点は加算器50がな
く、読出し専用メモリ47に対するアドレスが｜θi-1|を
表わすビツトにより形成されることである。この後者の
表示につき７ビツト二進数を再び使用すると、第８図の
読出し専用メモリ47は５×27ビツトの記憶容量を有する
だけで足りる。
つてくる最大誤差はこの値ｑ＝16又はｑ＝32に対し数パ
ーセントにすぎない。しかし、式（31）から結論される
ことであるが、第７図の制御信号発生器45の構造は簡易
化されて第８図に示す制御信号発生器45となる。第８図
の制御信号発生器が第７図のと異なる点は加算器50がな
く、読出し専用メモリ47に対するアドレスが｜θi-1|を
表わすビツトにより形成されることである。この後者の
表示につき７ビツト二進数を再び使用すると、第８図の
読出し専用メモリ47は５×27ビツトの記憶容量を有する
だけで足りる。
上述したところから明らかなように、τ１を決める際の
確度と読出し専用メモリ47の記憶容量との間のトレード
オフが可能である。
確度と読出し専用メモリ47の記憶容量との間のトレード
オフが可能である。
Ｃ（４）第９図の実施例の説明 第９図は本発明に係る回路4/5のブロツク図であるが、
これは多くの点で第７図に示した制御信号発生器45を組
み込んだ第４図の回路4/5の変形例と考えられる。それ
故、第４図、第７図及び第９図で対応する要素には同じ
符号を与えてある。
これは多くの点で第７図に示した制御信号発生器45を組
み込んだ第４図の回路4/5の変形例と考えられる。それ
故、第４図、第７図及び第９図で対応する要素には同じ
符号を与えてある。
第４図と第９図が本質的に異なる点はゼロ交差発生器41
を制御するための２個の信号TS及びZIを導びき出す元の
信号にある。
を制御するための２個の信号TS及びZIを導びき出す元の
信号にある。
第４図及びその上述した変形例では２個の制御信号TS及
びZIを瞬時 におけるアナログTFM信号ｓ（ｔ）のサンプルｓ（ti）
から導き出している。そしてこれらの信号サンプルｓ
（ti）のデイジタル表示を得るために、第４図及び第７
図の制御信号発生器45は２個の記憶部21（１）及び21
（２）を有する第１の読出し専用メモリ21に接続された
デイジタル直角変調回路35を具え、メモリ21のアドレス
可能な記憶位置に２個の変調パラメータcos（φ（t
i）〕及びsin〔φ（ti）〕を表わすデイジタル数値を蓄
わえている。但し、φ（ｔ）は所望のTFM信号ｓ（ｔ）
の位相である。
びZIを瞬時 におけるアナログTFM信号ｓ（ｔ）のサンプルｓ（ti）
から導き出している。そしてこれらの信号サンプルｓ
（ti）のデイジタル表示を得るために、第４図及び第７
図の制御信号発生器45は２個の記憶部21（１）及び21
（２）を有する第１の読出し専用メモリ21に接続された
デイジタル直角変調回路35を具え、メモリ21のアドレス
可能な記憶位置に２個の変調パラメータcos（φ（t
i）〕及びsin〔φ（ti）〕を表わすデイジタル数値を蓄
わえている。但し、φ（ｔ）は所望のTFM信号ｓ（ｔ）
の位相である。
これと対照的に、第９図では２個の制御信号TS及びZIを
アナログTFM信号ｓ（ｔ）のサンプルｓ（ti）から導き
出すのではなく、次の関係即ち、 ｓ（ti）＝sin〔θ（ti）〕＝sinθｉ （32） でこのサンプルｓ（ti）と対応している角度θ（ti）＝
θｉから導き出している。この目的で、第９図では第１
の読出し専用メモリ21のアドレス可能な記憶位置に変調
パラメータθ（ti）＝θｉを表わすデイジタル数値を蓄
わえる。但し、角度θ（ｔ）は所望のTFM信号ｓ（ｔ）
の偏角である。第９図では読出し専用メモリ21の出力側
に符号及び大きさ表示で角度θｉが得られるものとして
いる。大きさ｜θi|と符号sgnθｉとを表わすビツトか
ら制御信号発生器45でゼロ交差発生器41に対する２個の
制御信号TS及びZIを導き出す。この制御信号発生器45は
第７図の制御信号発生器45と同じ方法でこれらのビツト
を処理する。斯くして第９図の回路4/5は第７図に示し
た制御信号発生器45を具える第４図の回路4/5よりも構
造が簡単となる。蓋し、第９図の制御信号発生器45は第
７図のように直角変調回路35及び変換回路49を用いない
からである。
アナログTFM信号ｓ（ｔ）のサンプルｓ（ti）から導き
出すのではなく、次の関係即ち、 ｓ（ti）＝sin〔θ（ti）〕＝sinθｉ （32） でこのサンプルｓ（ti）と対応している角度θ（ti）＝
θｉから導き出している。この目的で、第９図では第１
の読出し専用メモリ21のアドレス可能な記憶位置に変調
パラメータθ（ti）＝θｉを表わすデイジタル数値を蓄
わえる。但し、角度θ（ｔ）は所望のTFM信号ｓ（ｔ）
の偏角である。第９図では読出し専用メモリ21の出力側
に符号及び大きさ表示で角度θｉが得られるものとして
いる。大きさ｜θi|と符号sgnθｉとを表わすビツトか
ら制御信号発生器45でゼロ交差発生器41に対する２個の
制御信号TS及びZIを導き出す。この制御信号発生器45は
第７図の制御信号発生器45と同じ方法でこれらのビツト
を処理する。斯くして第９図の回路4/5は第７図に示し
た制御信号発生器45を具える第４図の回路4/5よりも構
造が簡単となる。蓋し、第９図の制御信号発生器45は第
７図のように直角変調回路35及び変換回路49を用いない
からである。
第９図においては構造の簡単さは第１の読出し専用メモ
リ21の記憶容量の相当の増大及びアドレッシング回路22
の対応する拡張という犠牲を払つてはじめて達成できる
ように思われる。蓋し、読出し専用メモリ21に蓄わえら
れている値はTFM信号ｓ（ｔ）の偏角θ（ｔ）を表わ
し、この偏角θ（ｔ）の表現は送信さるべき記号速度1/
Tのデータ信号ｂ（ｔ）に依存する位相θ（ｔ）だけで
なく、専ら（中間）搬送波信号の周波数fCにより決ま
り、従つてこのデータ信号ｂ（ｔ）に依存しない項ωCT
をも含むからである。
リ21の記憶容量の相当の増大及びアドレッシング回路22
の対応する拡張という犠牲を払つてはじめて達成できる
ように思われる。蓋し、読出し専用メモリ21に蓄わえら
れている値はTFM信号ｓ（ｔ）の偏角θ（ｔ）を表わ
し、この偏角θ（ｔ）の表現は送信さるべき記号速度1/
Tのデータ信号ｂ（ｔ）に依存する位相θ（ｔ）だけで
なく、専ら（中間）搬送波信号の周波数fCにより決ま
り、従つてこのデータ信号ｂ（ｔ）に依存しない項ωCT
をも含むからである。
しかし、驚くべきことに第９図において（中間）搬送波
信号を適当に選択すれば上述した問題を完全に除去でき
ることが判明した。これは特に第７図の説明で前述した
（中間）搬送波信号を選択する場合に云える。この選択
は、式（26）〜（28）に基づいて、偏角θ（ｔ）の値と
瞬時 における位相φ（ｔ）の値との間に関係 を作る。この選択に対して与えられた表IIから明らか
に、順次のサンプリング瞬時ti-1,ti,ti+1,ti+2,……に
おいてTFM信号ｓ（ｔ）＝sin〔θ（ｔ）〕のサンプルを
得るためには、cos〔φ（ｔ）〕及びsin〔φ（ｔ）〕の
蓄わえられている値は交互に用い、絶対に同時に用い
ず、また一つおきのサンプリング瞬時（表IIで、ti,ti
+2,ti+4,……）でcos〔φ（ｔ）〕及びsin〔φ（ｔ）〕
の蓄わえられている値は反転させられる。こうなるとこ
の簡単なデイジタル直角偏重プロセスを、偏角θ（ｔ）
の値を表IIの第３列に従つて配置し、蓄わえることによ
り第９図の第１の読出し専用メモリで実行することがで
きる。偏角θ（ｔ）のこれらの値は符号及び大きさ表示
で蓄わえられる。大きさ｜θ（ｔ）｜は０と の間で変わり、位相φ（ｔ）の位相カドラントについて
の両方の情報及び変調手順の符号反転は符号sgn〔θ
（ｔ）〕で表わされる。この結果、第９図の第１の読出
し専用メモリ21は一般的場合につき第４図の２個の記憶
部21（１）,21（２）の一方の記憶容量を有するだけで
足り、第４図のアドレッシング回路22を何の修正も加え
ずにそのまま第９図でも使用することができる。
信号を適当に選択すれば上述した問題を完全に除去でき
ることが判明した。これは特に第７図の説明で前述した
（中間）搬送波信号を選択する場合に云える。この選択
は、式（26）〜（28）に基づいて、偏角θ（ｔ）の値と
瞬時 における位相φ（ｔ）の値との間に関係 を作る。この選択に対して与えられた表IIから明らか
に、順次のサンプリング瞬時ti-1,ti,ti+1,ti+2,……に
おいてTFM信号ｓ（ｔ）＝sin〔θ（ｔ）〕のサンプルを
得るためには、cos〔φ（ｔ）〕及びsin〔φ（ｔ）〕の
蓄わえられている値は交互に用い、絶対に同時に用い
ず、また一つおきのサンプリング瞬時（表IIで、ti,ti
+2,ti+4,……）でcos〔φ（ｔ）〕及びsin〔φ（ｔ）〕
の蓄わえられている値は反転させられる。こうなるとこ
の簡単なデイジタル直角偏重プロセスを、偏角θ（ｔ）
の値を表IIの第３列に従つて配置し、蓄わえることによ
り第９図の第１の読出し専用メモリで実行することがで
きる。偏角θ（ｔ）のこれらの値は符号及び大きさ表示
で蓄わえられる。大きさ｜θ（ｔ）｜は０と の間で変わり、位相φ（ｔ）の位相カドラントについて
の両方の情報及び変調手順の符号反転は符号sgn〔θ
（ｔ）〕で表わされる。この結果、第９図の第１の読出
し専用メモリ21は一般的場合につき第４図の２個の記憶
部21（１）,21（２）の一方の記憶容量を有するだけで
足り、第４図のアドレッシング回路22を何の修正も加え
ずにそのまま第９図でも使用することができる。
上述した場合において、搬送波周波数fCについての選択 はｑ＝８でのサンプリング速度 の場合の搬送波周波数fCの一周期が正確に記号周期Ｔの
半分に等しく、この事実を用いて第１の読出し専用メモ
リ21に蓄わえられている符号sgn〔θ（ｔ）〕で変調手
順の符号反転を適合させることを含意する。一般的に云
うと、 と記号周期Ｔとの間に関係 があり、変調手順の符号反転をq/4が整数である補間因
子ｑにつき第１の読出し専用メモリ21で陰に行なうこと
かできることを含意する（スペクトルの重なり合いを防
ぐために とする。式（10）についての前記説明参照）。
半分に等しく、この事実を用いて第１の読出し専用メモ
リ21に蓄わえられている符号sgn〔θ（ｔ）〕で変調手
順の符号反転を適合させることを含意する。一般的に云
うと、 と記号周期Ｔとの間に関係 があり、変調手順の符号反転をq/4が整数である補間因
子ｑにつき第１の読出し専用メモリ21で陰に行なうこと
かできることを含意する（スペクトルの重なり合いを防
ぐために とする。式（10）についての前記説明参照）。
注意すべきことは第１の読出し専用メモリ21での記憶の
配置について第９図で用いられる手順は二進データ信号
についての前述したTFM変調方法に限られるものではな
く、種々のタイプのデータ信号及びn-PSK,n-PRCPM及びC
ORPSKのような広範囲の変調方法について一般的に用い
られることである。但し、式（21）及び（22）の条件を
満足する、即ち、−サンプリング期間τＳ内での偏角θ
（ｔ）の変化は高々πラジアンであるとする。
配置について第９図で用いられる手順は二進データ信号
についての前述したTFM変調方法に限られるものではな
く、種々のタイプのデータ信号及びn-PSK,n-PRCPM及びC
ORPSKのような広範囲の変調方法について一般的に用い
られることである。但し、式（21）及び（22）の条件を
満足する、即ち、−サンプリング期間τＳ内での偏角θ
（ｔ）の変化は高々πラジアンであるとする。
Ｃ（５）第10図の実施例の説明 第10図は第９図の回路4/5よりも構造が一層簡単な本発
明に係る回路4/5のブロツク図である。両方の図面で対
応する要素には同じ符号が与えられている。
明に係る回路4/5のブロツク図である。両方の図面で対
応する要素には同じ符号が与えられている。
これ迄述べてきた回路4/5では、ゼロ交差発生器41の制
御のための２個の信号TS及びZIをTFM信号ｓ（ｔ）のサ
ンプルｓ（ti）又はTFM信号ｓ（ｔ）の偏角θ（ｔ）の
対応するサンプルθ（ti）から導き出している。これら
の２個の制御信号を導き出すために、制御信号発生器を
第１の読出し専用メモリ21に接続するが、このメモリ21
には第４図及びその変形例の場合は変調パラメータcos
〔φ（ti）〕及びsin〔φ（ti）〕を表わす値を蓄わ
え、第９図の場合は変調パラメータθ（ti）を表わす値
を蓄わえる。
御のための２個の信号TS及びZIをTFM信号ｓ（ｔ）のサ
ンプルｓ（ti）又はTFM信号ｓ（ｔ）の偏角θ（ｔ）の
対応するサンプルθ（ti）から導き出している。これら
の２個の制御信号を導き出すために、制御信号発生器を
第１の読出し専用メモリ21に接続するが、このメモリ21
には第４図及びその変形例の場合は変調パラメータcos
〔φ（ti）〕及びsin〔φ（ti）〕を表わす値を蓄わ
え、第９図の場合は変調パラメータθ（ti）を表わす値
を蓄わえる。
第４図及び第９図と第10図との本質的相違点は、第10図
ではゼロ交差発生器41の２個の制御信号TS及びZIが第１
の読出し専用メモリ21に蓄わえられている変調パラメー
タから制御信号発生器45を介して得られるのではなく、
これらの制御信号自体が変調パラメータとして第１の読
出し専用メモリ21に蓄わえられていることである。こう
すると必要な要素の数が相当に少なくなり、特に必要な
記憶容量が全体として少なくなる。蓋し、第10図の回路
4/5は第９図のように第２の読出し専用メモリ47を具え
る制御信号発生器45を用いないからである。
ではゼロ交差発生器41の２個の制御信号TS及びZIが第１
の読出し専用メモリ21に蓄わえられている変調パラメー
タから制御信号発生器45を介して得られるのではなく、
これらの制御信号自体が変調パラメータとして第１の読
出し専用メモリ21に蓄わえられていることである。こう
すると必要な要素の数が相当に少なくなり、特に必要な
記憶容量が全体として少なくなる。蓋し、第10図の回路
4/5は第９図のように第２の読出し専用メモリ47を具え
る制御信号発生器45を用いないからである。
第10図で採られた手法は、第９図で行なわれる搬送波信
号の選択の場合−記号間隔（mT,mT＋Ｔ）内での瞬時ｔ
＝ti＋τ１でのゼロ交差発生器41の出力側でのゼロ交差
の発生は究局的にはこの時アドレッシング回路22のシフ
トレジスタ23内にあるデータ記号ｂ（ｍ＋２）,b（ｍ＋
１）,b（ｍ）,b（ｍ−１）,b（ｍ−２）により完全に決
まることを考慮したことに基づいている。
号の選択の場合−記号間隔（mT,mT＋Ｔ）内での瞬時ｔ
＝ti＋τ１でのゼロ交差発生器41の出力側でのゼロ交差
の発生は究局的にはこの時アドレッシング回路22のシフ
トレジスタ23内にあるデータ記号ｂ（ｍ＋２）,b（ｍ＋
１）,b（ｍ）,b（ｍ−１）,b（ｍ−２）により完全に決
まることを考慮したことに基づいている。
事実ゼロ交差の量子化された時間遅延τ１は関係 により式（25）で決まり、このゼロ交差は条件 sgnθｉ≠sgnθi-1 （36） が満足される時だけ生ずる。そして偏角θi-1,θｉ自体
は式（38）、即ち の関係で決まる。第２図で詳述したように−記号間隔
（mT,mT＋Ｔ）内で位相φｉのモジユロ２πの値は各位
相カドラント毎にこの時シフトレジスタ23内にあるデー
タ記号ｂ（ｍ＋２）,b（ｍ＋１）,b（ｍ）,b（ｍ−
１）,b（ｍ−２）と長さ5Tに限られた第１図の前変調フ
イルタ７の所望のインパルス応答ｇ（ｔ）の形とにより
十分に決まり、またこの位相カドラントのモジユロ４の
数ｙ（ｍ）は先行する数ｙ（ｍ−１）と表Ｉのデータ記
号ｂ（ｍ）,b（ｍ−１）とにより決まる。位相φｉのと
り得る値とこの結果としての偏角θi-1,θｉの値のこの
知識により式（35）に従つて時間遅延τ１を計算でき、
それを時間設定信号TSとして蓄わえ、また条件（36）を
満足させ、それをゼロ交差表示信号ZIとして蓄わえるこ
とができる。
は式（38）、即ち の関係で決まる。第２図で詳述したように−記号間隔
（mT,mT＋Ｔ）内で位相φｉのモジユロ２πの値は各位
相カドラント毎にこの時シフトレジスタ23内にあるデー
タ記号ｂ（ｍ＋２）,b（ｍ＋１）,b（ｍ）,b（ｍ−
１）,b（ｍ−２）と長さ5Tに限られた第１図の前変調フ
イルタ７の所望のインパルス応答ｇ（ｔ）の形とにより
十分に決まり、またこの位相カドラントのモジユロ４の
数ｙ（ｍ）は先行する数ｙ（ｍ−１）と表Ｉのデータ記
号ｂ（ｍ）,b（ｍ−１）とにより決まる。位相φｉのと
り得る値とこの結果としての偏角θi-1,θｉの値のこの
知識により式（35）に従つて時間遅延τ１を計算でき、
それを時間設定信号TSとして蓄わえ、また条件（36）を
満足させ、それをゼロ交差表示信号ZIとして蓄わえるこ
とができる。
第10図で再びサンプリング期間TSをＫ＝32個のサブ期間
τ０に分割し、従つて期間遅延τ１をｋ＝５ビツトの二
進数で表わすと、第１の読出し専用メモリ21の各記憶位
置に２個の信号TS及びZIを表わす（ｓ＋１）＝６ビツト
が蓄わえられる。前に繰り返し述べた値ｑ＝８（補間因
子）の場合は、第10図の第１の読出し専用メモリ21が10
ビツト幅のアドレスを有し、従つて第10図では全記憶容
量が第１の読出し専用メモリ21の６×210ビツトの記憶
容量に等しい記憶容量だけで足りる。以前の節Ｃ（３）
及びＣ（４）で述べたように第９図の第１の読出し専用
メモリ21はｑ＝８の時これまた10ビツト幅のアドレスを
有し、従つて、７ビツトの二進数により所望の｜θi|の
表現を得るのに各記憶位置に対し７＋１＝８ビツトだけ
が必要で、第９図の第１の読出し専用メモリ21の記憶容
量はこの時８×210ビツトですむ。しかし、第９図の回
路は時間遅延τ１を蓄わえるための第２の読出し専用メ
モリ47も必要とし、Ｃ（３）節の説明から明らかなよう
に値Ｋ＝32,q＝８の場合、たとえ式（25）によりτ１を
決める際に２％より小さい誤差が許容できるとしてもこ
の第２の読出し専用メモリ47は５×210ビツトの記憶容
量を必要とし、この場合ですら第９図の必要な全記憶容
量は13×210ビツトになる。この結果、第９図と比較す
ると、必要な全記憶容量は第10図に示した手法を用いる
ことにより２倍以上小さくなる。
τ０に分割し、従つて期間遅延τ１をｋ＝５ビツトの二
進数で表わすと、第１の読出し専用メモリ21の各記憶位
置に２個の信号TS及びZIを表わす（ｓ＋１）＝６ビツト
が蓄わえられる。前に繰り返し述べた値ｑ＝８（補間因
子）の場合は、第10図の第１の読出し専用メモリ21が10
ビツト幅のアドレスを有し、従つて第10図では全記憶容
量が第１の読出し専用メモリ21の６×210ビツトの記憶
容量に等しい記憶容量だけで足りる。以前の節Ｃ（３）
及びＣ（４）で述べたように第９図の第１の読出し専用
メモリ21はｑ＝８の時これまた10ビツト幅のアドレスを
有し、従つて、７ビツトの二進数により所望の｜θi|の
表現を得るのに各記憶位置に対し７＋１＝８ビツトだけ
が必要で、第９図の第１の読出し専用メモリ21の記憶容
量はこの時８×210ビツトですむ。しかし、第９図の回
路は時間遅延τ１を蓄わえるための第２の読出し専用メ
モリ47も必要とし、Ｃ（３）節の説明から明らかなよう
に値Ｋ＝32,q＝８の場合、たとえ式（25）によりτ１を
決める際に２％より小さい誤差が許容できるとしてもこ
の第２の読出し専用メモリ47は５×210ビツトの記憶容
量を必要とし、この場合ですら第９図の必要な全記憶容
量は13×210ビツトになる。この結果、第９図と比較す
ると、必要な全記憶容量は第10図に示した手法を用いる
ことにより２倍以上小さくなる。
Ｃ（６）第10図に示した実施例の実際のインプリメンテ
ーション 第10図に示したタイプの回路を実際に作るに当つて、信
号プロセツサ27のデイジタル部27（Ｄ）の出力側でのゼ
ロ交差の時間遅延τ１を決める時２％以下の最大誤差が
許容可能とすると、必要な全記憶容量は一層小さくな
る。
ーション 第10図に示したタイプの回路を実際に作るに当つて、信
号プロセツサ27のデイジタル部27（Ｄ）の出力側でのゼ
ロ交差の時間遅延τ１を決める時２％以下の最大誤差が
許容可能とすると、必要な全記憶容量は一層小さくな
る。
この目的で−記号間隔（mT,mT＋Ｔ）内のTFM信号ｓ
（ｔ）の位相φ（ｔ）の形が主として式（２）内にある
３個の順次のデータ記号ｂ（ｍ＋１）,b（ｍ）,b（ｍ−
１）のフイルタしたものにより決まるという事実を用い
る。この時シフトレジスタ23の長さが短かくなり、シフ
トレジスタ内には３個の記号ｂ（ｍ＋１）,b（ｍ）,b
（ｍ−１）だけが存在する。しかし、前述した回路と対
照的に第10図の実際的なインプリメンテーションでは第
１図の前変調フイルタ７のパルス応答ｇ（ｔ）を限る中
心区間pTがシフトレジスタ23の３個の要素で選ばれるの
ではなく、pT＝3Tよりずつと大きく、例えば、pT＝7Tで
ある。ｐ＝７の時−記号期間Ｔ内で位相φ（ｔ）がとり
得る形の数は2p＝27＝128に達する。しかし、これらの1
28個の位相φ（ｔ）の形は23＝８個の主トラジエクトリ
上に分散させられる。各トラジエクトリは関連する記号
区間内の位相変化φ（mT＋Ｔ）−φ（mT）の量について
の式（２）でのｂ（ｍ＋１）,b（ｍ）,b（ｍ−１）の８
通りの可能な組合せの一つに対応する。16個の可能なφ
（ｔ）の形が各主トラジエクトリに対し各瞬時ｔにおい
てこれらの16個の可能な位相Αφ（ｔ）の平均値を求め
ることにより得られる特性位相（ｔ）の両側に狭い帯
域を形成する。第11図においては、第１の位相カドラン
ト（0,π/2）での８個の可能な組合せｂ（ｍ＋１）,b
（ｍ）,b（ｍ−１）に対するこの特性位相（ｔ）の形
が実線により示され、各特性位相（ｔ）に関連する16
個の可能な位相φ（ｔ）の狭い帯域の境界が破線により
示されている。位相（ｔ）と組合せｂ（ｍ＋１）,b
（ｍ）,b（ｍ−１）＝−1,＋1,−１及びｂ（ｍ＋１）,b
（ｍ）,b（ｍ−１）＝＋1,−1,＋１に対する位相φ
（ｔ）の帯域の境界が実際上十分に一致し、 が成立する。従つて、第11図は７個の異なる位相
（ｔ）しか示さない。特性位相（ｔ）に対する位相φ
（ｔ）の帯域の標準偏差の最大値は より小さい。
（ｔ）の位相φ（ｔ）の形が主として式（２）内にある
３個の順次のデータ記号ｂ（ｍ＋１）,b（ｍ）,b（ｍ−
１）のフイルタしたものにより決まるという事実を用い
る。この時シフトレジスタ23の長さが短かくなり、シフ
トレジスタ内には３個の記号ｂ（ｍ＋１）,b（ｍ）,b
（ｍ−１）だけが存在する。しかし、前述した回路と対
照的に第10図の実際的なインプリメンテーションでは第
１図の前変調フイルタ７のパルス応答ｇ（ｔ）を限る中
心区間pTがシフトレジスタ23の３個の要素で選ばれるの
ではなく、pT＝3Tよりずつと大きく、例えば、pT＝7Tで
ある。ｐ＝７の時−記号期間Ｔ内で位相φ（ｔ）がとり
得る形の数は2p＝27＝128に達する。しかし、これらの1
28個の位相φ（ｔ）の形は23＝８個の主トラジエクトリ
上に分散させられる。各トラジエクトリは関連する記号
区間内の位相変化φ（mT＋Ｔ）−φ（mT）の量について
の式（２）でのｂ（ｍ＋１）,b（ｍ）,b（ｍ−１）の８
通りの可能な組合せの一つに対応する。16個の可能なφ
（ｔ）の形が各主トラジエクトリに対し各瞬時ｔにおい
てこれらの16個の可能な位相Αφ（ｔ）の平均値を求め
ることにより得られる特性位相（ｔ）の両側に狭い帯
域を形成する。第11図においては、第１の位相カドラン
ト（0,π/2）での８個の可能な組合せｂ（ｍ＋１）,b
（ｍ）,b（ｍ−１）に対するこの特性位相（ｔ）の形
が実線により示され、各特性位相（ｔ）に関連する16
個の可能な位相φ（ｔ）の狭い帯域の境界が破線により
示されている。位相（ｔ）と組合せｂ（ｍ＋１）,b
（ｍ）,b（ｍ−１）＝−1,＋1,−１及びｂ（ｍ＋１）,b
（ｍ）,b（ｍ−１）＝＋1,−1,＋１に対する位相φ
（ｔ）の帯域の境界が実際上十分に一致し、 が成立する。従つて、第11図は７個の異なる位相
（ｔ）しか示さない。特性位相（ｔ）に対する位相φ
（ｔ）の帯域の標準偏差の最大値は より小さい。
式（35）で時間遅延τ１を求め、条件（36）を満足する
ための先行する節Ｃ（５）で述べた計算をして、位相φ
ｉの代りにサンプリング瞬時 での特性位相（ｔ）の値ｉを用いる。式（35）で時
間遅延τ１を計算する際節Ｃ（５）ではそこに含まれる
式（37）の値θi-1及びθｉが既知の値φi-1及びφｉに
より十分に求まるものと仮定している。この仮定は同じ
記号間隔（mT,mT＋Ｔ）の内の値φi-1及びφｉについて
は絶対的に正しい。しかし、φi-1がこの記号間隔内に
位置し、φｉが次の記号間隔（mT＋T,mT＋2T）内に位置
する場合は部分的にしか正しくない。しかし、既に繰り
返し述べた値Ｋ＝32,q＝８の場合はこの事実は量子化さ
れた時間遅延τ１を求める際に何の付加的誤差を導入す
るものではないことが判明している。蓋し、所定の組合
せｂ（ｍ＋１）,b（ｍ）,b（ｍ−１）、従つて記号間隔
（mT,mT＋Ｔ）内に特性位相（ｔ）を有する所定の主
トラジエクトリに対し、次の記号間隔（mT＋T,mT＋2T）
では２個の異なる主トラジエクトリしか可能ではないか
らである。この最後の間隔内での主トラジエクトリは組
合せｂ（ｍ＋２）,b（ｍ＋１）,b（ｍ）で決まるが、こ
こで記号ｂ（ｍ＋１）,b（ｍ）は既に与えられており、
記号ｂ（ｍ＋２）は値＋１又は−１をとり得るからであ
る。式（２）から瞬時ｔ＝mT＋2Tにおけるこれらの２個
の主トラジエクトルの特性位相（ｔ）は何時も を有するが、サンプリング瞬時 においては２個の可能な値ｉがずつと小さな差を示
す。これはｑ＝８、従つて の場合は第11図から明らかである。時間遅延τ１をサン
プリング瞬時 での値i-1及びサンプリング瞬時 における値ｉに基づき式（35）で求めると、τ１の値
に対するｂ（ｍ＋２）の影響はＫ＝64の時一個のサブ期
間τ０よりも小さく、異なる値τ１内で２〜３個の場合
だけのように見える。例えば、組合せｂ（ｍ＋２）,b
（ｍ＋１）,b（ｍ）,b（ｍ−１）が＋1,＋1,＋1,＋１の
時は事実そうである。しかし、この組合せが±1,−1,＋
1,−１の場合はそうではない。Ｋ＝32の時ｂ（ｍ＋２）
の影響は時間遅延τ１の値の差内にこれらのベースを一
切生じない。従つて、最大誤差は２％より小さい。この
結果は特性位相（ｔ）を用いる時３個の要素のシフト
レジスタ23について成立するだけでなく、位相φ（ｔ）
自体を用いる時Ｄ（５）で述べた５個の要素のシフトレ
ジスタ23についても成立する。蓋し、後者の場合記号ｂ
（ｍ＋２）は既に与えられており、この結果次の記号間
隔（mT＋T,mT＋2T）内の特性位相φ（ｔ）を有する主ト
ラジエクトリも知られるからである。記号ｂ（ｍ＋３）
の値＋１又は−１はこの与えられた主トラジエクトリの
特性位相（ｔ）の両側の狭い帯域内で２個の可能な位
相φ（ｔ）を生じ、これらの２個の可能な値φｉ間の差
はサンプリング瞬時 においてこの瞬時での記号ｂ（ｍ＋２）の値＋１又は−
１についての２個の可能な値ｉ間の差と同じ低い値を
有する。これも第11図から明らかである。
ための先行する節Ｃ（５）で述べた計算をして、位相φ
ｉの代りにサンプリング瞬時 での特性位相（ｔ）の値ｉを用いる。式（35）で時
間遅延τ１を計算する際節Ｃ（５）ではそこに含まれる
式（37）の値θi-1及びθｉが既知の値φi-1及びφｉに
より十分に求まるものと仮定している。この仮定は同じ
記号間隔（mT,mT＋Ｔ）の内の値φi-1及びφｉについて
は絶対的に正しい。しかし、φi-1がこの記号間隔内に
位置し、φｉが次の記号間隔（mT＋T,mT＋2T）内に位置
する場合は部分的にしか正しくない。しかし、既に繰り
返し述べた値Ｋ＝32,q＝８の場合はこの事実は量子化さ
れた時間遅延τ１を求める際に何の付加的誤差を導入す
るものではないことが判明している。蓋し、所定の組合
せｂ（ｍ＋１）,b（ｍ）,b（ｍ−１）、従つて記号間隔
（mT,mT＋Ｔ）内に特性位相（ｔ）を有する所定の主
トラジエクトリに対し、次の記号間隔（mT＋T,mT＋2T）
では２個の異なる主トラジエクトリしか可能ではないか
らである。この最後の間隔内での主トラジエクトリは組
合せｂ（ｍ＋２）,b（ｍ＋１）,b（ｍ）で決まるが、こ
こで記号ｂ（ｍ＋１）,b（ｍ）は既に与えられており、
記号ｂ（ｍ＋２）は値＋１又は−１をとり得るからであ
る。式（２）から瞬時ｔ＝mT＋2Tにおけるこれらの２個
の主トラジエクトルの特性位相（ｔ）は何時も を有するが、サンプリング瞬時 においては２個の可能な値ｉがずつと小さな差を示
す。これはｑ＝８、従つて の場合は第11図から明らかである。時間遅延τ１をサン
プリング瞬時 での値i-1及びサンプリング瞬時 における値ｉに基づき式（35）で求めると、τ１の値
に対するｂ（ｍ＋２）の影響はＫ＝64の時一個のサブ期
間τ０よりも小さく、異なる値τ１内で２〜３個の場合
だけのように見える。例えば、組合せｂ（ｍ＋２）,b
（ｍ＋１）,b（ｍ）,b（ｍ−１）が＋1,＋1,＋1,＋１の
時は事実そうである。しかし、この組合せが±1,−1,＋
1,−１の場合はそうではない。Ｋ＝32の時ｂ（ｍ＋２）
の影響は時間遅延τ１の値の差内にこれらのベースを一
切生じない。従つて、最大誤差は２％より小さい。この
結果は特性位相（ｔ）を用いる時３個の要素のシフト
レジスタ23について成立するだけでなく、位相φ（ｔ）
自体を用いる時Ｄ（５）で述べた５個の要素のシフトレ
ジスタ23についても成立する。蓋し、後者の場合記号ｂ
（ｍ＋２）は既に与えられており、この結果次の記号間
隔（mT＋T,mT＋2T）内の特性位相φ（ｔ）を有する主ト
ラジエクトリも知られるからである。記号ｂ（ｍ＋３）
の値＋１又は−１はこの与えられた主トラジエクトリの
特性位相（ｔ）の両側の狭い帯域内で２個の可能な位
相φ（ｔ）を生じ、これらの２個の可能な値φｉ間の差
はサンプリング瞬時 においてこの瞬時での記号ｂ（ｍ＋２）の値＋１又は−
１についての２個の可能な値ｉ間の差と同じ低い値を
有する。これも第11図から明らかである。
第10図の回路4/5の実際上のサンプリメンテーシヨンに
当つて３個の要素しか持たないシフトレジスタ23を用い
る、従つて８個の特性位相（ｔ）を用いると、上述し
た値ｑ＝８及びＫ＝32を用いる時、ゼロ交差の量子化さ
れた時間遅延τ１での最大誤差は２％より小さくなる。
この場合第１の読出し専用メモリ21は８ビツトだけのア
ドレスを有し、必要な全記憶容量は６×28＝1536ビツト
にしかならない。これは先行する節Ｃ（５）で述べた場
合と比較して因子４だけ小さい。
当つて３個の要素しか持たないシフトレジスタ23を用い
る、従つて８個の特性位相（ｔ）を用いると、上述し
た値ｑ＝８及びＫ＝32を用いる時、ゼロ交差の量子化さ
れた時間遅延τ１での最大誤差は２％より小さくなる。
この場合第１の読出し専用メモリ21は８ビツトだけのア
ドレスを有し、必要な全記憶容量は６×28＝1536ビツト
にしかならない。これは先行する節Ｃ（５）で述べた場
合と比較して因子４だけ小さい。
時間遅延τ１を導入する回路42としてプリセツト可能な
カウンタを用いるため、この回路4/5の実際的なインプ
リメンテーシヨンはデータ記号速度1/Tと十分に同期し
て働らき、この結果広範囲な記号速度を回路の調整を必
要とすることなく処理できる。こうするとこの回路4/5
のデイジタル信号処理部がモノリシツク集積化するのに
特に魅力的なものとなる。
カウンタを用いるため、この回路4/5の実際的なインプ
リメンテーシヨンはデータ記号速度1/Tと十分に同期し
て働らき、この結果広範囲な記号速度を回路の調整を必
要とすることなく処理できる。こうするとこの回路4/5
のデイジタル信号処理部がモノリシツク集積化するのに
特に魅力的なものとなる。
許容可能な最高の記号速度1/Tはプリセツト可能なカウ
ンタ42に対する（第２の）クロツク信号の周波数Kq/Tに
より支配される。後者自体は時間遅延τ１の最小のサブ
期間 を決める。値Ｋ＝32及びｑ＝８の時、18.432MHzのクロ
ツク周波数でカウンタ42に対する記号速度 となる。これは例えばnMOS技術でモノリシツク集積化で
きる範囲内である（nMOS技術を用いることはそれが低消
費電力である点で魅力的である）。
ンタ42に対する（第２の）クロツク信号の周波数Kq/Tに
より支配される。後者自体は時間遅延τ１の最小のサブ
期間 を決める。値Ｋ＝32及びｑ＝８の時、18.432MHzのクロ
ツク周波数でカウンタ42に対する記号速度 となる。これは例えばnMOS技術でモノリシツク集積化で
きる範囲内である（nMOS技術を用いることはそれが低消
費電力である点で魅力的である）。
遅延回路42内のカウンタが高いクロツク周波数で動作す
るように強いられることを防ぐ方法は２個以上のカウン
タをマルチプレクスすることにより与えられる。２個の
カウンタをマルチプレクスする一例をゼロ交差発生器41
につき第12図にブロツク図で示す。第12図の遅延回路42
は２個のプリセツト可能な（ｋ−１）ビツトダウンカウ
ンタ42（１）及び42（２）を具えるが、これらのダウン
カウンタの計数入力端子は周波数Kq/2T、即ち、第10図
の第２のクロツク信号の元の値Kq/Tの半分の周波数を有
するクロツク信号を受け取る。ダウンカウンタ42（２）
に対するクロツク信号はダウンカウンタ42（１）に対す
るクロツク信号を時間 だけ遅延させたものである。２個のプリセツテイング回
路421（１）及び421（２）を速度q/Tの第１のクロツク
信号により制御し、２個のカウンタ42（１）及び42
（２）をｋビツト時間設定信号TSの（ｋ−１）個の上位
のビツトに対応する計数位置にセツトする。カウンタ42
（１）及び42（２）の夫々のセツトパルスSP（１）及び
SP（２）をスイツチ51に加えるが、このスイツチ51は時
間設定信号の最下位のビツトにより制御され、このビツ
トが論理値「１」の時セツトパルスSP（２）を通し、従
つて論理値「０」の時セツトパルスSP（１）を通す。ス
イツチ51は、例えば、２個のANDゲート52及び53、ORゲ
ート54並びにインバータ55により形成され、これらを第
12図に示すように既知の態様で接続する。
るように強いられることを防ぐ方法は２個以上のカウン
タをマルチプレクスすることにより与えられる。２個の
カウンタをマルチプレクスする一例をゼロ交差発生器41
につき第12図にブロツク図で示す。第12図の遅延回路42
は２個のプリセツト可能な（ｋ−１）ビツトダウンカウ
ンタ42（１）及び42（２）を具えるが、これらのダウン
カウンタの計数入力端子は周波数Kq/2T、即ち、第10図
の第２のクロツク信号の元の値Kq/Tの半分の周波数を有
するクロツク信号を受け取る。ダウンカウンタ42（２）
に対するクロツク信号はダウンカウンタ42（１）に対す
るクロツク信号を時間 だけ遅延させたものである。２個のプリセツテイング回
路421（１）及び421（２）を速度q/Tの第１のクロツク
信号により制御し、２個のカウンタ42（１）及び42
（２）をｋビツト時間設定信号TSの（ｋ−１）個の上位
のビツトに対応する計数位置にセツトする。カウンタ42
（１）及び42（２）の夫々のセツトパルスSP（１）及び
SP（２）をスイツチ51に加えるが、このスイツチ51は時
間設定信号の最下位のビツトにより制御され、このビツ
トが論理値「１」の時セツトパルスSP（２）を通し、従
つて論理値「０」の時セツトパルスSP（１）を通す。ス
イツチ51は、例えば、２個のANDゲート52及び53、ORゲ
ート54並びにインバータ55により形成され、これらを第
12図に示すように既知の態様で接続する。
τ０は時間遅延τ１の量子化単位であるから、時間設定
信号TSの最下位ビツトは、τ１がτ０の奇数倍の時論理
値「１」をとり、τ１がτ０の偶数倍の時論理値「０」
をとる。第１の場合はセツトパルスSP（２）がANDゲー
ト43迄送られ、第２の場合はセツトパルスSP（１）がAN
Dゲート43迄送られる。カウンタ42（２）用のクロツク
信号がカウンタ42（１）用のクロツク信号に対し遅延τ
０を有し、時間設定信号TSの最下位ビツトによりスイツ
チ51が上述したように制御されるため、ANDゲート43に
加えられるセツトパルスSPはいつも適当な瞬時に生ず
る。これを一例につき詳しく述べる。Ｋ＝32の場合、TS
はＫ＝５ビツトの二進数である。τ１＝６τ０及びτ１
＝７τ０の場合TSは夫々「00110」及び「00111」の形を
とる。いずれの場合もカウンタ42（１）及び42（２）が
TSの４個の高位のビツト「0011」に対応する計数位置３
にセツトされ、これらのカウンタ42（１）,42（２）が
３クロツクパルス（クロツク期間２τ０）後１個のセツ
トパルスを生ずる。SP（１）は瞬時ti＋６τ０に生じ、
SP（２）は瞬時ti＋７τ０に生ずる。τ１＝６τ０の場
合TSの最下位ビツトは「０」であり、従つて、スイツチ
51は瞬時tti＋６τ０でのSP（１）を転送する。τ１＝
７τ０の場合は、TSの最下位ビツトは「１」で、従つて
スイツチ451は瞬時ti＋７τ０でのSP（２）を転送す
る。
信号TSの最下位ビツトは、τ１がτ０の奇数倍の時論理
値「１」をとり、τ１がτ０の偶数倍の時論理値「０」
をとる。第１の場合はセツトパルスSP（２）がANDゲー
ト43迄送られ、第２の場合はセツトパルスSP（１）がAN
Dゲート43迄送られる。カウンタ42（２）用のクロツク
信号がカウンタ42（１）用のクロツク信号に対し遅延τ
０を有し、時間設定信号TSの最下位ビツトによりスイツ
チ51が上述したように制御されるため、ANDゲート43に
加えられるセツトパルスSPはいつも適当な瞬時に生ず
る。これを一例につき詳しく述べる。Ｋ＝32の場合、TS
はＫ＝５ビツトの二進数である。τ１＝６τ０及びτ１
＝７τ０の場合TSは夫々「00110」及び「00111」の形を
とる。いずれの場合もカウンタ42（１）及び42（２）が
TSの４個の高位のビツト「0011」に対応する計数位置３
にセツトされ、これらのカウンタ42（１）,42（２）が
３クロツクパルス（クロツク期間２τ０）後１個のセツ
トパルスを生ずる。SP（１）は瞬時ti＋６τ０に生じ、
SP（２）は瞬時ti＋７τ０に生ずる。τ１＝６τ０の場
合TSの最下位ビツトは「０」であり、従つて、スイツチ
51は瞬時tti＋６τ０でのSP（１）を転送する。τ１＝
７τ０の場合は、TSの最下位ビツトは「１」で、従つて
スイツチ451は瞬時ti＋７τ０でのSP（２）を転送す
る。
クロツク速度が前述した値18.432MHzの場合、nMOS技術
でモノリシツク集積化できるが、カウンタ42（１）と42
（２）とをマルチプレクスすることにより最高位の許容
可能な記号速度1Tを値72KHzから値144KHzに高めること
ができる。同じように、４個のプリセツト可能な（ｋ−
２）ビツトダウンカウンタ42（．）を設け、これらのカ
ウンタの計数入力端子に速度Kq/4Tで相互の遅延が であるクロツク信号を加え、時間設定信号TSの（ｋ−
２）個の高位のビツトによりセツトし、更に時間設定信
号TSの２個の下位のビツトにより制御することにより許
容可能な記号速度1/Tを再度２倍にすることができる。
でモノリシツク集積化できるが、カウンタ42（１）と42
（２）とをマルチプレクスすることにより最高位の許容
可能な記号速度1Tを値72KHzから値144KHzに高めること
ができる。同じように、４個のプリセツト可能な（ｋ−
２）ビツトダウンカウンタ42（．）を設け、これらのカ
ウンタの計数入力端子に速度Kq/4Tで相互の遅延が であるクロツク信号を加え、時間設定信号TSの（ｋ−
２）個の高位のビツトによりセツトし、更に時間設定信
号TSの２個の下位のビツトにより制御することにより許
容可能な記号速度1/Tを再度２倍にすることができる。
Ｃ（７）電力密度スペクトル 第13図はいくつかのタイプのTFM送信機の出力信号の正
規化された周波数｜（ｆ−fC）T|の関数としてのスペク
トル電力密度P/Tを示したものである。
規化された周波数｜（ｆ−fC）T|の関数としてのスペク
トル電力密度P/Tを示したものである。
第13図の曲線ａは前変調フイルタ７のインパルス応答ｇ
（ｔ）の持続時間が無限である理想的な場合の第１図の
回路４の出力側でのスペクトルP/Tを示す。回路４を第
２図で用いる場合はインパルス応答ｇ（ｔ）の持続時間
を或る程度短かくしなければならないが、それにはこの
インパルス応答ｇ（ｔ）の高位の値は長さ3Tの中央区間
にあり、長さ7Tの中央区間の外ではゼロ値から極く少し
しかずれていないという事実を利用する。インパルス応
答ｇ（ｔ）の持続時間のこのような短縮化の第２図の回
路４の出力側でのスペクトルP/Tに及ぼす影響を第13図
では7Tで限つた場合につき曲線ｂで、5Tで限つた場合に
つき曲線ｃで示す。曲線ａに対するこれらの曲線ｂ及び
ｃのずれは｜（ｆ−fC）T|が１を越える周波数に対し真
実重要である。しかし、｜（ｆ−fC）T|がほぼ値1.5の
周波数ｆに対しては、これらの曲線ｂ及びｃのスペクト
ルP/Tのレベルは搬送波周波数fCのレベルよりも夫々約8
0dB及び70dB低い。スペクトル主ローブの実際の周波数
帯の外側に残る電力が隣の伝送チヤネル内に生ずる乱れ
は曲線ｃの場合でも無線通信系での実際の用途の大部分
にとつて十分低い。（注意すべきことは第13図の曲線a,
b及びｃは既に米国特許第4229821号から既知なことであ
る。第10図参照）。
（ｔ）の持続時間が無限である理想的な場合の第１図の
回路４の出力側でのスペクトルP/Tを示す。回路４を第
２図で用いる場合はインパルス応答ｇ（ｔ）の持続時間
を或る程度短かくしなければならないが、それにはこの
インパルス応答ｇ（ｔ）の高位の値は長さ3Tの中央区間
にあり、長さ7Tの中央区間の外ではゼロ値から極く少し
しかずれていないという事実を利用する。インパルス応
答ｇ（ｔ）の持続時間のこのような短縮化の第２図の回
路４の出力側でのスペクトルP/Tに及ぼす影響を第13図
では7Tで限つた場合につき曲線ｂで、5Tで限つた場合に
つき曲線ｃで示す。曲線ａに対するこれらの曲線ｂ及び
ｃのずれは｜（ｆ−fC）T|が１を越える周波数に対し真
実重要である。しかし、｜（ｆ−fC）T|がほぼ値1.5の
周波数ｆに対しては、これらの曲線ｂ及びｃのスペクト
ルP/Tのレベルは搬送波周波数fCのレベルよりも夫々約8
0dB及び70dB低い。スペクトル主ローブの実際の周波数
帯の外側に残る電力が隣の伝送チヤネル内に生ずる乱れ
は曲線ｃの場合でも無線通信系での実際の用途の大部分
にとつて十分低い。（注意すべきことは第13図の曲線a,
b及びｃは既に米国特許第4229821号から既知なことであ
る。第10図参照）。
先行する節Ｃ（６）で既に述べた第10図の回路4/5の実
際のインプリメンテーシヨンは３個の要素しかないシフ
トレジスタ23を用い、第11図に示すように第１の位相が
カドラント につきこのシフトレジスタ23内でのデータ記号ｂ（ｍ＋
１）,b（ｍ）,b（ｍ−１）の８通りの可能な組合せに対
し７個の異なる形の特性位相（ｔ）を用いている。こ
れらの特性位相（ｔ）はインパルス応答ｇ（ｔ）の持
続時間を長さ7Tの中央区間に限り、128通りの可能な位
相φ（ｔ）の形を８個の主トラジエクトリ上に分散さ
せ、各主トラジエクトリ毎に位相φ（ｔ）の16個の可能
な形の平均値として特性位相（ｔ）を求めることによ
り得られる。第２図の回路４が３個の要素しか持たない
シフトレジスタと特性位相（ｔ）とを用いる、即ち、
cos〔φ（ｔ）〕及びsin〔φ（ｔ）〕を変調パラメータ
として第１の読出し専用メモリの記憶部21（１）及び21
（２）に蓄わえていると、第２図の回路４の出力側での
スペクトルP/Tは第13図の曲線ｄで示したようなものと
なる。この結果、この特性位相（ｔ）を用いると｜
（ｆ−fC）T|が0.6を越える値を有する周波数ｆで曲線
ａの理想的場合のスペクトルからずれ始めるが、約1.5
の値｜（ｆ−fC）T|でもなお搬送波周波数fCのレベルよ
りも約60dB低いレベルを有するスペクトルが得られる。
スペクトル主ローブの周波数帯の外側に残る電力は、第
13図から明らかなように、遮断周波数が｜（ｆ−fC）T|
が0.8と0.9の間の値を有する周波数ｆにある帯域フイル
タで抑圧することができる。而してこの帯域フイルタを
用いることにより生ずる角度変調信号の振幅のふらつき
を小さくするために、このフイルタは通過帯域内ででき
るだけ平坦な応答を有するようにしなければならない。
際のインプリメンテーシヨンは３個の要素しかないシフ
トレジスタ23を用い、第11図に示すように第１の位相が
カドラント につきこのシフトレジスタ23内でのデータ記号ｂ（ｍ＋
１）,b（ｍ）,b（ｍ−１）の８通りの可能な組合せに対
し７個の異なる形の特性位相（ｔ）を用いている。こ
れらの特性位相（ｔ）はインパルス応答ｇ（ｔ）の持
続時間を長さ7Tの中央区間に限り、128通りの可能な位
相φ（ｔ）の形を８個の主トラジエクトリ上に分散さ
せ、各主トラジエクトリ毎に位相φ（ｔ）の16個の可能
な形の平均値として特性位相（ｔ）を求めることによ
り得られる。第２図の回路４が３個の要素しか持たない
シフトレジスタと特性位相（ｔ）とを用いる、即ち、
cos〔φ（ｔ）〕及びsin〔φ（ｔ）〕を変調パラメータ
として第１の読出し専用メモリの記憶部21（１）及び21
（２）に蓄わえていると、第２図の回路４の出力側での
スペクトルP/Tは第13図の曲線ｄで示したようなものと
なる。この結果、この特性位相（ｔ）を用いると｜
（ｆ−fC）T|が0.6を越える値を有する周波数ｆで曲線
ａの理想的場合のスペクトルからずれ始めるが、約1.5
の値｜（ｆ−fC）T|でもなお搬送波周波数fCのレベルよ
りも約60dB低いレベルを有するスペクトルが得られる。
スペクトル主ローブの周波数帯の外側に残る電力は、第
13図から明らかなように、遮断周波数が｜（ｆ−fC）T|
が0.8と0.9の間の値を有する周波数ｆにある帯域フイル
タで抑圧することができる。而してこの帯域フイルタを
用いることにより生ずる角度変調信号の振幅のふらつき
を小さくするために、このフイルタは通過帯域内ででき
るだけ平坦な応答を有するようにしなければならない。
第10図の回路4/5を実用的にインプリメントするにあた
つてもこの特性位相（ｔ）を用いる。しかし、今度は
デイジタル信号処理部27（Ｄ）の出力側で２レベル信号
のゼロ交差の時間遅延τ１を求めるためである。デイジ
タル部27（Ｄ）の出力側でのこの２レベル信号のスペク
トルP/Tはゼロ交差の決定にあたつての正確さにより影
響される雑音指数を有する。その効果はDAC回路の正確
さが有限なことにより生ずる雑音指数と比較される。サ
ンプリング期間TSが分割されるサブ期間τ０の数Ｋを大
きくすればゼロ交差の正確さが高くなり、従つてスペク
トルP/Tの雑音指数は低くなる。サブ期間τ０は時間遅
延τ１の決定にあたつての量子化単位であり、τ１を量
子化する際の最大誤差は従つてサブ期間の半分 であるから、一般に信号の電力密度スペクトルP/Tの雑
音指数NFは関係 で与えられる。ここでC2は比例定数であり、信号のタイ
プに依存する。TFM信号の場合この定数C2は送信すべき
データ記号の値＋１と−１がTFMの信号統計に基づいて
等確率（ランダムデータ信号）で生起する時値0.5をと
る。従つて次式が成立する。
つてもこの特性位相（ｔ）を用いる。しかし、今度は
デイジタル信号処理部27（Ｄ）の出力側で２レベル信号
のゼロ交差の時間遅延τ１を求めるためである。デイジ
タル部27（Ｄ）の出力側でのこの２レベル信号のスペク
トルP/Tはゼロ交差の決定にあたつての正確さにより影
響される雑音指数を有する。その効果はDAC回路の正確
さが有限なことにより生ずる雑音指数と比較される。サ
ンプリング期間TSが分割されるサブ期間τ０の数Ｋを大
きくすればゼロ交差の正確さが高くなり、従つてスペク
トルP/Tの雑音指数は低くなる。サブ期間τ０は時間遅
延τ１の決定にあたつての量子化単位であり、τ１を量
子化する際の最大誤差は従つてサブ期間の半分 であるから、一般に信号の電力密度スペクトルP/Tの雑
音指数NFは関係 で与えられる。ここでC2は比例定数であり、信号のタイ
プに依存する。TFM信号の場合この定数C2は送信すべき
データ記号の値＋１と−１がTFMの信号統計に基づいて
等確率（ランダムデータ信号）で生起する時値0.5をと
る。従つて次式が成立する。
繰り返し述べた値Ｋ＝32を用いると、雑音指数NFTFMは
搬送周波数fCレベルよりも約42dB低くなる。この値は実
際に見出されており、第13図に破線で示す。
搬送周波数fCレベルよりも約42dB低くなる。この値は実
際に見出されており、第13図に破線で示す。
この雑音指数の−42dBという値は第10図のアナログ信号
処理部27（Ａ）での周波数変換にあたつて帯域幅を適当
に選択した帯域フイルタ18を用いれば更に下げることが
できる。（−3dB点での）帯域幅が記号速度1/Tの約２倍
である適当な水晶フイルタ18を用いると、第10図の回路
4/5の出力側でのTFM信号SO（ｔ）の雑音指数が搬送波周
波数fCのレベルよりも約65dB低いことが実際に見出され
た。この雑音指数の−65dBという値も第13図に破線で示
している。
処理部27（Ａ）での周波数変換にあたつて帯域幅を適当
に選択した帯域フイルタ18を用いれば更に下げることが
できる。（−3dB点での）帯域幅が記号速度1/Tの約２倍
である適当な水晶フイルタ18を用いると、第10図の回路
4/5の出力側でのTFM信号SO（ｔ）の雑音指数が搬送波周
波数fCのレベルよりも約65dB低いことが実際に見出され
た。この雑音指数の−65dBという値も第13図に破線で示
している。
Ｃ（８）非常に高い記号速度の場合の実際のインプリメ
ンテーシヨン 例えば、衛星通信で用いられるような30ないし40MHzの
オーダーといつた非常に高い記号速度1/Tの場合も、第1
0図に示したタイプの回路4/5は非常に魅力的である。こ
のような回路4/5を実際にインプリメントするにあたつ
てもシフトレジスタ23が３個しか要素を有しないとか、
時間遅延τ１が特性位相（ｔ）に基づいて決まると
か、フイルタ18の帯域幅を適当にして電力スペクトルP/
Tの雑音指数NFを下げるといつた先行する節Ｃ（６），
（７）で述べた手法を用いる。必要なクロツク信号とし
て高い周波数が与えられた時は、論理回路（ゲート，フ
リツプフロツプ，カウンタ）は非飽和のバイポーラ論
理、例えば、ECLフアミリ（エミツタ結合論理）で作る
と好適である。このインプリメンテーシヨンにあたつて
は第14図のブロツク図に示した手法を用いると有利であ
る。これは２点で第10図と異なる。
ンテーシヨン 例えば、衛星通信で用いられるような30ないし40MHzの
オーダーといつた非常に高い記号速度1/Tの場合も、第1
0図に示したタイプの回路4/5は非常に魅力的である。こ
のような回路4/5を実際にインプリメントするにあたつ
てもシフトレジスタ23が３個しか要素を有しないとか、
時間遅延τ１が特性位相（ｔ）に基づいて決まると
か、フイルタ18の帯域幅を適当にして電力スペクトルP/
Tの雑音指数NFを下げるといつた先行する節Ｃ（６），
（７）で述べた手法を用いる。必要なクロツク信号とし
て高い周波数が与えられた時は、論理回路（ゲート，フ
リツプフロツプ，カウンタ）は非飽和のバイポーラ論
理、例えば、ECLフアミリ（エミツタ結合論理）で作る
と好適である。このインプリメンテーシヨンにあたつて
は第14図のブロツク図に示した手法を用いると有利であ
る。これは２点で第10図と異なる。
先ず、第14図では既に詳述した計数技術が固定遅延線と
組合わさつている回路42により時間遅延が導入される。
範囲（0,7τ０）の値τ１を導入するために回路42は夫
々時間遅延τ0,2τ0,4τ０を生ずる３個の遅延線56,57,
58の直列回路を具える。これらの時間遅延は時間設定信
号TSの３個の下位のビツトの制御の下に関連するスイツ
チ561,571,581により挿入されたりされなかつたりす
る。このようなビツトの論理値「１」は関連するスイツ
チを開いて対応する遅延線を挿入する。８τ０の倍数に
等しい値τ１を導入するために、回路42はプリセツト可
能な（ｋ−３）ビツトダウンカウンタ59を具える。この
カウンタ59は遅延線56,57,58の直列回路を介してその計
数入力端子に第10図の第２のクロツク信号の元の値Kq/T
よりも８倍低い周波数Kq/8Tのクロツク信号を受取る。
このダウンカウンタ59はプリセツテイング回路591を有
するが、このプリセツテイング回路591は周波数q/Tの第
１のクロツク信号により制御され、ダウンカウンタ59を
時間設定信号TSの（ｋ−３）個の高位のビツトに対応す
る計数位置にプリセツトする。一例に基づき第14図の回
路42が何時も適当な瞬時ti＋τ１においてセツトパルス
SPをANDゲート43に運ぶことを示す。Ｋ＝32の場合時間
設定信号TSはｋ＝５ビツトを有する二進数であり、時間
遅延がτ１＝23τ0,τ１＝19τ０及びτ１＝４τ０の場
合夫々「10111」，「10011」及び「00100」の形をと
る。第１と第２の場合カウンタ59はTSのｋ−３＝２個の
高位のビツト「10」に対応する計数位置にセツトされ、
２クロツクパルス 後このカウンタはセツトパルスSPを生ずる。第１の場合
TSの３個の下位のビツト「111」は全てのスイツチ561,5
71,581を開き、カウンタ59は７τ０の遅延を伴なつてク
ロツク信号を受け取る。従つてSPは瞬時ti＋７τ０＋２
（８τ０）＝ti＋23τ０において生ずる。第２の場合は
TSの３個の下位のビツト「011」はスイツチ561,571だけ
を開き、カウンタ59は遅延３τ０を伴なつてクロツク信
号を受け取る。従つてSPは瞬時ti＋３τ０＋２（８
τ０）＝ti＋19τ０において生ずる。第３の場合はTSの
２個の高位のビツト「00」がカウンタ59を計数位置０に
プリセツトし、TS3個の下位のビツト「100」がスイツチ
581だけを開く。従つてカウンタ59は遅延４τ０を伴な
つてクロツク信号を受け取り、SPは瞬時ti＋４τ０にお
いて生ずる。
組合わさつている回路42により時間遅延が導入される。
範囲（0,7τ０）の値τ１を導入するために回路42は夫
々時間遅延τ0,2τ0,4τ０を生ずる３個の遅延線56,57,
58の直列回路を具える。これらの時間遅延は時間設定信
号TSの３個の下位のビツトの制御の下に関連するスイツ
チ561,571,581により挿入されたりされなかつたりす
る。このようなビツトの論理値「１」は関連するスイツ
チを開いて対応する遅延線を挿入する。８τ０の倍数に
等しい値τ１を導入するために、回路42はプリセツト可
能な（ｋ−３）ビツトダウンカウンタ59を具える。この
カウンタ59は遅延線56,57,58の直列回路を介してその計
数入力端子に第10図の第２のクロツク信号の元の値Kq/T
よりも８倍低い周波数Kq/8Tのクロツク信号を受取る。
このダウンカウンタ59はプリセツテイング回路591を有
するが、このプリセツテイング回路591は周波数q/Tの第
１のクロツク信号により制御され、ダウンカウンタ59を
時間設定信号TSの（ｋ−３）個の高位のビツトに対応す
る計数位置にプリセツトする。一例に基づき第14図の回
路42が何時も適当な瞬時ti＋τ１においてセツトパルス
SPをANDゲート43に運ぶことを示す。Ｋ＝32の場合時間
設定信号TSはｋ＝５ビツトを有する二進数であり、時間
遅延がτ１＝23τ0,τ１＝19τ０及びτ１＝４τ０の場
合夫々「10111」，「10011」及び「00100」の形をと
る。第１と第２の場合カウンタ59はTSのｋ−３＝２個の
高位のビツト「10」に対応する計数位置にセツトされ、
２クロツクパルス 後このカウンタはセツトパルスSPを生ずる。第１の場合
TSの３個の下位のビツト「111」は全てのスイツチ561,5
71,581を開き、カウンタ59は７τ０の遅延を伴なつてク
ロツク信号を受け取る。従つてSPは瞬時ti＋７τ０＋２
（８τ０）＝ti＋23τ０において生ずる。第２の場合は
TSの３個の下位のビツト「011」はスイツチ561,571だけ
を開き、カウンタ59は遅延３τ０を伴なつてクロツク信
号を受け取る。従つてSPは瞬時ti＋３τ０＋２（８
τ０）＝ti＋19τ０において生ずる。第３の場合はTSの
２個の高位のビツト「00」がカウンタ59を計数位置０に
プリセツトし、TS3個の下位のビツト「100」がスイツチ
581だけを開く。従つてカウンタ59は遅延４τ０を伴な
つてクロツク信号を受け取り、SPは瞬時ti＋４τ０にお
いて生ずる。
これらの手法のため、記号速度 並びに値Ｋ＝32及びｑ＝８にすると第10図のカウンタ42
に必要な10.24GHzの値ではなく、1.28GHzの値を有する
カウンタ59のクロツク速度が生ずる。この場合 は約0.1nsの値を有し、遅延線56,57,58は適当な長さの
簡単なストリツプ遅延線の形で作れる。
に必要な10.24GHzの値ではなく、1.28GHzの値を有する
カウンタ59のクロツク速度が生ずる。この場合 は約0.1nsの値を有し、遅延線56,57,58は適当な長さの
簡単なストリツプ遅延線の形で作れる。
本例では第１のクロツク速度q/Tの値は320MHzとなる
が、第10図ではこれは第１の読出し専用メモリ21のサイ
クル時間の値が3.125nsになることを含意する。第２
に、第10図は必要なアクセス時間を数nsのオーダーとい
う非常に短い時間にすることにより生ずる問題を防ぐ方
法を示す。この目的で、第14図の第１の読出し専用メモ
リ21は各々が同じ内容は有し、各々がそのアドレス入力
端子をアドレスデイストビユータ60の個別の出力端子に
接続しているｒ個の読出し専用メモリ21（１），……,2
1（ｒ）により構成されている。このアドレスデイスト
リビユータ60は周波数q/Tの第１のクロツク信号により
制御され、巡回的にアドレツシング回路22により発生さ
せられた８ビツトアドレスをこの周波数q/Tでそのｒ個
の出力端子に分配する。従つて、ｒ個の読出し専用メモ
リ21（１），……,21（ｒ）の各々はｒ倍低い周波数q/r
Tでアドレスされる。読出し専用メモリ21（１），……,
21（ｒ）から読出された制御信号TS及びZIの値は必要な
速度q/Tでマルチプレクサ61を介してゼロ交差発生器41
に与えられる。マルチプレクサ61も周波数q/Tの第１の
クロツク信号により制御され、ｒ個の入力端子が夫々の
読出し専用メモリ21（１），……,21（ｒ）の読出し出
力端子に接続されている。ｒの値は実際に得られる読出
し専用メモリのサイクル時間の3.125nsという必要なサ
イクル時間に対する比により決まる。
が、第10図ではこれは第１の読出し専用メモリ21のサイ
クル時間の値が3.125nsになることを含意する。第２
に、第10図は必要なアクセス時間を数nsのオーダーとい
う非常に短い時間にすることにより生ずる問題を防ぐ方
法を示す。この目的で、第14図の第１の読出し専用メモ
リ21は各々が同じ内容は有し、各々がそのアドレス入力
端子をアドレスデイストビユータ60の個別の出力端子に
接続しているｒ個の読出し専用メモリ21（１），……,2
1（ｒ）により構成されている。このアドレスデイスト
リビユータ60は周波数q/Tの第１のクロツク信号により
制御され、巡回的にアドレツシング回路22により発生さ
せられた８ビツトアドレスをこの周波数q/Tでそのｒ個
の出力端子に分配する。従つて、ｒ個の読出し専用メモ
リ21（１），……,21（ｒ）の各々はｒ倍低い周波数q/r
Tでアドレスされる。読出し専用メモリ21（１），……,
21（ｒ）から読出された制御信号TS及びZIの値は必要な
速度q/Tでマルチプレクサ61を介してゼロ交差発生器41
に与えられる。マルチプレクサ61も周波数q/Tの第１の
クロツク信号により制御され、ｒ個の入力端子が夫々の
読出し専用メモリ21（１），……,21（ｒ）の読出し出
力端子に接続されている。ｒの値は実際に得られる読出
し専用メモリのサイクル時間の3.125nsという必要なサ
イクル時間に対する比により決まる。
Ｃ（９）振幅が一定でない信号のための回路の使用 これ迄に述べた本発明の諸実施例はいずれも所定の記号
速度のデータ信号に応答して一定振幅のアナログの角度
変調信号を発生することに関するものである。しかし、
本発明はデータ信号に応答してアナログの振幅変調信号
又は振幅及び位相変調信号を発生する回路で用いるのに
も適している。但し、このような変調信号が同じ搬送波
周波数を有し、同じ一定の振幅を有する２個の位相変調
信号を加え合わせることにより得られる場合である。こ
のような送信機の基本回路図は英国特許願第2095492A号
（1982年９月29日公告）から既知であるが、以下に第15
図につき説明する。
速度のデータ信号に応答して一定振幅のアナログの角度
変調信号を発生することに関するものである。しかし、
本発明はデータ信号に応答してアナログの振幅変調信号
又は振幅及び位相変調信号を発生する回路で用いるのに
も適している。但し、このような変調信号が同じ搬送波
周波数を有し、同じ一定の振幅を有する２個の位相変調
信号を加え合わせることにより得られる場合である。こ
のような送信機の基本回路図は英国特許願第2095492A号
（1982年９月29日公告）から既知であるが、以下に第15
図につき説明する。
ｓ（ｔ）＝Ａ（ｔ）cos〔ωCT＋φ（ｔ）〕 （40） の形の振幅及び位相変調信号を発生するために、第15図
の送信機は情報を担う振幅Ａ（ｔ）及び情報を担う位相
φ（ｔ）を表わす信号を夫々生ずる２個の信号源62及び
63を具える。但し、Ａ（ｔ）は|A（ｔ）｜≦１であるよ
うに正規化しておく。加えて、この送信機は変調段64を
具え、この変調段64が２個の位相変調器65及び66を有
し、そこで発振器67から来る搬送波sin（ωCt）が２個
の異なる信号α（ｔ）及びβ（ｔ）により位相変調され
る。これらの位相変調器65及び66の出力信号Zi（ｔ）及
びZ2（ｔ）は夫々次式で与えられる。
の送信機は情報を担う振幅Ａ（ｔ）及び情報を担う位相
φ（ｔ）を表わす信号を夫々生ずる２個の信号源62及び
63を具える。但し、Ａ（ｔ）は|A（ｔ）｜≦１であるよ
うに正規化しておく。加えて、この送信機は変調段64を
具え、この変調段64が２個の位相変調器65及び66を有
し、そこで発振器67から来る搬送波sin（ωCt）が２個
の異なる信号α（ｔ）及びβ（ｔ）により位相変調され
る。これらの位相変調器65及び66の出力信号Zi（ｔ）及
びZ2（ｔ）は夫々次式で与えられる。
Z1（ｔ）＝sin〔ωCt＋α（ｔ）〕 Z2（ｔ）＝sin〔ωCt＋β（ｔ）〕 （41） 変調信号α（ｔ）及びβ（ｔ）は信号変換段68により信
号源62及び63の出力信号Ａ（ｔ）及びφ（ｔ）から導び
かれる。信号変換段68では信号Ａ（ｔ）がarcsin発生器
69に加えられ、信号arcsinA（ｔ）が形成され、これが
加算器70及び減算器71により夫々信号φ（ｔ）に加えら
れたり差し引かれたりする。こうすると加算器70の出力
側に信号α（ｔ）が得られ、減算器71の出力側に信号β
（ｔ）が得ら α（ｔ）＝φ（ｔ）＋arcsinA（ｔ） β（ｔ）＝φ（ｔ）−arcsinA（ｔ） （42） 式（42）に基づき、位相変調信号Z1（ｔ）及びZ2（ｔ）
は次のように書ける。
号源62及び63の出力信号Ａ（ｔ）及びφ（ｔ）から導び
かれる。信号変換段68では信号Ａ（ｔ）がarcsin発生器
69に加えられ、信号arcsinA（ｔ）が形成され、これが
加算器70及び減算器71により夫々信号φ（ｔ）に加えら
れたり差し引かれたりする。こうすると加算器70の出力
側に信号α（ｔ）が得られ、減算器71の出力側に信号β
（ｔ）が得ら α（ｔ）＝φ（ｔ）＋arcsinA（ｔ） β（ｔ）＝φ（ｔ）−arcsinA（ｔ） （42） 式（42）に基づき、位相変調信号Z1（ｔ）及びZ2（ｔ）
は次のように書ける。
Z1（ｔ）＝sin〔ωCt＋φ（ｔ）＋arcsinA（ｔ）〕 Z2（ｔ）＝sin〔ωCt＋φ（ｔ）−arcsinA（ｔ）〕 （4
3） これらの信号Z1（ｔ）及びZ2（ｔ）はZ1（ｔ）からZ
2（ｔ）を差し引くことにより出力段72で一つにされ
る。式（43）に簡単な三角法の変換を施すと差信号は Z1（ｔ）−Z2（ｔ）＝2sin〔arcsinA（ｔ）〕・cos〔ω
Ct＋φ（ｔ）〕 （44） として書ける。従つて次式が成立する。
3） これらの信号Z1（ｔ）及びZ2（ｔ）はZ1（ｔ）からZ
2（ｔ）を差し引くことにより出力段72で一つにされ
る。式（43）に簡単な三角法の変換を施すと差信号は Z1（ｔ）−Z2（ｔ）＝2sin〔arcsinA（ｔ）〕・cos〔ω
Ct＋φ（ｔ）〕 （44） として書ける。従つて次式が成立する。
Z1（ｔ）−Z2（ｔ）＝2A（ｔ）・cos〔ωCt＋φ
（ｔ）〕 （45） 斯くして一定の因子２を別として出力段72の出力側に式
（40）で与えられる所望の振幅及び位相変調信号Ｓ
（ｔ）が得られる。
（ｔ）〕 （45） 斯くして一定の因子２を別として出力段72の出力側に式
（40）で与えられる所望の振幅及び位相変調信号Ｓ
（ｔ）が得られる。
電力効率を高くするために、出力段72は第15図に示した
ような構造とする。信号Z1（ｔ）及びZ2（ｔ）はＤ級増
幅器73及び74に加える。従つてそれらの出力側に現われ
る２レベル信号sgn〔Z1（ｔ）〕及びsgn〔Z2（ｔ）〕で
表わせる。そしてこれらのゼロ交差が式（43）で与えら
れる位相変調信号Z1（ｔ）及びZ2（ｔ）のゼロ交差に対
応する。これらの２レベル信号は減算器75で一つにさ
れ、３レベル信号 sgn〔Z1（ｔ）〕−sgn〔Z2（ｔ）〕 （46） を生ずる。これを中心周波数が搬送波周波数fCに等しい
帯域フイルタ76に加える。節Ｃ（１）で式（10）を導き
出す際述べた条件で式（46）の３レベル信号は項 C1〔Z1(t)−Z2(t)〕＝2C1A(t)・cos〔ωCt＋φ(t)〕（4
7） を含むことを示せる。帯域フイルタ76でこれを選択でき
るが、これは因子2C1を別にして、式（40）で与えられ
る所望の信号Ｓ（ｔ）に対応する。但し、 は式（10）と同じ定数であり、従つて一定因子2C1は重
要ではない。
ような構造とする。信号Z1（ｔ）及びZ2（ｔ）はＤ級増
幅器73及び74に加える。従つてそれらの出力側に現われ
る２レベル信号sgn〔Z1（ｔ）〕及びsgn〔Z2（ｔ）〕で
表わせる。そしてこれらのゼロ交差が式（43）で与えら
れる位相変調信号Z1（ｔ）及びZ2（ｔ）のゼロ交差に対
応する。これらの２レベル信号は減算器75で一つにさ
れ、３レベル信号 sgn〔Z1（ｔ）〕−sgn〔Z2（ｔ）〕 （46） を生ずる。これを中心周波数が搬送波周波数fCに等しい
帯域フイルタ76に加える。節Ｃ（１）で式（10）を導き
出す際述べた条件で式（46）の３レベル信号は項 C1〔Z1(t)−Z2(t)〕＝2C1A(t)・cos〔ωCt＋φ(t)〕（4
7） を含むことを示せる。帯域フイルタ76でこれを選択でき
るが、これは因子2C1を別にして、式（40）で与えられ
る所望の信号Ｓ（ｔ）に対応する。但し、 は式（10）と同じ定数であり、従つて一定因子2C1は重
要ではない。
節Ｃ（１）〜Ｃ（６）を考えると明らかに第15図の送信
機は非常に厳しい要求をアナログ回路機能の制御に課
し、それ故このような送信機をデータ信号を送信するの
に使用する場合各位相変調信号Z1（ｔ）Z2（ｔ）を発生
させるのに本発明に係る回路を用いると有利である。
機は非常に厳しい要求をアナログ回路機能の制御に課
し、それ故このような送信機をデータ信号を送信するの
に使用する場合各位相変調信号Z1（ｔ）Z2（ｔ）を発生
させるのに本発明に係る回路を用いると有利である。
送信すべきデータ信号と、所望の変調信号Ｓ（ｔ）の振
幅Ａ（ｔ）及び位相φ（ｔ）の形との間の関係は変調方
法により決まる。この変調方法は普通２次元の信号配置
により決まり、この配置ではいくつかの離散した点が記
号瞬時ｔ＝mTにおける振幅−位相対Ａ（ｔ），φ（ｔ）
の値を表わす。なおその変調方法で用いられるフイルタ
は第１のナイキスト判定法を満足するものと仮定する。
第16図では、ビツト速度4/Tで二進データ信号を送信す
る場合の２個の既知の16点配置が示されている。記号は
４個の順次のビツト（カツトビツト）の群により形成さ
れ、これらのビツトが記号速度1/Tで送信される。第16
図のａは毎秒9600ビツトの速度でデータを送信する場合
のCCITT勧告V.29による既知のAM−PM配置を示し、ｂ
は、代りに、「ベル システム テクニカル ジヤーナ
ル」（The Bell System Technical Journal）第52巻第
６号、1979年７−８月、第927〜965頁に載つているトシ
ニ（Toschini）、ギトリン（Gitlin）及びワインスタイ
ン（Weinstein）の論文に述べられている既知のQAM（直
角振幅変調）配置を示したものである。図ａ及びｂのＡ
（ｔ）の数値は相対振幅である。蓋し、Ａ（ｔ）は|A
（ｔ）｜≦１となるように正規化されているからであ
る。−記号間隔（mT,mT＋Ｔ）内の瞬時ｔの振幅−位相
対Ａ（ｔ），φ（ｔ）の形は第１のナイキスト判定法を
満足するフイルタ特性の選択に依存する。なおRacos（R
aised-cosine）特性のクラスが大規模に使用される。例
えば、ラツキー（Lucky）、ザルツ（Saltz）及びウエル
ドン ジユニア（Weldon Jr）の本「プリンシプルス
オブ データ コミユニケーシヨン」（Principles of
Data Communication）、ニユーヨーク、マグローヒル
社、1968年の第50〜51頁を参照されたい。この場合もフ
イルタリング動作のためにデイジタル信号処理技術を用
いる時は、所望のインパルス応答の高位の値だけが長さ
pT（但しｐ＝３又はｐ＝５）の中心区間で使用される。
幅Ａ（ｔ）及び位相φ（ｔ）の形との間の関係は変調方
法により決まる。この変調方法は普通２次元の信号配置
により決まり、この配置ではいくつかの離散した点が記
号瞬時ｔ＝mTにおける振幅−位相対Ａ（ｔ），φ（ｔ）
の値を表わす。なおその変調方法で用いられるフイルタ
は第１のナイキスト判定法を満足するものと仮定する。
第16図では、ビツト速度4/Tで二進データ信号を送信す
る場合の２個の既知の16点配置が示されている。記号は
４個の順次のビツト（カツトビツト）の群により形成さ
れ、これらのビツトが記号速度1/Tで送信される。第16
図のａは毎秒9600ビツトの速度でデータを送信する場合
のCCITT勧告V.29による既知のAM−PM配置を示し、ｂ
は、代りに、「ベル システム テクニカル ジヤーナ
ル」（The Bell System Technical Journal）第52巻第
６号、1979年７−８月、第927〜965頁に載つているトシ
ニ（Toschini）、ギトリン（Gitlin）及びワインスタイ
ン（Weinstein）の論文に述べられている既知のQAM（直
角振幅変調）配置を示したものである。図ａ及びｂのＡ
（ｔ）の数値は相対振幅である。蓋し、Ａ（ｔ）は|A
（ｔ）｜≦１となるように正規化されているからであ
る。−記号間隔（mT,mT＋Ｔ）内の瞬時ｔの振幅−位相
対Ａ（ｔ），φ（ｔ）の形は第１のナイキスト判定法を
満足するフイルタ特性の選択に依存する。なおRacos（R
aised-cosine）特性のクラスが大規模に使用される。例
えば、ラツキー（Lucky）、ザルツ（Saltz）及びウエル
ドン ジユニア（Weldon Jr）の本「プリンシプルス
オブ データ コミユニケーシヨン」（Principles of
Data Communication）、ニユーヨーク、マグローヒル
社、1968年の第50〜51頁を参照されたい。この場合もフ
イルタリング動作のためにデイジタル信号処理技術を用
いる時は、所望のインパルス応答の高位の値だけが長さ
pT（但しｐ＝３又はｐ＝５）の中心区間で使用される。
第17図のブロツク図は第16図のａに示すAM−PM構成を有
し、第15図の原理を用いる変調信号Ｓ（ｔ）を発生する
データ送信で本発明がどのように使用できるかを示す。
前述した第４図及び第５図の要素に対応する第17図の要
素には同じ符号を与えてある。
し、第15図の原理を用いる変調信号Ｓ（ｔ）を発生する
データ送信で本発明がどのように使用できるかを示す。
前述した第４図及び第５図の要素に対応する第17図の要
素には同じ符号を与えてある。
第17図の送信機では、クロツク信号源２がデータ信号源
１の同期をとり、二進データ信号がビツト速度4/Tでエ
ンコーデイング回路77に加えられる。エンコーデイング
回路77は４ビツトシフトレジスタ78を具え、このシフト
レジスタが直列形態でこのビツト流を受け取り、これを
カツドビツトａ（ｍ）に分け、このカツトビツトが４個
のシフトレジスタ要素の出力側に記号速度1/Tで並列形
態で得られる。しかし、これらのカツトビツトはなお第
16図のａの信号点Ａ（mT），φ（mT）を表わさない。蓋
し、勧告V.29の符号化規則は、各カツトビツトａ（ｍ）
の第2,第３及び第４ビツトが先行する記号瞬時ｔ＝mT−
Ｔにおける絶対位相変化を決めることを含んでいるから
である。第16図のａで第2,第３及び第４ビツトが絶対位
相φ（mT）を表わし、第１ビツトがこの絶対位相φ（m
T）に関連する相対振幅Ａ（mT）を表わすカツトビツト
ｂ（ｍ）を得るために、エンコーデイング回路77はまた
変換器79を具えるが、この変換器79はカツドビツトａ
（ｍ）に応答して順次の位相変化を累積し、カツトビツ
トａ（ｍ）の第2,第３及び第４ビツトで絶対位相φ（m
T）として結果モジユロ２πを表わす。
１の同期をとり、二進データ信号がビツト速度4/Tでエ
ンコーデイング回路77に加えられる。エンコーデイング
回路77は４ビツトシフトレジスタ78を具え、このシフト
レジスタが直列形態でこのビツト流を受け取り、これを
カツドビツトａ（ｍ）に分け、このカツトビツトが４個
のシフトレジスタ要素の出力側に記号速度1/Tで並列形
態で得られる。しかし、これらのカツトビツトはなお第
16図のａの信号点Ａ（mT），φ（mT）を表わさない。蓋
し、勧告V.29の符号化規則は、各カツトビツトａ（ｍ）
の第2,第３及び第４ビツトが先行する記号瞬時ｔ＝mT−
Ｔにおける絶対位相変化を決めることを含んでいるから
である。第16図のａで第2,第３及び第４ビツトが絶対位
相φ（mT）を表わし、第１ビツトがこの絶対位相φ（m
T）に関連する相対振幅Ａ（mT）を表わすカツトビツト
ｂ（ｍ）を得るために、エンコーデイング回路77はまた
変換器79を具えるが、この変換器79はカツドビツトａ
（ｍ）に応答して順次の位相変化を累積し、カツトビツ
トａ（ｍ）の第2,第３及び第４ビツトで絶対位相φ（m
T）として結果モジユロ２πを表わす。
この時第１の読出し専用メモリ21のアドレスはアドレツ
シング回路22によりこれらのカツドビツトｂ（ｍ）から
導びかれるが、このアドレツシング回路22の構造は既に
詳しく述べてある。第17図で所望のインパルス応答を限
る中心区間に対し長さpT＝3Tを選ぶ。従つて、シフトレ
ジスタ23は３要素の長さと４ビツトの幅を有する。しか
し、前述したTFM送信機で用いられるカドラントカウン
タ24は第17図では存在していない。蓋し、瞬時ｔ＝mTと
ｔ＝mT＋Ｔの間の位相φ（ｔ）は第16図のａから明らか
なようにずつと同じ位相カドラント内にとどまるとは限
らないからである。第16図のａには時間間隔3T内の振幅
−位相対Ａ（ｔ），φ（ｔ）の可能な軌跡の一つが破線
で表わされている。シフトレジスタ23（12ビツト）の内
容とモジユロｑカウンタ26（補間因子ｑ＝８の時３ビツ
ト）の計数位置とは第１の読出し専用メモリ21のアドレ
スを計数し、このメモリ21がサンプリング速度 で読出される。第１の読出し専用メモリ21に接続されて
２個の信号プロセツサ27（D1）及び27（D2）があり、読
出された値を処理して２レベル信号sgn〔Z1（ｔ）〕及
びsgn〔Z2（ｔ）〕を形成し、これらの２レベル信号が
出力段27（Ａ）で第15図の出力段72におけるように処理
される。
シング回路22によりこれらのカツドビツトｂ（ｍ）から
導びかれるが、このアドレツシング回路22の構造は既に
詳しく述べてある。第17図で所望のインパルス応答を限
る中心区間に対し長さpT＝3Tを選ぶ。従つて、シフトレ
ジスタ23は３要素の長さと４ビツトの幅を有する。しか
し、前述したTFM送信機で用いられるカドラントカウン
タ24は第17図では存在していない。蓋し、瞬時ｔ＝mTと
ｔ＝mT＋Ｔの間の位相φ（ｔ）は第16図のａから明らか
なようにずつと同じ位相カドラント内にとどまるとは限
らないからである。第16図のａには時間間隔3T内の振幅
−位相対Ａ（ｔ），φ（ｔ）の可能な軌跡の一つが破線
で表わされている。シフトレジスタ23（12ビツト）の内
容とモジユロｑカウンタ26（補間因子ｑ＝８の時３ビツ
ト）の計数位置とは第１の読出し専用メモリ21のアドレ
スを計数し、このメモリ21がサンプリング速度 で読出される。第１の読出し専用メモリ21に接続されて
２個の信号プロセツサ27（D1）及び27（D2）があり、読
出された値を処理して２レベル信号sgn〔Z1（ｔ）〕及
びsgn〔Z2（ｔ）〕を形成し、これらの２レベル信号が
出力段27（Ａ）で第15図の出力段72におけるように処理
される。
第１の読出し専用メモリ21に蓄わえられている値は第17
図で使用される信号プロセツサ27（D1）,27（D2）のタ
イプに依存して種々のタイプの変調パラメータを表わせ
る。第17図のこれらの信号プロセツサが第４図の信号プ
ロセツサ27（Ｄ）と類似した構造である時は、ゼロ交差
発生器41のための２個の制御信号TS及びZIが式（43）で
与えられる位相変調信号Z1（ｔ）及びZ2（ｔ）のサンプ
ルZ1（ti）及びZ2（ti）から導びかれる。これらの制御
信号は制御信号発生器45内で第１の読出し専用メモリ21
に接続されたデイジタル直角変調回路35により得られ
る。この場合プロセツサ27（D1）のための変調パラメー
タcos〔α（ti）〕及びsin〔α（ti）〕並びにプロセツ
サ27（D2）のための変調パラメータcos〔β（ti）〕及
びsin〔β（ti）〕を表わすデイジタル数値が第17図の
第１の読出し専用メモリ21に蓄わえられる。但し、α
（ｔ）及びβ（ｔ）は式（42）で振幅−位相対Ａ
（ｔ），φ（ｔ）の値から計算された信号Z1（ｔ）及び
Z2（ｔ）の位相である。
図で使用される信号プロセツサ27（D1）,27（D2）のタ
イプに依存して種々のタイプの変調パラメータを表わせ
る。第17図のこれらの信号プロセツサが第４図の信号プ
ロセツサ27（Ｄ）と類似した構造である時は、ゼロ交差
発生器41のための２個の制御信号TS及びZIが式（43）で
与えられる位相変調信号Z1（ｔ）及びZ2（ｔ）のサンプ
ルZ1（ti）及びZ2（ti）から導びかれる。これらの制御
信号は制御信号発生器45内で第１の読出し専用メモリ21
に接続されたデイジタル直角変調回路35により得られ
る。この場合プロセツサ27（D1）のための変調パラメー
タcos〔α（ti）〕及びsin〔α（ti）〕並びにプロセツ
サ27（D2）のための変調パラメータcos〔β（ti）〕及
びsin〔β（ti）〕を表わすデイジタル数値が第17図の
第１の読出し専用メモリ21に蓄わえられる。但し、α
（ｔ）及びβ（ｔ）は式（42）で振幅−位相対Ａ
（ｔ），φ（ｔ）の値から計算された信号Z1（ｔ）及び
Z2（ｔ）の位相である。
しかし、代りに第17図の信号プロセツサは第９図の信号
プロセツサ27（Ｄ）又は第10図の信号プロセツサ27
（Ｄ）と類似の構造とすることができる。第１の場合
は、第17図の読出し専用メモリ21に蓄わえられている値
はプロセツサ27（D1）のための変調パラメータθ１（t
i）及びプロセツサ27（D2）のための変調パラメータθ
２（ti）の値を表わす。但し、パラメータθ１（ti）及
びθ２（ti）は関係 Z1（ｔ）＝sin〔θ１（ｔ）〕 Z2（ｔ）＝sin〔θ２（ｔ）〕 （48） で対応する信号Z1（ｔ）及びZ2（ｔ）の偏角であり、従
つて式（43）に基づいて計算できる。第２の場合は、ゼ
ロ交差発生器41のための制御信号TS及びZI自体が変調パ
ラメータとして第17図の読出し専用メモリ21内に蓄わえ
られる。但し、信号プロセツサ27（D1）,27（D2）の各
々のためのこれらの制御信号TS及びZIは式（35）及び
（36）を瞬時ti-1及びtiにおける夫々の偏角θ１（ｔ）
及びθ２（５）の値に適用することにより節Ｃ（５）で
述べた態様で求まる。
プロセツサ27（Ｄ）又は第10図の信号プロセツサ27
（Ｄ）と類似の構造とすることができる。第１の場合
は、第17図の読出し専用メモリ21に蓄わえられている値
はプロセツサ27（D1）のための変調パラメータθ１（t
i）及びプロセツサ27（D2）のための変調パラメータθ
２（ti）の値を表わす。但し、パラメータθ１（ti）及
びθ２（ti）は関係 Z1（ｔ）＝sin〔θ１（ｔ）〕 Z2（ｔ）＝sin〔θ２（ｔ）〕 （48） で対応する信号Z1（ｔ）及びZ2（ｔ）の偏角であり、従
つて式（43）に基づいて計算できる。第２の場合は、ゼ
ロ交差発生器41のための制御信号TS及びZI自体が変調パ
ラメータとして第17図の読出し専用メモリ21内に蓄わえ
られる。但し、信号プロセツサ27（D1）,27（D2）の各
々のためのこれらの制御信号TS及びZIは式（35）及び
（36）を瞬時ti-1及びtiにおける夫々の偏角θ１（ｔ）
及びθ２（５）の値に適用することにより節Ｃ（５）で
述べた態様で求まる。
第１図は米国特許第4229821号に開示されているTFM送信
機の基本ブロツク図、 第２図はこれまた上記米国特許第4229821号に開示され
ている第１図の送信機で用いるのに適したTFM信号発生
回路の実用的な例のブロツク図、 第３図はデイジタル直角変調回路を用いる第２図の回路
の一変形例のブロツク図、 第４図は本発明に係るTFM信号発生回路の第１の実施例
のブロツク図、 第５図は第４図に示す回路の動作を説明するための時間
線図、 第６図は第４図の回路の動作を説明するための時間線図
及びベクトル図、 第７図及び第８図は第４図の回路で用いられる制御信号
発生器の変形例のブロツク図、 第９図は本発明に係るTFM信号発生回路の第２の実施例
のブロツク図、 第10図は第３の実施例のブロツク図、 第11図は第10図の回路の実用的な実例で用いられるTFM
信号の特性位相の時間線図、 第12図は記号周波数が高い場合に第10図の回路で用いら
れるゼロ交差発生器のブロツク図、 第13図はTFM送信機の種々のタイプの電力密度スペクト
ルの略式説明図、 第14図は非常に高い記号周波数に適した第10図の回路の
一変形例のブロツク図、 第15図は英国特許願第2095492A号による一定振幅の２個
の位相変調信号を一つにすることにより振幅及び位相変
調信号を発生するデータ送信機の基本ブロツク図、 第16図はデータ信号の振幅及び位相変調の２個の従来技
術の16点信号配置の説明図、 第17図は２個の一定振幅の位相変調信号を発生するのに
本発明回路を用いる第15図に示した原理で動作するデー
タ送信機のブロツク図である。 １……データ信号源、２……クロツク信号源 ３……差分エンコーデイング回路 ４……角度変調信号発生回路 ５……出力回路、６……電圧制御発振器 ７……前変調フイルタ ８……パーシヤルレスポンスエンコーデイング回路 ９……低域フイルタ、10,11……遅延要素 12,13,14……重み付け回路、15……加算器 16……ミクサ段、17……搬送波源 18……帯域フイルタ、20……クロツク回路 21……第１のROM、22……アドレツシング回路 23……シフトレジスタ、24……カドラントカウンタ 25……バス回路、26……補間回路 27……信号プロセツサ、28,29……DAC回路 30,31……低域フイルタ、32,33……積変調器 34……加算器 35……デイジタル直角変調回路 36,37……デイジタル乗算器 38……デイジタル搬送波源、39……デイジタル加算器 40……DAC回路、41……ゼロ交差発生器 42……遅延回路 421……プリセツテイング回路 43……ゲート回路、431……ホールド回路 44……双安定パルス発生器、45……制御信号発生器 46……遅延回路、47……第２のROM 48……符号検出器、49……変換回路 50……加算器、51……スイツチ 52,53……ANDゲート、54……ORゲート 55……インバータ、56,57,58……遅延線 561,571,581……スイツチ、59……カウンタ 591……プリセツテイング回路 60……アドレスデイストリビユータ 61……マルチプレクサ、62,63……信号源 64……変調段、65,66……位相変調器 67……発振器、68……信号変換段 69……arcsin発生器、70……加算器 71……減算器、72……出力段 73,74……Ｄ級増幅器、75……減算器 76……帯域フイルタ、77……エンコーデイング回路 78……４ビツトシフトレジスタ 79……変換器
機の基本ブロツク図、 第２図はこれまた上記米国特許第4229821号に開示され
ている第１図の送信機で用いるのに適したTFM信号発生
回路の実用的な例のブロツク図、 第３図はデイジタル直角変調回路を用いる第２図の回路
の一変形例のブロツク図、 第４図は本発明に係るTFM信号発生回路の第１の実施例
のブロツク図、 第５図は第４図に示す回路の動作を説明するための時間
線図、 第６図は第４図の回路の動作を説明するための時間線図
及びベクトル図、 第７図及び第８図は第４図の回路で用いられる制御信号
発生器の変形例のブロツク図、 第９図は本発明に係るTFM信号発生回路の第２の実施例
のブロツク図、 第10図は第３の実施例のブロツク図、 第11図は第10図の回路の実用的な実例で用いられるTFM
信号の特性位相の時間線図、 第12図は記号周波数が高い場合に第10図の回路で用いら
れるゼロ交差発生器のブロツク図、 第13図はTFM送信機の種々のタイプの電力密度スペクト
ルの略式説明図、 第14図は非常に高い記号周波数に適した第10図の回路の
一変形例のブロツク図、 第15図は英国特許願第2095492A号による一定振幅の２個
の位相変調信号を一つにすることにより振幅及び位相変
調信号を発生するデータ送信機の基本ブロツク図、 第16図はデータ信号の振幅及び位相変調の２個の従来技
術の16点信号配置の説明図、 第17図は２個の一定振幅の位相変調信号を発生するのに
本発明回路を用いる第15図に示した原理で動作するデー
タ送信機のブロツク図である。 １……データ信号源、２……クロツク信号源 ３……差分エンコーデイング回路 ４……角度変調信号発生回路 ５……出力回路、６……電圧制御発振器 ７……前変調フイルタ ８……パーシヤルレスポンスエンコーデイング回路 ９……低域フイルタ、10,11……遅延要素 12,13,14……重み付け回路、15……加算器 16……ミクサ段、17……搬送波源 18……帯域フイルタ、20……クロツク回路 21……第１のROM、22……アドレツシング回路 23……シフトレジスタ、24……カドラントカウンタ 25……バス回路、26……補間回路 27……信号プロセツサ、28,29……DAC回路 30,31……低域フイルタ、32,33……積変調器 34……加算器 35……デイジタル直角変調回路 36,37……デイジタル乗算器 38……デイジタル搬送波源、39……デイジタル加算器 40……DAC回路、41……ゼロ交差発生器 42……遅延回路 421……プリセツテイング回路 43……ゲート回路、431……ホールド回路 44……双安定パルス発生器、45……制御信号発生器 46……遅延回路、47……第２のROM 48……符号検出器、49……変換回路 50……加算器、51……スイツチ 52,53……ANDゲート、54……ORゲート 55……インバータ、56,57,58……遅延線 561,571,581……スイツチ、59……カウンタ 591……プリセツテイング回路 60……アドレスデイストリビユータ 61……マルチプレクサ、62,63……信号源 64……変調段、65,66……位相変調器 67……発振器、68……信号変換段 69……arcsin発生器、70……加算器 71……減算器、72……出力段 73,74……Ｄ級増幅器、75……減算器 76……帯域フイルタ、77……エンコーデイング回路 78……４ビツトシフトレジスタ 79……変換器
Claims (9)
- 【請求項１】所定の記号周波数1/Tのデータ信号に応答
してほぼ一定の振幅を有するアナログの角度変調信号を
発生する回路であって、ｑを２以上の整数として記号周
波数1/Tと同期して周波数q/Tの第１のクロック信号を生
ずるクロック回路と；アドレス可能な記憶位置に角度変
調信号の変調パラメータを表わすディジタル数値を蓄え
る第１の読出し専用メモリと；前記第１のクロック信号
により制御され、予め定められた数の順次のデータ記号
に応答して上記第１の読み出し専用メモリの記憶位置か
ら蓄えられている値を読み出すためのアドレスを速度q/
Tで生ずるアドレッシング回路と；第１の読出し専用メ
モリに接続されていて読み出された値を処理してアナロ
グ角度変調信号を形成する信号プロセッサとを具える角
度変調信号発生回路において、第１のクロック信号の一
周期T/qにおける全位相変化量が高々πラジアンである
角度変調信号に対し、信号プロセッサがゼロ交差発生器
を具え、このゼロ交差発生器が第１のクロック信号によ
り制御され、数値的な時間設定信号に応答して第１のク
ロック信号に対しこの時間設定信号により決まる高々T/
qのプリセット可能な時間遅延を有するセットパルスを
発生する遅延回路と；第１のクロック信号により制御さ
れ、ゼロ交差表示信号に応答してのみ遅延回路により生
じたセットパルスを通すゲート回路と；このゲート回路
に接続され、このゲート回路を通り、自己にセットパル
スが送られてきた瞬時にのみレベル遷移を生ずる２レベ
ル信号を発生する双安定パルス発生器とを具え；この信
号プロセッサが更に上記パルス発生器に結合され、中心
周波数が角度変調信号の搬送波周波数に対応する帯域フ
ィルタを具える角度変調信号発生回路。 - 【請求項２】第１の読み出し専用メモリに蓄えられてい
る値が、φ（ｔ）を角度変調信号の位相として、変調パ
ラメータcos［φ（ｔ）］及びsin［φ（ｔ）］を表わ
し、信号プロセッサがまた時間設定信号及びゼロ交差表
示信号を生ずる制御信号発生器を具備し、この制御信号
発生器が直接第１の読み出し専用メモリに接続され、ア
ナログの角度変調信号を表わすディジタル信号をサンプ
ル速度q/Tで生ずるディジタル直角変調回路を具え、更
にアドレス可能な記憶位置に、時間設定信号のディジタ
ル数値を蓄える第２の読み出し専用メモリと、ゼロ交差
表示信号を生ずる符号検出器と、直角変調回路により生
じたディジタル信号を１サンプル期間T/qだけ遅延させ
る遅延回路とを具え、ディジタル信号のサンプル及び遅
延させられたディジタル信号の同時に生起するサンプル
の夫々の大きさのビットを一つにして第２の読み出し専
用メモリに対するアドレスを構成し、これらの２個のサ
ンプルの夫々の符号ビットが符号検出器に対する入力信
号を構成することを特徴とする特許請求の範囲第１項記
載の角度変調信号発生器。 - 【請求項３】第１の読み出し専用メモリに蓄えられてい
る値が、θ（ｔ）＝ωct＋φ（ｔ）を搬送波周波数ωｃ
及び位相φ（ｔ）を有するアナログの角度変調信号の偏
角として変調パラメータθ（ｔ）を表わし、信号プロセ
ッサがまた時間設定信号及びゼロ交差表示信号を生ずる
制御信号発生器を具備し、この制御信号発生器がアドレ
ス可能な記憶位置に時間設定信号のディジタル数値を蓄
える第２の読み出し専用メモリと、ゼロ交差表示信号を
生ずる符号検出器と、第１の読み出し専用メモリのディ
ジタル出力信号を期間T/qだけ遅延させる遅延回路と、
ディジタル出力信号のサンプル及び遅延させられたディ
ジタル出力信号の同時に生起するサンプルの夫々の大き
さのビットに応答してディジタル和信号を形成する加算
器とを具え、ディジタル和信号のサンプル及び遅延させ
られたディジタル信号の同時に生起するサンプルの夫々
の大きさのビットを一つにして第２の読み出し専用メモ
リに対するアドレスを構成し、遅延させられないディジ
タル出力信号と遅延させられたディジタル出力信号の同
時に生起するサンプルの夫々の符号ビットが符号検出器
に対する入力信号を構成することを特徴とする特許請求
の範囲第１項記載の角度変調信号発生回路。 - 【請求項４】第１の読み出し専用メモリに蓄えられてい
る値がアナログの角度変調信号の変調パラメータとして
時間設定信号及びゼロ交差表示信号を表わし、信号プロ
セッサ内のゼロ交差発生器を直接第１の読み出し専用メ
モリに接続したことを特徴とする特許請求の範囲第１項
記載の角度変調信号発生回路。 - 【請求項５】時間設定信号がｋビットで量子化される特
許請求の範囲第１項記載の角度変調信号発生回路におい
て、ゼロ交差発生器の遅延回路がプリセット可能なｋビ
ットダウンカウンタにより構成され、このダウンカウン
タが第１のクロック信号により制御され、このダウンカ
ウンタを時間設定信号のｋビットに対応する計数位置に
セットするプリセッティング回路を有し、このダウンカ
ウンタがその計数入力端子でクロック回路により生じ且
つＫ＝2kとして周波数Kq/Tを有する第２のクロック信号
を受け取り、そのゼロ位置に達した時出力パルスを生
じ、この出力パルスがセットパルスとしてゲート回路に
加えられることを特徴とする角度変調信号発生回路。 - 【請求項６】時間設定信号がｋビットで量子化される特
許請求の範囲第１項記載の角度変調信号発生回路におい
て、ゼロ交差発生器の遅延回路をｎを１≦ｎ≦ｋの整数
として2n個のプリセット可能な（ｋ−ｎ）ビットダウン
カウンタと2n個の入力端子を有するスイッチとにより構
成し、ダウンカウンタが各々第１のクロック信号により
制御され、各ダウンカウンタを時間設定信号の（ｋ−
ｎ）個の高位ビットに対応する計数位置にセットするプ
リセッティング回路を具え、計数入力端子でクロック回
路により生じ且つＫ＝2kとして周波数Kq/2nT及び夫々の
相互の遅延T/Kqを有する第２のクロック信号を受け取
り、これらのダウンカウンタが計数位置０に達した時ス
イッチの夫々の入力端子に１個の出力パルスを加え、こ
のスイッチが時間設定信号のｎ個の下位のビットにより
制御され、これらのｎビットに対応する入力端子にある
出力パルスだけをセットパルスとしてゲート回路に加え
ることを特徴とする角度変調信号発生回路。 - 【請求項７】時間設定信号がｋビットで量子化される特
許請求の範囲第１項記載の角度変調信号発生回路におい
て、ゼロ交差発生器の遅延回路をプリセット可能な（ｋ
−ｎ）ビットダウンカウンタで構成し、このダウンカウ
ンタの計数入力端子がクロック回路により生じ且つ周波
数Kq/2nTを有する第２のクロック信号を値T/Kqから値2n
-1T/Kq迄毎回因子２だけ増大する夫々の時間遅延を有す
るｎ個の挿入可能な遅延線の直列回路を介して受け取
り、ここでｎを１＜ｎ＜ｋの整数とし、且つＫ＝2kと
し、このダウンカウンタが第１のクロック信号により制
御されこのダウンカウンタを時間設定信号の（ｋ−ｎ）
個の高位のビットに対応する計数位置にセットするプリ
セッティング回路を具え、前記直列回路が時間設定信号
のｎ個の下位のビットに対応する時間遅延を挿入するた
めのスイッチング手段を具え、ダウンカウンタがゼロ位
置に達した時出力パルスを生じ、この出力パルスがセッ
トパルスとしてゲート回路に加えられることを特徴とす
る角度変調信号発生回路。 - 【請求項８】第１の読み出し専用メモリを各々が同じ内
容を有し、各々がｒ個の出力端子を有するアドレスディ
ストリビュータに接続されたアドレス入力端子とｒ個の
入力端子を有するマルチプレクサに接続された読み出し
出力端子を有するｒ個の読み出し専用メモリから組み立
てられており、このアドレスディストリビュータとこの
マルチプレクサとがいずれも第１のクロック信号により
制御され、巡回的に読み出しアドレスをｒ個の読み出し
専用メモリに分配し、巡回的にｒ個の読み出し専用メモ
リから読み出された値を多重化する特許請求の範囲第４
項記載の角度変調信号発生回路。 - 【請求項９】所定の記号周波数1/Tのデータ信号に応答
して振幅及び位相変調信号を発生する回路であって、ほ
ぼ一定の振幅を有する第１アナログ角度変調信号を発生
する第１回路と、ほぼ一定の振幅を有する第２アナログ
角度変調信号を発生する第２回路と、第１及び第２アナ
ログ角度変調信号を加算する加算手段と、振幅及び位相
変調信号の搬送波周波数と対応する中心周波数を有し前
記加算手段の出力信号から前記振幅及び位相変調信号を
取り出す帯域通過フィルタと、ｑを２以上の整数として
記号周波数1/Tと同期して周波数q/Tの第１のクロック信
号を生ずるクロック回路とを具え、前記第１アナログ角
度変調信号発生回路及び第２アナログ角度変調信号発生
回路の各々がアドレス可能な記憶位置に角度変調信号の
変調パラメータを表わすディジタル数値を蓄える第１の
読出し専用メモリと；前記第１のクロック信号により制
御され、予め定められた数の順次のデータ記号に応答し
て上記第１の読み出し専用メモリの記憶位置から蓄えら
れている値を読み出すためのアドレスを速度q/Tで生ず
るアドレッシング回路と；第１の読出し専用メモリに接
続されていて読み出された値を処理してアナログ角度変
調信号を形成する信号プロセッサとを具えた振幅及び位
相変調信号発生回路において、第１のクロック信号の一
周期T/qにおける全位相変化量が高々πラジアンである
アナログ角度変調信号に対し、前記信号プロセッサがゼ
ロ交差発生器を具え、このゼロ交差発生器が第１のクロ
ック信号により制御され、数値的な時間設定信号に応答
して第１のクロック信号に対しこの時間設定信号により
決まる高々T/qのプリセット可能な時間遅延を有するセ
ットパルスを発生する遅延回路と；第１のクロック信号
により制御され、ゼロ交差表示信号に応答してのみ遅延
回路により生じたセットパルスを通すゲート回路と；こ
のゲート回路に接続され、このゲート回路を通り、自己
にセットパルスが送られてきた瞬時にのみレベル遷移を
生ずる２レベル信号を発生する双安定パルス発生器とを
具えていることを特徴とする振幅及び位相変調信号発生
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8402319 | 1984-07-23 | ||
| NL8402319A NL8402319A (nl) | 1984-07-23 | 1984-07-23 | Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6139754A JPS6139754A (ja) | 1986-02-25 |
| JPH0683277B2 true JPH0683277B2 (ja) | 1994-10-19 |
Family
ID=19844253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60161313A Expired - Lifetime JPH0683277B2 (ja) | 1984-07-23 | 1985-07-23 | 角度変調信号発生回路及びそれに関連する振幅及び位相変調信号発生回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4672634A (ja) |
| EP (1) | EP0170324B1 (ja) |
| JP (1) | JPH0683277B2 (ja) |
| AU (1) | AU578571B2 (ja) |
| CA (1) | CA1243080A (ja) |
| DE (1) | DE3568926D1 (ja) |
| DK (1) | DK163701C (ja) |
| NL (1) | NL8402319A (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8402318A (nl) * | 1984-07-23 | 1986-02-17 | Philips Nv | Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen. |
| GB2210757A (en) * | 1987-10-06 | 1989-06-14 | Honeywell Control Syst | Phase shift keyed digital data modulator |
| US4873500A (en) * | 1988-04-29 | 1989-10-10 | Motorola, Inc. | Phase accumulation continuous phase modulator |
| JPH07114345B2 (ja) * | 1988-05-28 | 1995-12-06 | 日本電気株式会社 | 変調装置 |
| JP2864512B2 (ja) * | 1989-01-10 | 1999-03-03 | 日本電気株式会社 | 位相振幅変換回路 |
| US5008900A (en) * | 1989-08-14 | 1991-04-16 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
| US5146473A (en) * | 1989-08-14 | 1992-09-08 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
| US4968956A (en) * | 1989-12-04 | 1990-11-06 | Trw Inc. | Microwave phase modulator having a quadrature path with phase offset |
| US5020076A (en) * | 1990-05-21 | 1991-05-28 | Motorola, Inc. | Hybrid modulation apparatus |
| US5157693A (en) * | 1991-04-01 | 1992-10-20 | Motorola, Inc. | Digital modulation circuit |
| US5329260A (en) * | 1992-07-17 | 1994-07-12 | Ii Morrow Inc. | Numerically-controlled modulated oscillator and modulation method |
| US5392460A (en) * | 1993-04-23 | 1995-02-21 | Nokia Mobile Phones Ltd. | Dual mode radiotelephone terminal selectively operable for frequency modulated or phase modulated operation |
| US5386202A (en) * | 1993-11-03 | 1995-01-31 | Sicom, Inc. | Data communication modulation with managed intersymbol interference |
| CA2154825A1 (en) * | 1994-09-09 | 1996-03-10 | Lars H. Mucke | Dual mode radiotelephone modulator |
| US6311046B1 (en) * | 1998-04-02 | 2001-10-30 | Ericsson Inc. | Linear amplification systems and methods using more than two constant length vectors |
| US6285251B1 (en) | 1998-04-02 | 2001-09-04 | Ericsson Inc. | Amplification systems and methods using fixed and modulated power supply voltages and buck-boost control |
| US6359936B1 (en) * | 1998-10-30 | 2002-03-19 | Winbond Electronics Corp. | Modulator employing a memory reduction circuit |
| US6411655B1 (en) | 1998-12-18 | 2002-06-25 | Ericsson Inc. | Systems and methods for converting a stream of complex numbers into an amplitude and phase-modulated radio power signal |
| DE19938723A1 (de) * | 1999-08-16 | 2001-02-22 | Busch Dieter & Co Prueftech | Verfahren zur Signalanalyse |
| US7103108B1 (en) * | 2001-05-17 | 2006-09-05 | Cypress Semiconductor Corp. | Digital signal processor transceiver |
| DE10342192B4 (de) * | 2003-09-12 | 2011-06-16 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Berechnung von Nulldurchgangs-Referenzsequenzen für die Signaldetektion winkelmodulierter Signale auf der Basis von Nulldurchgängen des Empfangssignals |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO133170C (ja) * | 1973-04-13 | 1976-03-17 | Standard Tel Kabelfab As | |
| US3935386A (en) * | 1974-09-20 | 1976-01-27 | Teletype Corporation | Apparatus for synthesizing phase-modulated carrier wave |
| NL7709917A (nl) * | 1977-09-09 | 1979-03-13 | Philips Nv | Systeem voor datatransmissie met behulp van een hoekgemoduleerde draaggolf van constante amplitude. |
| DE2913669C2 (de) * | 1979-04-05 | 1981-12-10 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Erzeugen von Modem-Sendesignalen mit Quadratur-Amplituden-Modulation QAM |
| US4259648A (en) * | 1979-07-11 | 1981-03-31 | Bell Telephone Laboratories, Incorporated | One-bit frequency-shift-keyed modulator |
| CA1137632A (en) * | 1980-09-25 | 1982-12-14 | Claude J.J. Champagne | Pulse code demodulator for frequency shift keyed data |
| NL8101109A (nl) * | 1981-03-09 | 1982-10-01 | Philips Nv | Electronische inrichting voor het opwekken van een in amplitude en faze gemoduleerd draaggolfsignaal. |
-
1984
- 1984-07-23 NL NL8402319A patent/NL8402319A/nl not_active Application Discontinuation
-
1985
- 1985-07-09 DE DE8585201154T patent/DE3568926D1/de not_active Expired
- 1985-07-09 EP EP85201154A patent/EP0170324B1/en not_active Expired
- 1985-07-16 US US06/755,640 patent/US4672634A/en not_active Expired - Fee Related
- 1985-07-18 CA CA000487086A patent/CA1243080A/en not_active Expired
- 1985-07-19 DK DK330185A patent/DK163701C/da not_active IP Right Cessation
- 1985-07-22 AU AU45241/85A patent/AU578571B2/en not_active Ceased
- 1985-07-23 JP JP60161313A patent/JPH0683277B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3568926D1 (en) | 1989-04-20 |
| DK163701B (da) | 1992-03-23 |
| US4672634A (en) | 1987-06-09 |
| AU4524185A (en) | 1986-01-30 |
| CA1243080A (en) | 1988-10-11 |
| EP0170324A1 (en) | 1986-02-05 |
| JPS6139754A (ja) | 1986-02-25 |
| NL8402319A (nl) | 1986-02-17 |
| EP0170324B1 (en) | 1989-03-15 |
| AU578571B2 (en) | 1988-10-27 |
| DK330185A (da) | 1986-01-24 |
| DK163701C (da) | 1992-08-10 |
| DK330185D0 (da) | 1985-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0683277B2 (ja) | 角度変調信号発生回路及びそれに関連する振幅及び位相変調信号発生回路 | |
| US4229821A (en) | System for data transmission by means of an angle-modulated carrier of constant amplitude | |
| Jager et al. | Tamed frequency modulation, a novel method to achieve spectrum economy in digital transmission | |
| US4686688A (en) | Arrangement for generating an angle-modulated carrier signal of a constant amplitude in response to data signals | |
| US5121412A (en) | All-digital quadrature modulator | |
| Linz et al. | Efficient implementation of an IQ GMSK modulator | |
| US7702034B1 (en) | Parallel processing for programmable wideband digital modulation | |
| US4890302A (en) | Circuit for extracting carrier signals | |
| US4358853A (en) | Digital modem transmitter | |
| US6025758A (en) | Method and apparatus for performing digital data signal modulation | |
| EP0531100B1 (en) | Baseband pulse shaper for GMSK modulators | |
| US5942955A (en) | Quasi-GMSK modulator | |
| US6278731B1 (en) | Digital transmitter employing digital signal generator utilizing stored waveforms | |
| US5512865A (en) | Digital oversampled quadrature modulator | |
| US4500856A (en) | Simplified minimum shift keying modulator | |
| Simon | Optimum receiver structures for phase-multiplexed modulations | |
| JP3575992B2 (ja) | ディジタル変調装置 | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JPH06291790A (ja) | π／４シフトＱＰＳＫ変調器 | |
| JP3192803B2 (ja) | ディジタル変調器 | |
| Calabria et al. | Complete π/4-DQPSK modulation scheme implemented on an FPGA | |
| KR0154087B1 (ko) | Cpm 신호 생성 장치 | |
| GB1570840A (en) | Generation of modulated carrier waves for phase or phase- amplitude shift keying | |
| KR0159200B1 (ko) | 힐버트 트랜스폼 측파대역신호 발생기 | |
| JPH03104357A (ja) | 多値多相位相変調器 |