JP2864512B2 - 位相振幅変換回路 - Google Patents
位相振幅変換回路Info
- Publication number
- JP2864512B2 JP2864512B2 JP1004339A JP433989A JP2864512B2 JP 2864512 B2 JP2864512 B2 JP 2864512B2 JP 1004339 A JP1004339 A JP 1004339A JP 433989 A JP433989 A JP 433989A JP 2864512 B2 JP2864512 B2 JP 2864512B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- amplitude
- phase angle
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0353—Reduction of table size by using symmetrical properties of the function, e.g. using most significant bits for quadrant control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/04—Trigonometric functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相振幅変換回路に関し、特にディジタル化
された位相信号を振幅信号に変換する位相振幅変換回路
に関する。
された位相信号を振幅信号に変換する位相振幅変換回路
に関する。
〔従来の技術〕 従来、この種の位相振幅変換回路としては、サイン
ルックアップ テーブル（SIN Look−UP Table,以下LUT
という）ROMを使用したものがある。（例えば、「メク
スペリメンツ オン ブイティアール ディジタル シ
グナル プロセッシング（Experiments on VTR Digital
Signal Processing）」，アイイーイーイー トランザ
クションズ オン コンシューマ エレクトロニクス
（IEEE Transaction on Consumer Electronics）第CE−
32巻，第３号、1986年８月,355〜361頁参照） 第６図に従来の位相振幅変換回路を用いたディジタル
FM変調器の構成を示す。
ルックアップ テーブル（SIN Look−UP Table,以下LUT
という）ROMを使用したものがある。（例えば、「メク
スペリメンツ オン ブイティアール ディジタル シ
グナル プロセッシング（Experiments on VTR Digital
Signal Processing）」，アイイーイーイー トランザ
クションズ オン コンシューマ エレクトロニクス
（IEEE Transaction on Consumer Electronics）第CE−
32巻，第３号、1986年８月,355〜361頁参照） 第６図に従来の位相振幅変換回路を用いたディジタル
FM変調器の構成を示す。
第６図において、TIはディジタル変換信号Ｖ（nT）の
入力端子であり、11はディジタル変調信号Ｖ（nT）に一
定値ｍ（m:FM変調指数）を掛ける乗算器であり、12Aは
乗算器11の出力信号と遅延回路13の出力信号とを加算す
る加算器であり、12Bは、加算器12Aの出力信号と一定値
ωCT（ωC:FM搬送波の中心角周波数、T:標本間隔）とを
加算する加算器であり、13は加算器12Bの出力信号を遅
延させる遅延回路であり、100Bは、加算器12Bの出力信
号を振幅信号に変換する位相振幅変換回路であり、この
位相振幅変換回路100Bの出力をもってディジタルFM信号
ｆ（nT）の出力としている。
入力端子であり、11はディジタル変調信号Ｖ（nT）に一
定値ｍ（m:FM変調指数）を掛ける乗算器であり、12Aは
乗算器11の出力信号と遅延回路13の出力信号とを加算す
る加算器であり、12Bは、加算器12Aの出力信号と一定値
ωCT（ωC:FM搬送波の中心角周波数、T:標本間隔）とを
加算する加算器であり、13は加算器12Bの出力信号を遅
延させる遅延回路であり、100Bは、加算器12Bの出力信
号を振幅信号に変換する位相振幅変換回路であり、この
位相振幅変換回路100Bの出力をもってディジタルFM信号
ｆ（nT）の出力としている。
入力端子TIより入力されたディジタル変調信号Ｖ（n
T）は、乗算器11によりｍ・Ｖ（nT）となり、さらに加
算器12A,12Bと遅延回路13とのループで構成される積分
回路によって、ｍ・Ｖ（nT）はωCTとともに積算され
て、加算器12Bの出力信号を位相信号θ（nT）として得
ている。
T）は、乗算器11によりｍ・Ｖ（nT）となり、さらに加
算器12A,12Bと遅延回路13とのループで構成される積分
回路によって、ｍ・Ｖ（nT）はωCTとともに積算され
て、加算器12Bの出力信号を位相信号θ（nT）として得
ている。
従ってこの位相信号θ（nT）は、 と表わされる。
次に、位相信号θ（nT）は、位相振幅変換回路100Bに
よりディジタルFM信号ｆ（nT）に変換される。
よりディジタルFM信号ｆ（nT）に変換される。
ここで、位相信号θ（nT）をＮビットの２進数とした
とき、位相振幅変換回路100Bは （A:振幅，θ：位相入力，θO:任意の位相）なる関係を
表わすLUT ROM121により構成される。
とき、位相振幅変換回路100Bは （A:振幅，θ：位相入力，θO:任意の位相）なる関係を
表わすLUT ROM121により構成される。
一例として、Ｎ＝10,θＯ＝0,A＝127の場合のLUT ROM
121の変換特性を第７図に示す。LUT ROM121は第７図に
示すように、位相角０〜２πの範囲に対するアドレスと
そのデータが必要である。
121の変換特性を第７図に示す。LUT ROM121は第７図に
示すように、位相角０〜２πの範囲に対するアドレスと
そのデータが必要である。
このようにして、 と表わされるディジタルFM変調出力が得られる。
上述した従来の位相振幅変換回路は、LUT ROM121を用
いた構成となっており、LUT ROM121のアドレスは位相角
０〜２πをカバーし、かつ対応するデータも全振幅をカ
バーする必要があるためROM容量が大きくなり、動作速
度が低下するという欠点がある。
いた構成となっており、LUT ROM121のアドレスは位相角
０〜２πをカバーし、かつ対応するデータも全振幅をカ
バーする必要があるためROM容量が大きくなり、動作速
度が低下するという欠点がある。
例えば前述した従来の位相振幅変換回路100Bを用いた
ビデオ信号用のディジタルFM変換器では、LUT ROM21の
入力ビット幅（アドレスビット幅）を10ビット、出力ビ
ット幅（データビット幅）を８ビットとしている。この
ためROM容量は8kビットとなっている。また、このビデ
オ信号処理の動作速度を決めるクロックとして約20MHz
が用いられるが、入力ビット幅が10ビットのLUT ROMの
アクセスは困難となる。
ビデオ信号用のディジタルFM変換器では、LUT ROM21の
入力ビット幅（アドレスビット幅）を10ビット、出力ビ
ット幅（データビット幅）を８ビットとしている。この
ためROM容量は8kビットとなっている。また、このビデ
オ信号処理の動作速度を決めるクロックとして約20MHz
が用いられるが、入力ビット幅が10ビットのLUT ROMの
アクセスは困難となる。
本発明の目的は、入力ビット幅及びデータビット幅を
小さくすることができてROM容量を小さくすることがで
き、動作速度を速くすることができる位相振幅変換回路
を提供することにある。
小さくすることができてROM容量を小さくすることがで
き、動作速度を速くすることができる位相振幅変換回路
を提供することにある。
本発明の位相振幅変換回路は、所定の範囲の位相角の
情報をもつ位相信号を、この位相信号がとりうる全位相
角のうちの特定の範囲を基準位相角範囲としかつこの基
準位相角範囲の位相角と対応する振幅の範囲を基準振幅
範囲とし、前記位相信号のとりうる全位相角と対応する
振幅が前記基準振幅範囲内にあるかこの基準振幅範囲内
の振幅と絶対値は等しいが符号が異なる振幅であるよう
な振幅信号に変換する位相振幅変換回路であって、前記
位相信号の位相角が前記基準位相角範囲内にあるときは
そのままの位相角、前記基準位相角範囲外にあるときは
この位相角と対応する振幅を前記基準振幅範囲内の振幅
と対応させてこれら振幅の絶対値が等しい振幅となるよ
うな前記基準位相角範囲内の位相角に変換した位相角の
情報をもつ変換位相信号を出力すると共に、この変換位
相信号信号への変換時に相対応する振幅の符号が異なっ
ていたか否かを示す符号の情報をもつ符号信号を出力す
る信号分離切換回路と、前記基準位相角範囲内の位相角
をこの位相角と対応する前記基準振幅範囲内の振幅に変
換する変換テーブルを備え前記変換位相信号のもつ位相
角を前記基準振幅範囲内の振幅に変換する変換部と、前
記符号信号のもつ符号情報に従って前記変換部の出力信
号に対し符号の修正をする符号修正回路とを有してい
る。
情報をもつ位相信号を、この位相信号がとりうる全位相
角のうちの特定の範囲を基準位相角範囲としかつこの基
準位相角範囲の位相角と対応する振幅の範囲を基準振幅
範囲とし、前記位相信号のとりうる全位相角と対応する
振幅が前記基準振幅範囲内にあるかこの基準振幅範囲内
の振幅と絶対値は等しいが符号が異なる振幅であるよう
な振幅信号に変換する位相振幅変換回路であって、前記
位相信号の位相角が前記基準位相角範囲内にあるときは
そのままの位相角、前記基準位相角範囲外にあるときは
この位相角と対応する振幅を前記基準振幅範囲内の振幅
と対応させてこれら振幅の絶対値が等しい振幅となるよ
うな前記基準位相角範囲内の位相角に変換した位相角の
情報をもつ変換位相信号を出力すると共に、この変換位
相信号信号への変換時に相対応する振幅の符号が異なっ
ていたか否かを示す符号の情報をもつ符号信号を出力す
る信号分離切換回路と、前記基準位相角範囲内の位相角
をこの位相角と対応する前記基準振幅範囲内の振幅に変
換する変換テーブルを備え前記変換位相信号のもつ位相
角を前記基準振幅範囲内の振幅に変換する変換部と、前
記符号信号のもつ符号情報に従って前記変換部の出力信
号に対し符号の修正をする符号修正回路とを有してい
る。
次に、本発明の実施例について図面を参照して説明す
る。第１図は本発明の第１の実施例をディジタルFM変調
器に適用したときのブロック図である。
る。第１図は本発明の第１の実施例をディジタルFM変調
器に適用したときのブロック図である。
このディジタルFM変調は、従来と同様の構成及び動作
の乗算器11と、加算器12A,12B及び遅延回路13を備えた
積分回路とにより、ディジタル変調信号Ｖ（nT）から位
相角の情報をもつ位相信号θ（nT）を得、この位相信号
θ（nT）を本発明の第１の実施例の位相振幅変換回路10
0に入力して位相・振幅変換しディジタルFM信号ｆ（n
T）を得る構成となっている。
の乗算器11と、加算器12A,12B及び遅延回路13を備えた
積分回路とにより、ディジタル変調信号Ｖ（nT）から位
相角の情報をもつ位相信号θ（nT）を得、この位相信号
θ（nT）を本発明の第１の実施例の位相振幅変換回路10
0に入力して位相・振幅変換しディジタルFM信号ｆ（n
T）を得る構成となっている。
この実施例の位相振幅変換回路100は、第７図に示す
ような正弦波形の変換特性をもつ位相振幅変換回路であ
って、信号分離回路111,反転器112及び切換回路113を備
え、位相信号θ（nT）を入力してこの位相信号θ（nT）
の位相角θが基準位相角範囲の０〜π/2のときはそのま
ま、π/2〜πのときは（π−θ）、π〜３π/2のときは
（θ−π）、３π/2〜２πのときは（２π−θ）の位相
角に変換した変換位相信号θ（nT）′として出力すると
共に、この変換位相信号θ（nT）′への変換の際に、こ
れら角位相角θの範囲（Ｏ〜π/2），（π/2〜π），
（π〜３π/2），（３π/2〜２π）の振幅が、それぞれ
基準位相角範囲（Ｏ〜π/2）と対応する基準振幅範囲内
の振幅と異っていたかどうかを示す符号の情報をもつ符
号信号SSを出力する信号分離切換回路110と、基準位相
角範囲（Ｏ〜π/2）の位相角θをこの位相角θと対応す
る基準振幅範囲内の振幅に変換する変換テーブルを備
え、変換位相信号θ（nT）′を入力し対応する振幅信号
SAに変換する変換部120と、“−1"倍の乗算器131及び切
換回路132を備え、符号信号SSに従って振幅信号SAをそ
のまま、又は符号を反転して符号修正した振幅信号とし
て出力しディジタルFM信号ｆ（nT）とする符号修正回路
130とを有する構成となっている。
ような正弦波形の変換特性をもつ位相振幅変換回路であ
って、信号分離回路111,反転器112及び切換回路113を備
え、位相信号θ（nT）を入力してこの位相信号θ（nT）
の位相角θが基準位相角範囲の０〜π/2のときはそのま
ま、π/2〜πのときは（π−θ）、π〜３π/2のときは
（θ−π）、３π/2〜２πのときは（２π−θ）の位相
角に変換した変換位相信号θ（nT）′として出力すると
共に、この変換位相信号θ（nT）′への変換の際に、こ
れら角位相角θの範囲（Ｏ〜π/2），（π/2〜π），
（π〜３π/2），（３π/2〜２π）の振幅が、それぞれ
基準位相角範囲（Ｏ〜π/2）と対応する基準振幅範囲内
の振幅と異っていたかどうかを示す符号の情報をもつ符
号信号SSを出力する信号分離切換回路110と、基準位相
角範囲（Ｏ〜π/2）の位相角θをこの位相角θと対応す
る基準振幅範囲内の振幅に変換する変換テーブルを備
え、変換位相信号θ（nT）′を入力し対応する振幅信号
SAに変換する変換部120と、“−1"倍の乗算器131及び切
換回路132を備え、符号信号SSに従って振幅信号SAをそ
のまま、又は符号を反転して符号修正した振幅信号とし
て出力しディジタルFM信号ｆ（nT）とする符号修正回路
130とを有する構成となっている。
ここで、位相信号θ（nT）がθN-1,〜，θＯで表わさ
れ、かつ、Ｏ〜２πの位相角を指定するＮビットの２進
数（θN-1:最上位ビット，θO:最下位ビットであると
き、信号分離回路111はθN-1を符号信号SSとして出力
し、θN-2を切換回路113の制御信号として出力し、θ
N-3,〜，θＯを反転器112及び切換回路113へ出力する。
また反転器112の出力は切換回路113へ入力される。
れ、かつ、Ｏ〜２πの位相角を指定するＮビットの２進
数（θN-1:最上位ビット，θO:最下位ビットであると
き、信号分離回路111はθN-1を符号信号SSとして出力
し、θN-2を切換回路113の制御信号として出力し、θ
N-3,〜，θＯを反転器112及び切換回路113へ出力する。
また反転器112の出力は切換回路113へ入力される。
切換回路113は、θN-2が“0"のとき、すなわち、位相
信号θ（nT）の位相角θがＯ〜π/2,π〜３π/2のと
き、θN-3,〜，θＯをそのまま変換位相信号θ（nT）′
として出力し、θN-2が“1"のとき、すなわち、位相信
号θ（nT）の位相角θがπ/2〜π,3π/2〜２πのとき、
θN-3,〜θＯを反転して変換位相信号θ（nT）′として
出力する。このようにして、前述した位相信号θ（nT）
の各位相角θの範囲（Ｏ〜z/2），（π/2〜π），（π
〜３π/2），（３π/2〜２π）における変換位相信号θ
（nT）′への変換が行なわれる。
信号θ（nT）の位相角θがＯ〜π/2,π〜３π/2のと
き、θN-3,〜，θＯをそのまま変換位相信号θ（nT）′
として出力し、θN-2が“1"のとき、すなわち、位相信
号θ（nT）の位相角θがπ/2〜π,3π/2〜２πのとき、
θN-3,〜θＯを反転して変換位相信号θ（nT）′として
出力する。このようにして、前述した位相信号θ（nT）
の各位相角θの範囲（Ｏ〜z/2），（π/2〜π），（π
〜３π/2），（３π/2〜２π）における変換位相信号θ
（nT）′への変換が行なわれる。
変換部120は、（Ｎ−２）ビットの変換位相信号θ（n
T）′をＯ〜π/2分の位相信号とみなし、対応するアド
レスからデータを読み出し振幅信号SAに変換する。この
変換部120は、sin LUT ROMで構成され、 と表わされる変換を行う。ここで、Ａは振幅、θ′は変
換位相信号θ（nT）′の位相角、θＯ′は変換位相信号
θ（nT）′の分解能の1/2の位相角でπ/2Nに等しい。
T）′をＯ〜π/2分の位相信号とみなし、対応するアド
レスからデータを読み出し振幅信号SAに変換する。この
変換部120は、sin LUT ROMで構成され、 と表わされる変換を行う。ここで、Ａは振幅、θ′は変
換位相信号θ（nT）′の位相角、θＯ′は変換位相信号
θ（nT）′の分解能の1/2の位相角でπ/2Nに等しい。
この変換部120の変換特性を、Ａ＝127,N＝10とした場
合について第２図に示す。
合について第２図に示す。
符号修正回路130は切換回路132により、符号信号SSが
“0"のとき、すなわち、位相角θがＯ〜πのとき変換部
120からの振幅信号SAをそのまま出し、符号信号SSが
“1"のとき、すなわち、位相角θがπ〜２πのとき変換
部120からの振幅信号SAの符号を反転して出力する。
“0"のとき、すなわち、位相角θがＯ〜πのとき変換部
120からの振幅信号SAをそのまま出し、符号信号SSが
“1"のとき、すなわち、位相角θがπ〜２πのとき変換
部120からの振幅信号SAの符号を反転して出力する。
今、θN-1＝θN-2＝Ｏとすると、位相信号θ（nT）は
０〜π/2の範囲の基準位相角範囲内に位相角θを表わ
す。
０〜π/2の範囲の基準位相角範囲内に位相角θを表わ
す。
このとき、信号分離切換回路110の変換位相信号θ（n
T）′はθN-3,〜，θ０となり、変換部120により に変換され、符号修正回路130では作用を受けずにその
まま出力されるため、位相振幅変換回路100の出力（ｆ
（nT））は に等しい。
T）′はθN-3,〜，θ０となり、変換部120により に変換され、符号修正回路130では作用を受けずにその
まま出力されるため、位相振幅変換回路100の出力（ｆ
（nT））は に等しい。
また、θN-1＝0,θN-2＝１であるとき、位相信号θ
（nT）はπ/2〜πの範囲の位相角θを表わす。
（nT）はπ/2〜πの範囲の位相角θを表わす。
このとき、信号分離切換回路110の変換位相信号θ（n
T）′はθN-3,〜，θ０となる。ここで、θN-2＝1,θ
N-1＝０であるので、 〔θN-3,〜，θ０〕＝2N-2−〔θN-3,〜，θ０〕−１ ＝2N-1−〔θN-1,〜，θ０〕−１ ＝2N-1−θ−１ ………（３） となる。よって、変換部120の出力（SA）は、 となり、これがそのまま、位相振幅変換回路100の出力
となる。
T）′はθN-3,〜，θ０となる。ここで、θN-2＝1,θ
N-1＝０であるので、 〔θN-3,〜，θ０〕＝2N-2−〔θN-3,〜，θ０〕−１ ＝2N-1−〔θN-1,〜，θ０〕−１ ＝2N-1−θ−１ ………（３） となる。よって、変換部120の出力（SA）は、 となり、これがそのまま、位相振幅変換回路100の出力
となる。
ここで、 であるとき、（４）式の右辺は に等しくなる。
また、θN-1＝1,θN-2＝０のとき、位相信号θ（nT）
はπ〜３π/2の範囲の位相角θを表わし、同様にして このとき、符号修正回路130ではθN-1＝１のため、変
換部120の出力を“−1"倍して出力し、位相振幅変換回
路100の出力（ｆ（nT））は となる。
はπ〜３π/2の範囲の位相角θを表わし、同様にして このとき、符号修正回路130ではθN-1＝１のため、変
換部120の出力を“−1"倍して出力し、位相振幅変換回
路100の出力（ｆ（nT））は となる。
θN-1＝θN-2＝１の場合も同様にして、位相振幅変換
回路100の出力（ｆ（nT））が となることが確かめられる。
回路100の出力（ｆ（nT））が となることが確かめられる。
このようにして、従来の位相振幅変換回路と同等の機
能をもった位相振幅変換回路100を実現することがで
き、このとき、変換部120に使用されるLUT ROMは、第２
図に示す変換特性をもてばよいので、第７図に示された
特性をもつ従来のLUT RAMと比較し、入力ビット幅で２
ビット，出力ビット幅で１ビット分、すなわち、記憶容
量が1/8の小さなROMで済む。
能をもった位相振幅変換回路100を実現することがで
き、このとき、変換部120に使用されるLUT ROMは、第２
図に示す変換特性をもてばよいので、第７図に示された
特性をもつ従来のLUT RAMと比較し、入力ビット幅で２
ビット，出力ビット幅で１ビット分、すなわち、記憶容
量が1/8の小さなROMで済む。
尚、LUT ROMの位相入力のオフセット値θ０′が、
（６）式のように限定されてしまうが、位相振幅変換機
能には何ら問題は生じない。
（６）式のように限定されてしまうが、位相振幅変換機
能には何ら問題は生じない。
第３図は本発明の第２の実施例をディジタルカラーエ
ンコーダに適用したときのブロック図である。
ンコーダに適用したときのブロック図である。
この実施例は、２πに相当する位相信号の位相角が２
のべき乗となっていない場合に適用されている。
のべき乗となっていない場合に適用されている。
第３図において、TIは一定値Ｋの入力端子であり、12
Cは一定値Ｋと遅延回路13Aの出力信号とを加算する加算
器であり、14Aは加算器12Cの出力信号に対し所定の剰余
計算をする剰余計算回路であり、13Aは剰余器計算回路1
4Aの出力信号を所定の時間遅延させる遅延回路であり、
TSCはSIN/COS制御信号SSCの入力端子であり、12DはSIN/
COS制御信号SSCと余剰計算回路14Aの出力信号とを加算
する加算器であり、14Bは加算器12Dの出力信号に対して
所定の剰余計算をする剰余計算回路であり、100Aは本発
明の第２の実施例の位相振幅変換回路であり、15A,15B
はともに位相振幅変換回路100Aの出力信号をラッチする
ラッチ回路であり、TBY,TRYはそれぞれディジタル化さ
れた色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）の入力端子であ
り、11A,11Bは色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）とラッ
チ回路15A,15Bの出力信号とをそれぞれ対応して乗算す
る乗算器であり、12Eは乗算器11A,11Bの出力信号を加算
する加算器であり、加算器12Eの出力をもってディジタ
ルカラーエンコーダ出力Ｃ（nT）としている。
Cは一定値Ｋと遅延回路13Aの出力信号とを加算する加算
器であり、14Aは加算器12Cの出力信号に対し所定の剰余
計算をする剰余計算回路であり、13Aは剰余器計算回路1
4Aの出力信号を所定の時間遅延させる遅延回路であり、
TSCはSIN/COS制御信号SSCの入力端子であり、12DはSIN/
COS制御信号SSCと余剰計算回路14Aの出力信号とを加算
する加算器であり、14Bは加算器12Dの出力信号に対して
所定の剰余計算をする剰余計算回路であり、100Aは本発
明の第２の実施例の位相振幅変換回路であり、15A,15B
はともに位相振幅変換回路100Aの出力信号をラッチする
ラッチ回路であり、TBY,TRYはそれぞれディジタル化さ
れた色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）の入力端子であ
り、11A,11Bは色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）とラッ
チ回路15A,15Bの出力信号とをそれぞれ対応して乗算す
る乗算器であり、12Eは乗算器11A,11Bの出力信号を加算
する加算器であり、加算器12Eの出力をもってディジタ
ルカラーエンコーダ出力Ｃ（nT）としている。
この実施例の位相振幅変換回路100Aは、剰余計算回路
14Bからの位相信号θ２（nT）を入力し符号信号SS′及
び変換位相信号θ２（nT）′を出力する信号分離切換回
路110Aと、信号分離変換回路110Aからの変換位相信号θ
２（nT）′を振幅信号SA′に変換するLUT ROMによる変
換部120Aと、第１の実施例と同様に符号信号SS′に従っ
て変換部120Aからの振幅信号SS′をそのまま、又は符号
を反転した振幅信号として出力する符号修正回路130に
より構成される。
14Bからの位相信号θ２（nT）を入力し符号信号SS′及
び変換位相信号θ２（nT）′を出力する信号分離切換回
路110Aと、信号分離変換回路110Aからの変換位相信号θ
２（nT）′を振幅信号SA′に変換するLUT ROMによる変
換部120Aと、第１の実施例と同様に符号信号SS′に従っ
て変換部120Aからの振幅信号SS′をそのまま、又は符号
を反転した振幅信号として出力する符号修正回路130に
より構成される。
ここで、カラーエンコードすべきサブキャリア周波数
fSCと、標本化周波数ｆとの比がK:L（K:自然数、L:40倍
数である自然数）と表わされ、かつ、ＬはＮビットの２
進数であるとき、信号分離切換回路110Aは一例として第
４図に示すような構成となる。
fSCと、標本化周波数ｆとの比がK:L（K:自然数、L:40倍
数である自然数）と表わされ、かつ、ＬはＮビットの２
進数であるとき、信号分離切換回路110Aは一例として第
４図に示すような構成となる。
第４図において、TIIは余剰計算回路14Bからの位相信
号θ２（nT）の入力端子であり、114A,114B,114Cはそれ
ぞれ、位相信号θ２（nT）と一定値L/4,L/2,3L/4とを比
較する比較器であり、115A,115B,115Cはそれぞれ位相信
号θ２（nT）と一定値 との減算をする減算器であり、113Aは比較器114A〜114C
の比較結果に応じて位相信号θ２（nT）及び減算器115A
〜115Cの出力信号のうちの一つを選択して変換位相信号
θ２（nT）′として出力する切換回路である。
号θ２（nT）の入力端子であり、114A,114B,114Cはそれ
ぞれ、位相信号θ２（nT）と一定値L/4,L/2,3L/4とを比
較する比較器であり、115A,115B,115Cはそれぞれ位相信
号θ２（nT）と一定値 との減算をする減算器であり、113Aは比較器114A〜114C
の比較結果に応じて位相信号θ２（nT）及び減算器115A
〜115Cの出力信号のうちの一つを選択して変換位相信号
θ２（nT）′として出力する切換回路である。
次に、このディジタルカラーエンコーダの動作につい
て説明する。
て説明する。
入力端子TIより入力された一定値Ｋは、加算器12Cと
剰余計算回路14Aと遅延回路13Aとのループで構成される
積分回路によって位相信号θ１（nT）に変換される。
剰余計算回路14Aと遅延回路13Aとのループで構成される
積分回路によって位相信号θ１（nT）に変換される。
ここで、剰余計算回路14Aは一定値Ｌによる剰余計算
を行なう。よって位相信号θ１（nT）は、 θ１（nT）＝ｎ・k modulo L …………（９） のように表わされる。
を行なう。よって位相信号θ１（nT）は、 θ１（nT）＝ｎ・k modulo L …………（９） のように表わされる。
入力端子TSCより入力されるSIN/COS制御信号SSCは、
位相振幅変換回路100Aの出力をSIN値に対応させるとき
“0"を入力し、COS値に対応させるとき“L"/4を入力す
る。
位相振幅変換回路100Aの出力をSIN値に対応させるとき
“0"を入力し、COS値に対応させるとき“L"/4を入力す
る。
θ１（nT）の０〜Ｌの値を０〜２πの位相角に対応さ
せるため、θ１（nT）に“L"/4を加算することにより位
相角はπ/2だけ進み、SIN値をCOS値に変換することがで
きる。
せるため、θ１（nT）に“L"/4を加算することにより位
相角はπ/2だけ進み、SIN値をCOS値に変換することがで
きる。
また、剰余計算回路14Bで一定値Ｌによる剰余計算を
行うことにより、加算器12Dの出力は０〜（Ｌ−１）の
値に変換し位相信号θ２（nT）としている。この位相信
号θ２（nT）を位相振幅変換回路100Aにより変換する。
行うことにより、加算器12Dの出力は０〜（Ｌ−１）の
値に変換し位相信号θ２（nT）としている。この位相信
号θ２（nT）を位相振幅変換回路100Aにより変換する。
この位相振幅変換回路100Aにおいては、まず、信号分
離切換回路110Aにより、位相信号θ２（nT）を入力して
第１表に示すような符号信号SS′及び変換位相信号θ２
（nT）′を出力する。
離切換回路110Aにより、位相信号θ２（nT）を入力して
第１表に示すような符号信号SS′及び変換位相信号θ２
（nT）′を出力する。
変換部120Aは、 と表わされる変換を行う。
ここでＡは振幅、θ０″はθ２′で表わされる位相入
力の分解能の1/2倍の位相であり、π/2Nに等しい。
力の分解能の1/2倍の位相であり、π/2Nに等しい。
この変換部120Aの変換特性を、Ａ＝127,N＝9,L＝400
として第５図に示す。
として第５図に示す。
符号修正回路130は第１の実施例と同様に、変換部120
Aの出力SA′の符号を修正する。
Aの出力SA′の符号を修正する。
このようにして、所定のカラーサブキャリア周波数に
よる発振信号のSIN値と、COS値が位相振幅変換回路100A
の出力に得られる。
よる発振信号のSIN値と、COS値が位相振幅変換回路100A
の出力に得られる。
ラッチ回路15A,15Bはそれぞれ、位相振幅変換回路100
Aの出力のSIN値,COS値をラッチし、乗算器11A,11Bと加
算器12Eにより構成される演算回路により、（10）式で
表わされるカラー信号Ｃ（nT）が生成される。
Aの出力のSIN値,COS値をラッチし、乗算器11A,11Bと加
算器12Eにより構成される演算回路により、（10）式で
表わされるカラー信号Ｃ（nT）が生成される。
この様に、２πに相当する位相信号の値が２のべき乗
で無い場合でも、本発明は実施でき、第１の実施例と同
様に、従来は第８図に示すような変換特性をもつLUT RO
Mを必要としたものが、第５図に示すように、入力ビッ
ト幅で２ビット、出力ビット幅で１ビット小さくするこ
とができる。
で無い場合でも、本発明は実施でき、第１の実施例と同
様に、従来は第８図に示すような変換特性をもつLUT RO
Mを必要としたものが、第５図に示すように、入力ビッ
ト幅で２ビット、出力ビット幅で１ビット小さくするこ
とができる。
以上説明したように本発明は、信号分離切換回路と変
換部と符号修正回路とを設け、位相信号の全位相角をこ
の全位相角のうちの特定の範囲である基準位相角範囲内
の位相角に変換し、この変換された位相角に対して位相
角・振幅の変換を行い、この変換された振幅に対し位相
角の変換時の振幅の符号の情報により符号の修正を行う
構成とすることにより、変換部に使用するLUT ROMを、
入力ビット幅で２ビット、出力ビット幅で１ビット小さ
くすることができるためROM容量を小さくすることがで
き、かつ動作速度も速くすることができる効果がある。
換部と符号修正回路とを設け、位相信号の全位相角をこ
の全位相角のうちの特定の範囲である基準位相角範囲内
の位相角に変換し、この変換された位相角に対して位相
角・振幅の変換を行い、この変換された振幅に対し位相
角の変換時の振幅の符号の情報により符号の修正を行う
構成とすることにより、変換部に使用するLUT ROMを、
入力ビット幅で２ビット、出力ビット幅で１ビット小さ
くすることができるためROM容量を小さくすることがで
き、かつ動作速度も速くすることができる効果がある。
第１図は本発明の第１の実施例をディジタルFM変調器に
適用したときのブロック図、第２図は第１の実施例の変
換部の変換特性図、第３図は本発明の第２の実施例をデ
ィジタルカラーエンコーダに適用したときのブロック
図、第４図は第２の実施例の信号分離変換回路の具体例
を示す回路図、第５図は第２の実施例の変換部の変換特
性図、第６図は従来の位相振幅変換回路を適用したディ
ジタルFM変調器のブロック図、第７図は第６図に示され
た位相振幅変換回路の変換部の変換特性図、第８図は従
来のディジタルカラーエンコーダに適用される位相振幅
変換回路の変換部の変換特性図である。 11,11A,11B……乗算器、12A〜12E……加算器、13,13A…
…遅延回路、14A〜14B……剰余計算回路、15A,15B……
ラッチ回路、100,100A,100B……位相振幅変換回路、11
0,110A……信号分離切換回路、111……信号分離回路、1
12……反転器、113,113A……切換回路、114A〜114C……
比較器、115A〜115C……減算器、120,120A……変換部、
121……LUT ROM、130……符号修正回路、131……乗算
器、132……切換回路。
適用したときのブロック図、第２図は第１の実施例の変
換部の変換特性図、第３図は本発明の第２の実施例をデ
ィジタルカラーエンコーダに適用したときのブロック
図、第４図は第２の実施例の信号分離変換回路の具体例
を示す回路図、第５図は第２の実施例の変換部の変換特
性図、第６図は従来の位相振幅変換回路を適用したディ
ジタルFM変調器のブロック図、第７図は第６図に示され
た位相振幅変換回路の変換部の変換特性図、第８図は従
来のディジタルカラーエンコーダに適用される位相振幅
変換回路の変換部の変換特性図である。 11,11A,11B……乗算器、12A〜12E……加算器、13,13A…
…遅延回路、14A〜14B……剰余計算回路、15A,15B……
ラッチ回路、100,100A,100B……位相振幅変換回路、11
0,110A……信号分離切換回路、111……信号分離回路、1
12……反転器、113,113A……切換回路、114A〜114C……
比較器、115A〜115C……減算器、120,120A……変換部、
121……LUT ROM、130……符号修正回路、131……乗算
器、132……切換回路。
Claims (1)
- 【請求項１】所定の範囲の位相角の情報をもつ位相信号
を、この位相信号がとりうる全位相角のうちの特定の範
囲を基準位相範囲としかつこの基準位相角範囲の位相角
と対応する振幅の範囲を基準振幅範囲とし、前記位相信
号のとりうる全位相角と対応する振幅が前記基準振幅範
囲内にあるかこの基準振幅範囲内の振幅と絶対値は等し
いが符号が異なる振幅であるような振幅信号に変換する
位相振幅変換回路であって、前記位相信号の位相角が前
記基準位相角範囲内にあるときはそのままの位相角、前
記基準位相角範囲外にあるときはこの位相角と対応する
振幅を前記基準振幅範囲内の振幅と対応させてこれら振
幅の絶対値が等しい振幅となるような前記基準位相角範
囲内の位相角に変換した位相角の情報をもつ変換位相信
号を出力すると共に、この変換位相信号への変換時に相
対応する振幅の符号が異っていたか否かを示す符号の情
報をもつ符号信号を出力する信号分離切換回路と、前記
基準位相角範囲内の位相角をこの位相角と対応する前記
基準振幅範囲内の振幅に変換する変換テーブルを備え前
記変換位相信号のもつ位相角を前記基準振幅範囲内の振
幅に変換する変換部と、前記符号信号のもつ符号情報に
従って前記変換部の出力信号に対し符号の修正をする符
号修正回路とを有することを特徴とする位相振幅変換回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1004339A JP2864512B2 (ja) | 1989-01-10 | 1989-01-10 | 位相振幅変換回路 |
| US07/463,031 US5039987A (en) | 1989-01-10 | 1990-01-10 | Circuit for converting a phase signal to an amplitude signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1004339A JP2864512B2 (ja) | 1989-01-10 | 1989-01-10 | 位相振幅変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02184144A JPH02184144A (ja) | 1990-07-18 |
| JP2864512B2 true JP2864512B2 (ja) | 1999-03-03 |
Family
ID=11581683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1004339A Expired - Lifetime JP2864512B2 (ja) | 1989-01-10 | 1989-01-10 | 位相振幅変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5039987A (ja) |
| JP (1) | JP2864512B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0763124B2 (ja) * | 1993-02-24 | 1995-07-05 | 日本電気株式会社 | 直接デジタル周波数シンセサイザ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4270177A (en) * | 1979-06-20 | 1981-05-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Digital amplitude control for digital audio signal |
| US4331941A (en) * | 1980-02-29 | 1982-05-25 | Hewlett-Packard Company | Digital phase domain amplitude modulation method and apparatus |
| US4562414A (en) * | 1983-12-27 | 1985-12-31 | Motorola, Inc. | Digital frequency modulation system and method |
| NL8402319A (nl) * | 1984-07-23 | 1986-02-17 | Philips Nv | Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen. |
| GB8505527D0 (en) * | 1985-03-04 | 1985-04-03 | Digital Equipment Corp | Digitally implemented modulators |
| US4628286A (en) * | 1985-04-17 | 1986-12-09 | Rca Corporation | Digital frequency modulator |
-
1989
- 1989-01-10 JP JP1004339A patent/JP2864512B2/ja not_active Expired - Lifetime
-
1990
- 1990-01-10 US US07/463,031 patent/US5039987A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02184144A (ja) | 1990-07-18 |
| US5039987A (en) | 1991-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419484B2 (ja) | 変調器、送信器 | |
| US4048572A (en) | Adaptive correction of phase errors in noncoherent demodulation of carrier asymmetrically modulated with digital signals | |
| WO1996017287A1 (en) | Direct digital frequency synthesizer using sigma-delta techniques | |
| US4159527A (en) | Wave generator | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| US4718018A (en) | Digital method for synthesizing composite video signals | |
| US7437391B2 (en) | Numerically controlled oscillator and method of operation | |
| GB2103401A (en) | Digital filter circuits | |
| US4127047A (en) | Method of and apparatus for composing digital tone signals | |
| JP2864512B2 (ja) | 位相振幅変換回路 | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| JPH10150363A (ja) | ディジタルプログラマブル移相器及びこのような移相器を用いるａ／ｄ変換器 | |
| JP4086354B2 (ja) | マルチフォーマットビデオエンコーダ | |
| JPH0662422A (ja) | Ｐａｌエンコーダ | |
| JP3634934B2 (ja) | 変調回路、復調回路、および変調／復調システム | |
| JP2633938B2 (ja) | ディジタル三角関数発生装置 | |
| JP2763336B2 (ja) | 色情報信号処理装置 | |
| JPH08237033A (ja) | 位相変調回路 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| JPH118857A (ja) | デジタル色復調回路 | |
| JPH08265381A (ja) | 直交変調装置 | |
| AU660877B2 (en) | Differential detection demodulator | |
| JP2008193209A (ja) | 直交変調器 | |
| JPH06103893B2 (ja) | ディジタル位相変調器 | |
| JPH0732346B2 (ja) | デイジタルフイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |