JP2543241B2 - 変調器用ディジタルフィルタ - Google Patents
変調器用ディジタルフィルタInfo
- Publication number
- JP2543241B2 JP2543241B2 JP2225802A JP22580290A JP2543241B2 JP 2543241 B2 JP2543241 B2 JP 2543241B2 JP 2225802 A JP2225802 A JP 2225802A JP 22580290 A JP22580290 A JP 22580290A JP 2543241 B2 JP2543241 B2 JP 2543241B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission data
- output
- phase rotation
- control circuit
- read address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル変換器において送信データより
変調ベースバンド波形を生成する変調器用ディジタルフ
ィルタに関するものである。
変調ベースバンド波形を生成する変調器用ディジタルフ
ィルタに関するものである。
従来の技術 近年、電子機器のディジタル化に伴い、ディジタル変
調器として、送信データをディジタルフィルタに通して
変調ベースバンド波形を生成し、D/A変換後これをアナ
ログの直交振幅変調器に入力して変調波形を得る構成が
よく用いられている。
調器として、送信データをディジタルフィルタに通して
変調ベースバンド波形を生成し、D/A変換後これをアナ
ログの直交振幅変調器に入力して変調波形を得る構成が
よく用いられている。
従来、変調ベースバンド波形を生成する変調器用ディ
ジタルフィルタとしては記憶装置による表索引方式のも
のが一般に用いられている。
ジタルフィルタとしては記憶装置による表索引方式のも
のが一般に用いられている。
以下図面を参照しながら、上述した従来の変調器用デ
ィジタルフィルタの一例について説明する。
ィジタルフィルタの一例について説明する。
第６図は従来の変調器用ディジタルフィルタの構成を
示すブロック図である。
示すブロック図である。
第６図において、601は１シンボルがｄビットからな
る送信データ605と変調方式のシンボルレートに等しい
周波数のクロック606を入力としてｎシンボルからなる
送信データ系列608を順次出力するシフトレジスタ、602
はクロック606のｍ倍の周波数のクロック607を入力とし
てカウント値609を出力するｍ値のカウンタである。603
はシフトレジスタ601、及びカウンタ602よりなる制御回
路である。
る送信データ605と変調方式のシンボルレートに等しい
周波数のクロック606を入力としてｎシンボルからなる
送信データ系列608を順次出力するシフトレジスタ、602
はクロック606のｍ倍の周波数のクロック607を入力とし
てカウント値609を出力するｍ値のカウンタである。603
はシフトレジスタ601、及びカウンタ602よりなる制御回
路である。
604は送信データ系列608とカウント値609を入力とし
て変調ベースバンド波形の標本値の実数成分610と虚数
成分611を出力する記憶装置である。
て変調ベースバンド波形の標本値の実数成分610と虚数
成分611を出力する記憶装置である。
以上のように構成された従来の変調器用ディジタルフ
ィルタについて、以下その動作を説明する。
ィルタについて、以下その動作を説明する。
１シンボルがｄビットからなる送信データ605（a1,
（ｉ＝1,2,…））はシフトレジスタ601に入力され、ク
ロック606に従って過去ｎ個分の送信データ605からなる
送信データ系列608（ak+1,…,ak+n），（ｋ＝0,1,2,
…））が出力される。
（ｉ＝1,2,…））はシフトレジスタ601に入力され、ク
ロック606に従って過去ｎ個分の送信データ605からなる
送信データ系列608（ak+1,…,ak+n），（ｋ＝0,1,2,
…））が出力される。
また、ｍ値（ｍ＝2b、ｂは正整数）のカウンタ602は
クロック607に従って、１シンボル長内の時点を指定す
るｂ個のビットよりなるカウント値609（c,c＝0.1,…,m
−１）を順次出力する。
クロック607に従って、１シンボル長内の時点を指定す
るｂ個のビットよりなるカウント値609（c,c＝0.1,…,m
−１）を順次出力する。
送信データ系列608とカウント値609は記憶装置604の
アドレスへ入力される。
アドレスへ入力される。
記憶装置604には、送信データ系列608に対応する変調
ベースバンド波形の中央の１シンボル長の部分のｍ個の
標本値の実数成分YI1,…,YIm、及び虚数成分YQ1,…,YQm
が記憶されており、カウント値609に従って順次出力さ
れる。
ベースバンド波形の中央の１シンボル長の部分のｍ個の
標本値の実数成分YI1,…,YIm、及び虚数成分YQ1,…,YQm
が記憶されており、カウント値609に従って順次出力さ
れる。
このようにして、送信データに対応した変調ベースバ
ンド波形を得る。
ンド波形を得る。
発明が解決しようとする課題 しかしながら上記のような構成では、記憶装置604の
読み出しアドレス空間に（ｄ×ｎ＋ｂ）ビットを用いて
いるため、２（ｄ×ｎ＋ｂ）個の標本値を記憶する記憶
容量が必要であった。例えば４相の変調方式（ｄ＝２）
でロールオフフィルタ等を高精度で実現する場合、通常
ｎ＝７、ｍ＝８（ｂ＝３）程度の数値となり約13万個分
の標本値を記憶するための多量の記憶容量が必要であっ
た。このような多量の記憶容量の記憶装置を必要とする
ため、装置の小型化、及び低価格化ができないという問
題点を有していた。
読み出しアドレス空間に（ｄ×ｎ＋ｂ）ビットを用いて
いるため、２（ｄ×ｎ＋ｂ）個の標本値を記憶する記憶
容量が必要であった。例えば４相の変調方式（ｄ＝２）
でロールオフフィルタ等を高精度で実現する場合、通常
ｎ＝７、ｍ＝８（ｂ＝３）程度の数値となり約13万個分
の標本値を記憶するための多量の記憶容量が必要であっ
た。このような多量の記憶容量の記憶装置を必要とする
ため、装置の小型化、及び低価格化ができないという問
題点を有していた。
本発明は上記の問題点に鑑み、変調ベースバンド波形
を記憶するために必要な記憶装置の記憶容量を大幅に削
減した変調器用ディジタルフィルタを提供することを目
的とする。
を記憶するために必要な記憶装置の記憶容量を大幅に削
減した変調器用ディジタルフィルタを提供することを目
的とする。
課題を解決するための手段 上記の問題点を解決するために本発明の変調器用ディ
ジタルフィルタは、送信データに従って制御回路より出
力される読み出しアドレスを記憶装置に入力し、記憶装
置より出力される複素包絡線波形を位相回転回路に入力
して、制御回路より出力される位相回転情報に従って位
相回転させて変調ベースバンド波形を得るという構成を
備えたものである。
ジタルフィルタは、送信データに従って制御回路より出
力される読み出しアドレスを記憶装置に入力し、記憶装
置より出力される複素包絡線波形を位相回転回路に入力
して、制御回路より出力される位相回転情報に従って位
相回転させて変調ベースバンド波形を得るという構成を
備えたものである。
作用 本発明は上記した構成によって、ある複素包絡線波形
を記憶すればそれに対し位相回転を行なうことにより任
意の位相オフセットを加えた変調ベースバンド波形の生
成ができる。従って、相対的な変化が等しい複数の変調
ベースバンド波形のうち一つの波形だけを記憶すればよ
くなり、必要な記憶装置の容量が減少する。
を記憶すればそれに対し位相回転を行なうことにより任
意の位相オフセットを加えた変調ベースバンド波形の生
成ができる。従って、相対的な変化が等しい複数の変調
ベースバンド波形のうち一つの波形だけを記憶すればよ
くなり、必要な記憶装置の容量が減少する。
実施例 以下本発明の第１の実施例について、図面を参照しな
がら説明する。
がら説明する。
第１図は本発明の第１の実施例における変調器用ディ
ジタルフィルタの構成を示すブロック図である。
ジタルフィルタの構成を示すブロック図である。
第１図において、101は１シンボルがｄビットからな
る送信データ114を入力としてこれを順次差分した差分
送信データ115を出力する差分回路、102は差分送信デー
タ115と変調方式のシンボルレートに等しい周波数のク
ロック116を入力として、過去（ｎ−１）個分の差分送
信データ115からなる差分送信データ系列119を出力する
シフトレジスタ、103はクロック11のｍ倍の周波数のク
ロック117を入力としてカウント値120を出力するｍ値の
カウンタである。104は差分回路101、シフトレジスタ10
2、カウンタ103よりなる制御回路である。
る送信データ114を入力としてこれを順次差分した差分
送信データ115を出力する差分回路、102は差分送信デー
タ115と変調方式のシンボルレートに等しい周波数のク
ロック116を入力として、過去（ｎ−１）個分の差分送
信データ115からなる差分送信データ系列119を出力する
シフトレジスタ、103はクロック11のｍ倍の周波数のク
ロック117を入力としてカウント値120を出力するｍ値の
カウンタである。104は差分回路101、シフトレジスタ10
2、カウンタ103よりなる制御回路である。
105は差分送信データ系列119とカウント値120を入力
として、複素包絡線波形の標本値の実数成分121と虚数
成分122を出力する波形記憶装置である。106は位相回転
情報118に従って４個の係数123、124、125、126を出力
する係数記憶装置、107は実数成分121と係数123を入力
としてその乗算を行なう乗算器、108は虚数成分122と係
数124を入力としてその乗算を行なう乗算器、109は実数
成分121と係数125を入力としてその乗算を行なう乗算
器、110は虚数成分122と係数126を入力としてその乗算
を行なう乗算器、111は乗算器107の出力127と乗算器108
の出力128を入力として加算を行ない、その結果を実数
成分131として出力する加算器、112は乗算器109の出力1
29と乗算器110の出力130を入力として加算を行ない、そ
の結果を虚数成分132として出力する加算器である。113
は係数記憶装置106、乗算器107、108、109、110、加算
器111、112よりなる位相回転回路である。
として、複素包絡線波形の標本値の実数成分121と虚数
成分122を出力する波形記憶装置である。106は位相回転
情報118に従って４個の係数123、124、125、126を出力
する係数記憶装置、107は実数成分121と係数123を入力
としてその乗算を行なう乗算器、108は虚数成分122と係
数124を入力としてその乗算を行なう乗算器、109は実数
成分121と係数125を入力としてその乗算を行なう乗算
器、110は虚数成分122と係数126を入力としてその乗算
を行なう乗算器、111は乗算器107の出力127と乗算器108
の出力128を入力として加算を行ない、その結果を実数
成分131として出力する加算器、112は乗算器109の出力1
29と乗算器110の出力130を入力として加算を行ない、そ
の結果を虚数成分132として出力する加算器である。113
は係数記憶装置106、乗算器107、108、109、110、加算
器111、112よりなる位相回転回路である。
以上のように構成された変調器用ディジタルフィルタ
について、以下その動作を説明する。
について、以下その動作を説明する。
本実施例は第２図に示すように各符号点が複素平面上
で等間隔の位相差で並んでいるような符号点配置を持つ
位相変調方式に適する。
で等間隔の位相差で並んでいるような符号点配置を持つ
位相変調方式に適する。
送信データ114（ai,（ｉ＝1,2,…））は変調方式の符
号点に対応している。制御回路104に入力された送信デ
ータ114は、位相回転情報118として出力される。また送
信データ114は差分回路101に入力され si＝ai+1−ai（ｉ＝1,2,…） で得られる差分送信データ115（si,（ｉ＝1,2,…））を
出力する。
号点に対応している。制御回路104に入力された送信デ
ータ114は、位相回転情報118として出力される。また送
信データ114は差分回路101に入力され si＝ai+1−ai（ｉ＝1,2,…） で得られる差分送信データ115（si,（ｉ＝1,2,…））を
出力する。
差分回路101の出力115はシフトレジスタ102に入力さ
れ、クロック116に従って過去（ｎ−１）個分の差分送
信データ115からなる差分送信データ系列119（sk+1,…,
sk+1-1（ｋ＝0,1,2,…））が出力される。
れ、クロック116に従って過去（ｎ−１）個分の差分送
信データ115からなる差分送信データ系列119（sk+1,…,
sk+1-1（ｋ＝0,1,2,…））が出力される。
また、ｍ値（ｍ＝2b、ｂは正整数）のカウンタ103は
クロック117に従って、１シンボル長内の時点を指定す
るｂ個のビットよりなるカウント値120（c,c＝0,1,,…,
m−１）を順次出力する。
クロック117に従って、１シンボル長内の時点を指定す
るｂ個のビットよりなるカウント値120（c,c＝0,1,,…,
m−１）を順次出力する。
差分送信データ系列119とカウント値120は波形記憶装
置105のアドレスへ入力される。
置105のアドレスへ入力される。
波形記憶装置105には差分送信データ系列119に対応す
る符号点の変化を持つ、ある１つの複素包絡線波形が記
憶されている。
る符号点の変化を持つ、ある１つの複素包絡線波形が記
憶されている。
この複素包絡線波形について第３図を用いて詳述す
る。
る。
任意の１つの符号点を第２図の符号点配置より選び、
これを基準符号点Ａとする。
これを基準符号点Ａとする。
ある差分送信データ系列si（ｉ＝1,2,…,n−１）に対
して、差分した系列がsiと一致し、かつ、最終符号点が
Ａとなるような送信データ系列ａ′ｉ（ｉ＝1,2,…,n）
を次の反復演算で得る（第３図（ａ））。
して、差分した系列がsiと一致し、かつ、最終符号点が
Ａとなるような送信データ系列ａ′ｉ（ｉ＝1,2,…,n）
を次の反復演算で得る（第３図（ａ））。
ａ′ｎ＝Ａ ａ′ｉ＝ａ′i+1−si（ｉ＝1,2,…,n−１） この送信データ系列aiに対応する複素包絡線波形を求
め（第３図（ｂ））、中央の１シンボル長の部分のｍ個
の標本値の実数成分YI1,…,YIm、及び虚数成分YQ1,…,Y
Qmを求める（第３図（ｃ））。この標本値を波形記憶装
置105のアドレスs1,…,sn-1に対応する部分に記憶させ
ておき、カウント値120に従って順次出力する。
め（第３図（ｂ））、中央の１シンボル長の部分のｍ個
の標本値の実数成分YI1,…,YIm、及び虚数成分YQ1,…,Y
Qmを求める（第３図（ｃ））。この標本値を波形記憶装
置105のアドレスs1,…,sn-1に対応する部分に記憶させ
ておき、カウント値120に従って順次出力する。
このようにして出力された複素包絡線波形は最終符号
点が常にＡであるが、実際の最終符号点は位相回転情報
118で与えられる符号であり、時々刻々変化する。従っ
て、符号点Ａとの位相差θの位相オフセットを補正する
必要がある。
点が常にＡであるが、実際の最終符号点は位相回転情報
118で与えられる符号であり、時々刻々変化する。従っ
て、符号点Ａとの位相差θの位相オフセットを補正する
必要がある。
そこで、波形記憶装置105より出力された実数成分12
1、及び虚数成分122は位相回転回路113において、位相
回転情報118に従って角度θの位相回転を受け、所望の
変調ベースバンド波形が出力される。
1、及び虚数成分122は位相回転回路113において、位相
回転情報118に従って角度θの位相回転を受け、所望の
変調ベースバンド波形が出力される。
本実施例では位相回転回路113を係数記憶装置106と乗
算器107、108、109、110、及び加算器111、112で構成し
ている。
算器107、108、109、110、及び加算器111、112で構成し
ている。
一般に、複素数Ａ＋jBに対し複素平面上で角度θの位
相回転を行なった複素数Ａ′＋jB′は Ａ′＝Acosθ−Bsinθ Ｂ′＝Asinθ＋Bcosθ の交換で得られる。従って、係数記憶装置106に位相回
転情報118によって定まる2d通りの回転角度θに対応し
て、係数123,124,125,126の値として、各々、cosθ、−
sinθ、sinθ、cosθの値を記憶させておく。位相回転
情報は2d通りの値を持つので係数記憶装置には2d×４個
分の係数を記憶する必要がある。そして、係数123、12
4、125、126、及び実数成分121、虚数成分122を乗算
器、加算器を用いて上式の交換を行ない、位相オフセッ
トを補正した所望の変調ベースバンド波形を得る。
相回転を行なった複素数Ａ′＋jB′は Ａ′＝Acosθ−Bsinθ Ｂ′＝Asinθ＋Bcosθ の交換で得られる。従って、係数記憶装置106に位相回
転情報118によって定まる2d通りの回転角度θに対応し
て、係数123,124,125,126の値として、各々、cosθ、−
sinθ、sinθ、cosθの値を記憶させておく。位相回転
情報は2d通りの値を持つので係数記憶装置には2d×４個
分の係数を記憶する必要がある。そして、係数123、12
4、125、126、及び実数成分121、虚数成分122を乗算
器、加算器を用いて上式の交換を行ない、位相オフセッ
トを補正した所望の変調ベースバンド波形を得る。
以上のように本実施例によれば、波形記憶装置105に
は（ｎ−１）個の差分送信データ系列19とｂビットから
なるカウント値120がアドレスとして入力されるので、
アドレス空間はｄ×（ｎ−１）＋ｂビットとなる。
は（ｎ−１）個の差分送信データ系列19とｂビットから
なるカウント値120がアドレスとして入力されるので、
アドレス空間はｄ×（ｎ−１）＋ｂビットとなる。
従って、従来の変調器用ディジタルフィルタに比べて
記憶装置に与えるアドレスをｄビット削減することがで
き、必要な記憶容量を1/2dに減らすことができる。
記憶装置に与えるアドレスをｄビット削減することがで
き、必要な記憶容量を1/2dに減らすことができる。
以下本発明の第２の実施例について、図面を参照しな
がら説明する。
がら説明する。
第４図は本発明の第２の実施例における変調器用ディ
ジタルフィルタの構成を示すブロック図である。
ジタルフィルタの構成を示すブロック図である。
第４図において、401は１シンボルがｄビットからな
る送信データ411を入力としてこれを順次差分した差分
送信データ412を出力する差分回路、402は差分送信デー
タ412と変調方式のシンボルレートに等しい周波数のク
ロック413を入力として、過去（ｎ−１）個分の差分送
信データ412からなる差分送信データ系列417を出力する
シフトレジスタ、403はクロック413のｍ倍の周波数のク
ロック414を入力としてカウント値418を出力するｍ値の
カウンタである。404は差分回路401、シフトレジスタ40
2、カウンタ403よりなる制御回路である。
る送信データ411を入力としてこれを順次差分した差分
送信データ412を出力する差分回路、402は差分送信デー
タ412と変調方式のシンボルレートに等しい周波数のク
ロック413を入力として、過去（ｎ−１）個分の差分送
信データ412からなる差分送信データ系列417を出力する
シフトレジスタ、403はクロック413のｍ倍の周波数のク
ロック414を入力としてカウント値418を出力するｍ値の
カウンタである。404は差分回路401、シフトレジスタ40
2、カウンタ403よりなる制御回路である。
405は差分送信データ系列417とカウント値418、及び
送信データ411の一部の（ｄ−２）ビットよりなる位置
識別符号416を入力として、複素包絡線波形の標本値の
実数成分419と虚数成分420を出力する記憶装置である。
送信データ411の一部の（ｄ−２）ビットよりなる位置
識別符号416を入力として、複素包絡線波形の標本値の
実数成分419と虚数成分420を出力する記憶装置である。
406は実数成分419を入力として符号反転実数成分421
を出力する符号反転回路、407は虚数成分420を入力とし
て符号反転虚数成分422を出力する符号反転回路、408は
実数成分419及び虚数成分420と符号反転実数成分421と
符号反転虚数成分422と送信データ411の一部の２ビット
よりなる位相回転情報415を入力として実数成分423を出
力するセレクタ、409は実数成分419及び虚数成分420と
符号反転実数成分421と符号反転個数成分422と位相回転
情報415を入力として虚数成分424を出力するセレクタで
ある。410は符号反転回路406、407、セレクタ408、409
よりなる位相回転回路である。
を出力する符号反転回路、407は虚数成分420を入力とし
て符号反転虚数成分422を出力する符号反転回路、408は
実数成分419及び虚数成分420と符号反転実数成分421と
符号反転虚数成分422と送信データ411の一部の２ビット
よりなる位相回転情報415を入力として実数成分423を出
力するセレクタ、409は実数成分419及び虚数成分420と
符号反転実数成分421と符号反転個数成分422と位相回転
情報415を入力として虚数成分424を出力するセレクタで
ある。410は符号反転回路406、407、セレクタ408、409
よりなる位相回転回路である。
本実施例が第１の実施例と異なるのは、位相回転回路
410を符号反転回路406、407、及びセレクタ408、409を
用いて容易に構成し、乗算器、及び加算器を用いない点
である。
410を符号反転回路406、407、及びセレクタ408、409を
用いて容易に構成し、乗算器、及び加算器を用いない点
である。
以上のように構成された変調器用ディジタルフィルタ
について、以下その動作を説明する。
について、以下その動作を説明する。
本実施例は第４図（ａ）に示すように、複素平面にお
いて90゜単位で４つのグループに符号点を分割したと
き、各グループ間で符号点が点対称となるような符号点
配置を持つ変調方式に適する。
いて90゜単位で４つのグループに符号点を分割したと
き、各グループ間で符号点が点対称となるような符号点
配置を持つ変調方式に適する。
１シンボルがｄビットからなる送信データ411は変調
方式の符号点に対応しており、どのグループに属するか
を示す２ビットのグループ識別符号とグループ内の位置
を示すその他の（ｄ−２）ビットの位置識別符号からな
る。
方式の符号点に対応しており、どのグループに属するか
を示す２ビットのグループ識別符号とグループ内の位置
を示すその他の（ｄ−２）ビットの位置識別符号からな
る。
第４図（ｂ）、（ｃ）は送信データと変調方式の符号
点の対称の実例である。第４図（ｂ）は８相PSKの符号
点配置の一例を示した図で、また第４図（ｃ）は16QAM
の符号点配置の一例を示した図である。
点の対称の実例である。第４図（ｂ）は８相PSKの符号
点配置の一例を示した図で、また第４図（ｃ）は16QAM
の符号点配置の一例を示した図である。
制御回路404に入力された送信データ411はグループ識
別符号と位置識別符号とに分けられる。グループ識別符
号は位相回転情報415として出力され、位相識別符号416
は記憶装置405へ出力される。
別符号と位置識別符号とに分けられる。グループ識別符
号は位相回転情報415として出力され、位相識別符号416
は記憶装置405へ出力される。
差分回路401、シフトレジスタ402、及びカウンタ403
の動作は第１の実施例と同様である。
の動作は第１の実施例と同様である。
制御回路404より出力される差分送信データ系列417、
カウント値418及び位置識別符号416は記憶装置405のア
ドレスに入力される。
カウント値418及び位置識別符号416は記憶装置405のア
ドレスに入力される。
記憶装置405には差分送信データ系列417（s1,…,
sn-1）に対応する符号点の変化を持つ、ある１つの複素
包絡線波形が記憶されている。
sn-1）に対応する符号点の変化を持つ、ある１つの複素
包絡線波形が記憶されている。
つまり、最終符号点を第４図の符号点配置において、
グループ‘00'の内の位置識別符号416で指定される符号
点をＡとして ａ′ｎ＝Ａ ａ′ｉ＝ａ′i+1−si（ｉ＝1,2,…,n−１） で得られる送信データ系列ａ′1,…,a′ｎに対応する複
素包絡線波形の中央の１シンボル長の部分のｍ個の標本
値の実数成分Yi1,…,YIm、及び虚数成分YQ1,…,YQmが記
憶装置405のアドレスs1,…,sn-1、及び最終符号点の位
置識別符号416に対応する部分に記憶されており、カウ
ント値418に従って順次出力される。
グループ‘00'の内の位置識別符号416で指定される符号
点をＡとして ａ′ｎ＝Ａ ａ′ｉ＝ａ′i+1−si（ｉ＝1,2,…,n−１） で得られる送信データ系列ａ′1,…,a′ｎに対応する複
素包絡線波形の中央の１シンボル長の部分のｍ個の標本
値の実数成分Yi1,…,YIm、及び虚数成分YQ1,…,YQmが記
憶装置405のアドレスs1,…,sn-1、及び最終符号点の位
置識別符号416に対応する部分に記憶されており、カウ
ント値418に従って順次出力される。
このようにして出力された複素包絡線波形は最終符号
点が常にグループ‘00'内の符号点である。
点が常にグループ‘00'内の符号点である。
しかし、実際の最終符号点は符号点Ａと同じ位置識別
符号を持つが、位相回転情報415で示されるグループに
属する。従って、位相回転情報415に従って90゜単位で
グループ間の位相差θの位相補正を行なう必要がある。
符号を持つが、位相回転情報415で示されるグループに
属する。従って、位相回転情報415に従って90゜単位で
グループ間の位相差θの位相補正を行なう必要がある。
そこで、記憶装置405より出力された実数成分419、及
び虚数成分420は位相回転回路410において、位相回転情
報415に従って角度θの位相回転を受け、所望の変調ベ
ースバンド波形が出力される。
び虚数成分420は位相回転回路410において、位相回転情
報415に従って角度θの位相回転を受け、所望の変調ベ
ースバンド波形が出力される。
本実施例では位相回転回路を符号反転回路406、407、
及びセレクタ408、409で構成している。
及びセレクタ408、409で構成している。
本実施例では位相回転は90゜単位で行なわれるので以
下の変換を位相回転回路において行なう。
下の変換を位相回転回路において行なう。
θ＝０のとき Ａ′＝Ａ Ｂ′＝Ｂ θ＝π/2のとき Ａ′＝−Ｂ Ｂ′＝Ａ θ＝πのとき Ａ′＝−Ａ Ｂ′＝−Ｂ θ＝３π/2のとき Ａ′＝Ｂ Ｂ′＝−Ａ 記憶装置405から出力された実数成分419（YI1,…,
YIm）と虚数成分420（YQ1,…,YQm）、及び各々を符号反
転回路406、407に通して得られる符号反転実数成分421
（−YI1,…，−YIm）と符号反転虚数成分422（−YQ1,
…，−YQm）はセレクタ408、409へ入力される。
YIm）と虚数成分420（YQ1,…,YQm）、及び各々を符号反
転回路406、407に通して得られる符号反転実数成分421
（−YI1,…，−YIm）と符号反転虚数成分422（−YQ1,
…，−YQm）はセレクタ408、409へ入力される。
そして、制御回路404より出力された位相回転情報415
がセレクタ408、409の選択信号となる。
がセレクタ408、409の選択信号となる。
セレクタでは表１に示す規則によりデータを選択し出
力することにより位相回転を行ない、グループ間の位相
補正を行なった所望の変調ベースバンド波形を得る。
力することにより位相回転を行ない、グループ間の位相
補正を行なった所望の変調ベースバンド波形を得る。
以上のように、本実施例は位相回転回路を符号回転回
路、及びセレクタを用いて構成することにより、記憶装
置の記憶容量を従来の変調器用ディジタルフィルタに比
べて1/4に削減し、かつ位相回転回路の規模を比較的小
さくすることができる。
路、及びセレクタを用いて構成することにより、記憶装
置の記憶容量を従来の変調器用ディジタルフィルタに比
べて1/4に削減し、かつ位相回転回路の規模を比較的小
さくすることができる。
発明の効果 以上のように本発明は、送信データに従って制御回路
より出力される読み出しアドレスを記憶装置に入力し、
前記記憶装置より出力される複素包絡線波形を位相回転
回路に入力して前記制御回路より出力される位相回転情
報に従って位相回転させて変調ベースバンド波形を得る
という構成を備えたことにより、変調方式の変調ベース
バンド波形を記憶するために必要な記憶装置の記憶容量
を大幅に削減することができ、低価格で小型かつ低消費
電力の変調器用ディジタルフィルタを構成することがで
きる。
より出力される読み出しアドレスを記憶装置に入力し、
前記記憶装置より出力される複素包絡線波形を位相回転
回路に入力して前記制御回路より出力される位相回転情
報に従って位相回転させて変調ベースバンド波形を得る
という構成を備えたことにより、変調方式の変調ベース
バンド波形を記憶するために必要な記憶装置の記憶容量
を大幅に削減することができ、低価格で小型かつ低消費
電力の変調器用ディジタルフィルタを構成することがで
きる。
第１図は本発明の第１の実施例における変調器用ディジ
タルフィルタの構成を示すブロック図、第２図は第１の
実施例で用いられる変調方式の符号点配置図、第３図は
第１図の波形記憶装置に記憶される複素包絡線波形の標
本値の演算方法の説明図、第４図は本発明の第２の実施
例における変調器用ディジタルフィルタの構成を示すブ
ロック図、第５図は第２の実施例で用いられる変調方式
の符号点配置図、第６図は従来の変調器用ディジタルフ
ィルタの構成を示すブロック図である。 101……差分回路、102……シフトレジスタ、103……カ
ウンタ、104……制御回路、105……波形記憶装置、106
……係数記憶装置、107、108、109、110……乗算器、11
1、112……加算器、113……位相回転回路、114……送信
データ、115……差分送信データ、116……クロック、11
7……クロック、118……位相回転情報、119……差分送
信データ系列、120……カウント値、121……実数成分、
122……虚数成分、123、124、125、126……係数、127、
128、129、130……乗算器出力、131……実数成分、132
……虚数成分、401……差分回路、402……シフトレジス
タ、403……カウンタ、404……制御回路、405……記憶
装置、406、407……符号反転回路、408、409……セレク
タ、410……位相回転回路、411……送信データ、412…
…差分送信データ、413……クロック、414……クロッ
ク、415……位相回転情報、416……位相識別符号、417
……差分送信データ系列、418……カウント値、419……
実数成分、420……虚数成分、421……符号反転実数成
分、422……符号反転虚数成分、423……実数成分、424
……虚数成分、601……シフトレジスタ、602……カウン
タ、603……制御回路、604……記憶装置、605……送信
データ、606……クロック、607……クロック、608……
送信データ系列、609……カウント値、610……実数成
分、611……虚数成分。
タルフィルタの構成を示すブロック図、第２図は第１の
実施例で用いられる変調方式の符号点配置図、第３図は
第１図の波形記憶装置に記憶される複素包絡線波形の標
本値の演算方法の説明図、第４図は本発明の第２の実施
例における変調器用ディジタルフィルタの構成を示すブ
ロック図、第５図は第２の実施例で用いられる変調方式
の符号点配置図、第６図は従来の変調器用ディジタルフ
ィルタの構成を示すブロック図である。 101……差分回路、102……シフトレジスタ、103……カ
ウンタ、104……制御回路、105……波形記憶装置、106
……係数記憶装置、107、108、109、110……乗算器、11
1、112……加算器、113……位相回転回路、114……送信
データ、115……差分送信データ、116……クロック、11
7……クロック、118……位相回転情報、119……差分送
信データ系列、120……カウント値、121……実数成分、
122……虚数成分、123、124、125、126……係数、127、
128、129、130……乗算器出力、131……実数成分、132
……虚数成分、401……差分回路、402……シフトレジス
タ、403……カウンタ、404……制御回路、405……記憶
装置、406、407……符号反転回路、408、409……セレク
タ、410……位相回転回路、411……送信データ、412…
…差分送信データ、413……クロック、414……クロッ
ク、415……位相回転情報、416……位相識別符号、417
……差分送信データ系列、418……カウント値、419……
実数成分、420……虚数成分、421……符号反転実数成
分、422……符号反転虚数成分、423……実数成分、424
……虚数成分、601……シフトレジスタ、602……カウン
タ、603……制御回路、604……記憶装置、605……送信
データ、606……クロック、607……クロック、608……
送信データ系列、609……カウント値、610……実数成
分、611……虚数成分。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−202611（ＪＰ，Ａ) 特開 昭61−125260（ＪＰ，Ａ) 特開 昭51−104848（ＪＰ，Ａ)
Claims (3)
- 【請求項１】送信データを入力として、前記送信データ
を逐次差分演算して差分送信データを生成し、前記差分
送信データを直並列変換して読み出しアドレスとして出
力し、前記送信データを位相回転情報として出力する制
御回路と、前記読み出しアドレスに対応する複素包絡線
波形の中央の１データ分をあらかじめ記憶しておき、前
記制御回路より出力された前記読み出しアドレスに従っ
て前記複素包絡線波形を出力する記憶装置と、前記制御
回路より出力された前記位相回転情報に従って前記記憶
装置より出力された前記複素包絡線波形を位相回転させ
て変調ベースバンド波形を出力する位相回転回路とを具
備した変調器用ディジタルフィルタ。 - 【請求項２】前記制御回路は、１シンボルがｄビットか
らなる送信データを入力としてこれを順次差分する差分
回路と、１シンボルがｄビットからなる差分送信データ
を入力としてシンボルレートと等しいクロックで直並列
交換を行う直並列交換器と、シンボルレートのｍ倍のク
ロックでカウント動作するカウンタから構成され、前記
制御回路は、入力された前記送信データを位相回転情報
として出力し、前記差分回路は前記送信データを差分し
て前記差分送信データとして前記直並列変換器へ出力
し、前記直並列変換器は前記差分送信データを直並列変
換して上位読み出しアドレスとして出力し、前記カウン
タは０〜（ｍ−１）の値を下位読み出しアドレスとして
出力することを特徴とする請求項１記載の変調器用ディ
ジタルフィルタ。 - 【請求項３】前記記憶情報は、前記上位読み出しアドレ
ス（所定の個数の送信データの変化を示す）、下位読み
出しアドレス（１シンボルをｍ個にサンプリングした時
点を示す）に対応する変調ベースバンド波形の実数成分
及び虚数成分を記憶する請求項２記載の変調器用ディジ
タルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225802A JP2543241B2 (ja) | 1990-08-27 | 1990-08-27 | 変調器用ディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225802A JP2543241B2 (ja) | 1990-08-27 | 1990-08-27 | 変調器用ディジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04107031A JPH04107031A (ja) | 1992-04-08 |
| JP2543241B2 true JP2543241B2 (ja) | 1996-10-16 |
Family
ID=16835016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2225802A Expired - Fee Related JP2543241B2 (ja) | 1990-08-27 | 1990-08-27 | 変調器用ディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2543241B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929018B2 (ja) * | 1975-03-13 | 1984-07-17 | 日本電気株式会社 | 多信号誤差検出装置 |
| JPS61125260A (ja) * | 1984-11-21 | 1986-06-12 | Fujitsu Ltd | デイジタルｆｓｋ信号発生方式 |
| JPS62202611A (ja) * | 1986-03-03 | 1987-09-07 | Hitachi Ltd | ４相位相変調器用デイジタルフイルタ |
-
1990
- 1990-08-27 JP JP2225802A patent/JP2543241B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04107031A (ja) | 1992-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214867B2 (ja) | π／４ＤＱＰＳＫ変調方法 | |
| US5926065A (en) | Digital modulator having a digital filter including low-speed circuit components | |
| JP2968350B2 (ja) | 直交変調回路 | |
| KR100313981B1 (ko) | 디지털신호전송방법및전송용송신기 | |
| JP2853230B2 (ja) | ディジタルフィルタ装置 | |
| EP1583225B1 (en) | Digital frequency-upconverting circuit | |
| US5369378A (en) | Digital DQPSK modulator | |
| SE465494B (sv) | Foerfarande att kompensera foer olineariteter i en slutfoerstaerkare | |
| US4327439A (en) | Method for generating modem transmission signals with quadrature amplitude modulation | |
| JPH05252212A (ja) | ディジタル無線変調器 | |
| JPS58501570A (ja) | ベクトル成分アドレス方式を利用したディジタル・トランスミッタ | |
| JP2543241B2 (ja) | 変調器用ディジタルフィルタ | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| JPH0472425B2 (ja) | ||
| US4873500A (en) | Phase accumulation continuous phase modulator | |
| US6194977B1 (en) | State variable-based table-driven modulation signal generation | |
| JP2002208971A (ja) | 波形発生装置 | |
| CN110798420A (zh) | 一种内插倍数可变的gmsk调制实现方法 | |
| JPH08201110A (ja) | 内挿装置 | |
| JP2598851Y2 (ja) | π／４ＤＱＰＳＫエンコーダ | |
| JP2740373B2 (ja) | π／４シフトＱＰＳＫ直交変調器用ベースバンド信号生成器 | |
| JP3460873B2 (ja) | 多値レベル整形波形生成回路 | |
| JP3086492B2 (ja) | デジタル変調器 | |
| JP2002319988A (ja) | デジタル化直交位相変調器 | |
| CN110908633A (zh) | 坐标旋转数字计算器及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |