KR100313981B1 - 디지털신호전송방법및전송용송신기 - Google Patents

디지털신호전송방법및전송용송신기 Download PDF

Info

Publication number
KR100313981B1
KR100313981B1 KR1019930015600A KR930015600A KR100313981B1 KR 100313981 B1 KR100313981 B1 KR 100313981B1 KR 1019930015600 A KR1019930015600 A KR 1019930015600A KR 930015600 A KR930015600 A KR 930015600A KR 100313981 B1 KR100313981 B1 KR 100313981B1
Authority
KR
South Korea
Prior art keywords
constellation
filter response
truth table
shift register
weighted
Prior art date
Application number
KR1019930015600A
Other languages
English (en)
Other versions
KR940005013A (ko
Inventor
챨스죤헨더슨라첼
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR940005013A publication Critical patent/KR940005013A/ko
Application granted granted Critical
Publication of KR100313981B1 publication Critical patent/KR100313981B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
    • H04L25/03859—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping shaping using look up tables for partial waveforms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2021—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained
    • H04L27/2028—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained in which the phase changes are non-linear

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

심벌 표시 비트가 인코드 되고 변조 방법을 나타내는 성상도 점의 각각의 점에 할당되어 있는 디지털 변조기 각각의 성상도 점을 나타내는 벡터의 직교 성분은 진리표(14)에 포함되어 있으며 상기 진리표에는 컬럼과 로우가 있으며, 상기 컬럼 은 각각의 성상도 점을 포함하고 로우는 상대적인 동위상과 직교 성분값을 포함한다. 성상도 점에 데해 심벌의 할당에 응답하여 진리표에 있는 적절한 컬럼이 2 진워드에 따라 벙렬로 판독되고 워드 비트는 다수의 시프트 레지스터(SRI 네지 SR8)의 각각의 제 1 스테이지(S10)에 제공되며 상기 시프트 레지스터는 이전의(N-1) 심벌에 있어서 각각의 성분 값의 과정을 저장한다. 각 시프트 레지스터의 각각의 스테이지(S1 내지 S10)의 출력은 N 비트의 모든 조합에 대한 필터 응답 시퀀스를 저장하는 룩-업표(16)에 어드레스로서 제공되어 각각의 시프트 레지스터(SRI 내지 SR8)의 스테이지에 현재 저장된 특정한 비트 조합을 나타내는 가중된 필터 응답 시퀀스를 얻는다 동위상과 직교 위상 가중된 필티 응답 시퀀스는 조합되어 각각의 주파수 상승 변환 스테이지(18,20)에 제공되는 아날로그 신호로 변환된다.

Description

디지털 신호 전송 방법 및 전송용 송신기
제 1 도는 송신기의 블럭 다이아그램.
제 2 도는 π/4 DPQSK 변조 방법에서 점들의 성상도를 나타내는 빅터 다이아그램.
제 3 도는 진리표.
제4 도는 증가한 코사인 필터의 임펄스 응답의 일부를 도시한 다이아그램.
제 5 도는 본 발명의 일 실시예에 대한 블럭 다이아그램.
제 6 도는 본 발명의 다른 실시예에 대한 블럭 다이아그램
* 도면의 주요부분에 대한 부호의 설명
10 : 소스 11 : 인코더
12 : 차동 인코더 13 : 매핑 스테이지
30 : ROM 룩-업 표 52 : 타이밍 버퍼
본 발명은 디지털 신호 전송 방빕 및 전송용 송신기에 관한 것이다.
파형을 디지털 방식으로 합성할 때 다양한 디지털 값이 메모리로부터 판독되고 필터되어 에어 인터페이스를 통하거나 또는 동축 케이블나 광섬유와 같은 수송로(landline)를 통하여 전송되는 아날로그 파형이 생성된다.
이 작업을 실행하기 위해 아날로그 필터를 사용하면 확실하지 않다는 문제점이 있으며, 디지털 필터를 사용해서 원하는 필터링 특성을 실행하로자 한다던 상대적으로 비용이 많이 들고 실행하는데 필요한 곱셈의 수로 인해 그 동작 속도에 제약이 따르게 된다.
유럽 특허 명세서 EP 0 132 988 Bl 에는 2 진수 입력 데이터 스트림에 응답 해서 미리 결정된 시간과 주파수 특성을 갖는 정밀하게 제어된 파형을 위한 디지털 합성 기술의 실행에 대해 기재되어 있다. 상세히 설명하면 절단된 임펄스 응답 (truncated impulse response)이 저장되고 각각의 전송 심벌은 그 임펄스 응답의 성분에 가중(Weighting)을 제공한다. 집합적으로 현재 전송된 각각의 심벌은 각각의 전송 심벌 상대 값에 따라, 그 임펄스 함수에 할당된 가중과 이웃하는 각각의 임펄스 함수에 할당된 가중이 더해진 함수이다. 마지막으로, 이웃하는 전송 심벌의 임펄스에 기여하는 양(amount)을 현재의 전송 심벌로부터의 시간 관계 (temporal relationship)나 시간 변위(time displacement)와 고려해야만 한다. 상기 특허 명세서에는 다수의 실시예가 기재되어 있으며, 먼저, 제 1 도는, 4 레벨 신호를 사용하는 16 직교 진폭 변조 신호와 49(또는 262144) 어드레스 가능한 메모리 위치(addressable memory locations)가 필요한 9 임펄스 응답의 절단된 시퀀스에 관한 것이다. 다른 실시예, 즉, 제 8 도는 각각의 항이 몇몇 주어진 식에 따라 3개의 일치하는 항의 합으로 이루어진 부분적인 합(partial summations)에 의해 상기 어드레스 가능한 메모리 위치의 수가 감소되는 것에 대해 도시되어 있다. 결과적으로 각각의 부분적인 합은 더 적은 수의 어드레스를 필요로 하게 된다(그러므로 메모리를 적게 사용할 수 있다). 6 개의 ROM 이 주어진 실시예에서, 64 개의 메모리 위치를 필요로 하는 각각의 ROM은 26메모리 위치를 각각 필요로 하는 두개의 ROM 과 동일한 메모리 기능을 성취한다.
본 발명의 목적은 메모리 위치의 수를 감소하는 것이다.
본 발명의 한 관점에 따라 데이터 신호를 차동 인코딩 하는 단계와, 차동 인코드된 심벌을 진리표 수단을 사용해서 필터링 수단에 매핑하는 단계로서, 상기 진 리표 수단은 차동 인코딩 성상도(differential encoding constel1ation) 위에 각각 의 점을 나타내는 칼럼과 성상도 벡터의 각각의 성분 값을 나타내는 로우를 포함하며, 상기 각각의 성상도 점은 칼럼과 로우의 각각의 교차점의 2 진수 값으로 나타내지는, 상기 매핑하는 단계와, 연속하는 성상도 점들에 대응하는 2 진수 값들을 시프트 레지스터에 저장하는 단계와, 직교와 관련된 가중된 필터 응답 시퀀스를 얻기 위해 일련의 성상도 점들과 관련 있는 2진수 값을 사용하는 단계와, 가중된 필터 응답 시퀀스에 대응하는 아날로그 신호를 제공하는 단계, 및 상기 아날로그 신호를 주파수 상승 변환하는 단계를 포함하는 전송 데이터 신호에 대한 방법이 제공 된다.
상기 방법의 일 실시예에서는, 연속적인 비트들이 심벌로서 인코딩되며, 상기 심벌을 변조해서 원하는 특성을 갖는 디지털 필터링 수단에 인가하여 전송에 적절한 형태의 필터 응답 시퀀스를 생성하고, 상기 필터 응답 시퀀스들은 주파수 상승 변환을 위한 아날로그 신호로 변환되어 전송되며, 상기 심벌들을 진리표를 사용해서 변조 성상도의 각각의 점들에 할당되며, 변조 성상도의 점들은 각각의 점을 정의하는 벡터의 동위상 성분 및 직교 성분들로서 저장되며, 상기 진리표의 각각의 칼럼은 상기 성상도의 각각의 점과 관련 있고 진리표의 각각의 로우는 다수의 가능한 동위상 성분 및 직교 성분 값들중 하나를 나타내며, 각각의 성상도 점의 성분 값들은 특정의 칼럼과 로우의 각각의 교차점의 2 진수 값으로 나타내어지며, 진리표의 로우의 수에 수적으로 대응하는 다수의 시프트 레지스터 수단을 포함하는 디지털 필터링 수단에서는 디지털 필터링이 실시되며, 각각의 시프트 레지스터 수단은 필터 스펙트럼이 필요로 하는 심벌들의 수, N 에 대응하는 소정의 다수의 스테이지를 가지며, 각 시프트 레지스터 수단에 대한 입력은 진리표의 각각의 로우의 2진수 값을 수신하기 위해 접속되어 있으며, 각 시프트 레지스터의 스테이지들의 출력들은 N비트의 모든 조합에 대한 필터 응답 시퀀스를 저장하는 룩-업 표에 대한 입력 어드레스를 형성하며, 모든 동위상 성분과 모든 직교 위상 성분에 대한 가중된 필터 응답 시퀀스들의 합이 얻어지며, 각각의 합들에 대응하는 아날로그 값들은 직교와 관련된 주파수 상승 변환 수단에 인가된다.본 발명의 두 번째 관점에 따라, 데이터 신호를 차동 인코딩하는 수단과.차동 인코드된 심벌을 진리표 수단을 사용해서 필터링 수단에 매핑하는 수단으로서, 상기 진리표 수단은 차동 인코딩 성상도상의 각각의 점을 나타내는 칼럼과 성상도 벡터들의 각각의 성분 값들을 나타내는 로우를 포함하며, 상기 각각의 성상도상의 점은 칼럼과 로우의 각각의 교차점에서 2 진수 값으로 나타내지는, 상기 매핑 수단과, 연속하는 성상도 점들에 대응하는 2 진수 값들을 시프트 레지스터에 저장하는 저장 수단과, 직교와 관련된 가중된 필터 응답 시퀀스를 얻기 위한 일련의 성상도 점들과 관련 있는 2진수 값을 사용하는 수단과, 가중된 필터 응답 시퀀스에 대응하는 아날로그 신호를 제공하는 수단, 및 상기 아날로그 신호를 주파수 상승 변환 (frequency up convert)하는 주파수 상승 변환 수단을 포함하는 송신기가 제공된다.
송신기의 실시예는 디지털 신호를 수신하는 수단과, 상기 디지털 신호의 비트를 심벌(symbol)로서 인코딩하는 수단과, 변조 성상도의 벡터들의 성분들을 나타내는 진리표를 형성하는 수단을 포함하는 변조 수단으로서, 상기 진리표는 각각의 성상도 점을 위한 다수의 칼럼들과 다수의 가능한 동위상 성분 및 직교 성분 값들의 각각에 할당된 다수의 로우를 포함하며, 각각의 성상도 점의 성분 값들은 특정의 칼럼과 상기 로우들의 각각의 교차점의 2 진수 값으로 나타내어지는 상기 변조수단과, 상기 진리표의 로우의 수에 수적으로 대응하는 다수의 시프트 레지스터 수단을 포함하는 필터링 수단으로서, 각각의 시프트 레지스터 수단은 심벌의 수신에 응답해서 상기 진리표의 대응하는 로우로부터의 출력을 형성하는 N개의 스테이지를 가지는 상기 필터링 수단과, N 비트들의 모든 조합에 대한 필터 응답 시퀀스들을 저장하는 적어도 하나의 룩-업 표로서, 각각의 시프트 레지스터의 각각의 스테이지의 출력이 상기 룩-업 표에 대한 어드레스 입력을 형성하는 상기 룩-업 표와, 모든 동위상 성분들과 모든 직교 위상 성분들에 대한 가중된 필더 응답 시퀀스들의 합을 형성하는 수단과, 상기 필터링되어 가중된 응답 신호들의 각각의 합을 아날로그 신호로 변환하는 디지털 아날로그 변환 수단 및 상기 아날로그 신호들을 주파수 상승 변환하는 주파수 상승 변환 수단을 포함한다.
본 발명에 의해 룩-업 표의 크기가 현저하게 감소된다. 또한 가중된 위상및 직교 성분을 얻기 위해 필요한 어떤 곱셈이라도 2진수 "1"와 "0"을 사용할수 있어서 쉽게 실행될 수 있다.
본 발명을 예를 들고 첨부된 도면을 참조하여 기술한다.
제 1 도를 참조하여, 연속적인 2 진 비트를 포함하는 데이터 신호는 소스 (10)에서 발생한다. 비트는 인코더(11)애서 2 비트 심벌들로 적절하게 인코드된다. 이 심벌들은 차동 인코더(12)에 제공되어 스테이지(13)에서 적절한 그레이 코드 맵핑에 따라/4 DQPSK 로서 인코드된다. 인코더(12)의 동작에 대해서는 후술된다. 차동 인코드된 심벌 I 및 Q 에 관계되는 직교는 상숭 코사인 필터(raised cosine filters)(14,15)에 제공되며 이 필터는 필터 시퀀스를 발생하고 이 시퀀스는 재구성 필터(도시하지 않음)를 포함하는 각각의 디지털-아날로그 변환기 (DAC)(16,17)에 제공된다. DAC(16,17)의 아날로그 출력은 혼합기(18,20)에 제공되며 제공된 아날로그 출력은 국부 발진기(22)와/2 위상 시프터(Phase shifter)(24)에 의해 주파수 상승-변환된다. 혼합기(18,20)의 출력은 합계 스테이지(26)애서 합해져서 전승용 안테나(28)에 제공된다.
차동 인코더(12)와 맵핑 스테이지(13)의 동작을 제 2 도를 참조하여 기술한다. 관심되는 바를 명확히 하기 위해 그레이 코드 맵핑의 찬 형태를 참조하지만 본 발명을 아래 표에 도시된 다른 형태의 그레이 코드 맵핑으로 실행될 수 있다.
제 2 도에 도시된 벡터 다이아그림은/4 DQPSK 변조 방법의 8 개의 점을 나타낸다. 점들은 "0" 에서 "7" 까지 되어 있다. 그레이 코드 맵핑은 위의 표에서 형태 A 에 따라 되어 있다. "0" 점에서 시작할 때 두개의 비트 심벌이 00 이면 -3 을 더한다는 것이고 이것은 시계 방향으로 점 "5"로 3 개의 점을 진행시킨다는 것을 의미한다. 두개의 비트가 01 이면 +3 을 더한다는 것이고 이것은 "0"을 기준으로 삼아, 3개의 점을 점 "3"까지 반 시계 방향으로 성상도 주위를 진행시킨다는 것을 의미한다. 유사하게, 심벌 10 및 11 은 -1 과 +1 을 더하손 각각 차동 인코드 되며 이것은 "0"을 기준으로 할 때 점 "7" 또는 "1"로 진행한다는 것을 의미한다. 두 심벌 사이의 변환에 의해 변조가 표시된다.
벡터다이어그램에 관해 유념해야 할 다른 점은 디이어그램 상에 직교관련된 I 축과 Q 축이 겹쳐 있게 되며, 다이아그램상의 점 "0' 과 "4"는 1 축 상에서 원점으로 부터 같은 거리에 놓여 있으며, 점 "2" 와 "6" 도 Q 축 상에서 원점으로부터 같은 거리에 놓여 있으며 각각의 경우 원점으로 부터의 거리가 단위 거리(unitary)라는 점이며, 성상도 상의 각 점에 대한 좌표는 다음과 같게된다.
제 3 도는 진리표를 도시하며, 이 진리표에는 0 에서 7 까지의 컬럼이 성상도 점 '0" 에서 "7" 까지 관련되어 있고 Rl 에서 R8 까지 로우가 상대값 (relative value) 또는 I 와 Q 의 가중(weighting)과 관련되어 있다. 예를 들어 만일 칼럼 3 을 조회하면 그때의 I 값 및 Q 값은 각각 -0.7071 과 7.7071 이다. 2진수 1 와 0 으로 료힐된 상기 진리표를 사용하던 필터(14,15)를 간단하게 할 수 있다.
공지된 바에 같이 직사각형 필스(rectangular pulse)를 전송한다면 직사각형 펄스를 만드는데 고조파(harmonics)가 필요하기 때문에 넓은 주파수 대역(wide frequency band)이 요구된다. 이것은 이웃하는 채널과 공존해야 필요가 있기때문에 현실적으로 불가능하다. 인접한 채널 간섭을 피하기 위하여 데이터 신호를 효과적으로 필터링함으로써 인접한 채널의 과도한 간섭 없이도 데이터 신호를 전송 하고 수신할 수 있다. 제 4 도는 상승 코사인 필터의 임펄스 응답의 일부를 도시하며 상기 필터는 디지털 데이터 신호를 아날로그 형태로 전송하는데 사용된다.도시된 파형은 10 개의 심벌 주기 이상으로 확장되지만 주기의 수는 더 작게 혹은 더 크게 될 수도 있다. 10 개의 심벌 주기까지 확장되는 파형의 한가지 효과는 필터(16)로부터 나오는 I 와 Q 신호의 실제 아날로그 값이 선행 심벌과 뒤의 심벌에 의해 영향을 받는다는 점이다. 결과적으로 상기 필터를 룩-업 표로서 실행할 때, N심벌의 모든 조합 과정(history)을 아날로그 값으로서 저장시킬 필요가 있으며,여기서 N 은 제 4 도의 파형에서 사용된 심벌 수이다. 편의상 N=10 으로 하고 성상도의 8 가지 상태(또는 점) 각각은 3 비트로 표현된다고 가정한다. 그러면 10심벌의 모든 가능한 과정을 저장하기 위하여 (23)10비트(또는 810비트)의 저장장치가 필요하다.
본 발명에 따라 송신기는 제 3 도에 도시된 진리표를 사용하여, 상기 요구되는 저장장치를 감소시키고 그렇게 함으로서 상기 과정은, N 심벌의 반대로서, N 비트 또는 2 진수 값의 모든 조합에 대하여 필터 응답 시퀀스로서 저장될 수 있다. 결과적으로 메모리 위치의 수는 210, 즉 1024 이다. 송신기 실행에 따라,필더 응답 시퀀스는 그 로우에 제공된 가중치를 반영해야 하며, 제 3 도의 오른쪽 컬럼에 나타나 있다. 가중은 적어도 두가지 방법이 고려될 수 있으며, 첫 번째는 제5 도에 도시된 바와 같이 필터 응답 시퀀스를 가중으로 곱하거나 또는 제 6 도에 도시된 바와 같이 필터 응답 시퀀스 판독이 이미 가중된 8 가지 ROM 을 가지는 것이다.
다른 경우에 I 와 Q 성분에 대한 동시 가중된 필터 응답 시퀀스가 각각 합해지고 그 합은 DAC(16,17)(제 1 도 참조)에서 아날로그 값으로 변환되어 혼합기 (18,20)에 제공된다.
제 5 도를 참조하면, 맵핑 스테이지(13)는 제 3 도에 도시된 진리표를 포함한다. 맵핑 스테이지(13)의 Rl 내지 R8 의 각 로우는 SRI 내지 SR8 의 시프트 레지스터에 각각 결합된 출력을 가지며, 각 시프트 레지스터는 그 로우와 연관된 비트 또는 2 진 값의 과정을 저장한다. SRI 네지 SR8 의 각 시프트 레지스터에 있는 스테이지의 수는 N 값과 일치하며, 설명을 편리하게 하기 위해, S1 내지 S10 의 10스테이지가 도시되어 있다. 스테이지 S1 은 가장 오래된 엔트리를 유지하고 S10은 최신 엔트리를 유지한다. 시프트 레지스터가 각 심벌 주기 후에 색인이 붙여질때 가장 오래된 엔트리는, 스테이지가 최신 엔트리가 들어갈 방을만들기 위해 내용을 이동시키는 것에 따라 떨어진다. SRI 내지 SR8 의 각 시프트 레지스터에 대한 10 볼트 출력은 한 심벌 주기 동안 ROM 룩-업 표(30)에 연속으로 제공되며 이 ROM 룩-업 표는 10 비트의 모든 조합에 대한 필터 응답 시퀀스를 저장한다. 각각의 필터 응답 시퀀스는 M 값을 포함하며, 이 M 은 정수로서 예를 들면 4의 값을 가진다. 어드레스된 필터 응답 시퀀스의 모든 M 값은 심벌 주기 동안 판독된다. 필터 응답 시퀀스의 M 값중 선택된 값은 SR1 내지 SR8 의 시프트 레지스터의 출력으로 구성된 값에 부가 어드레스 비트를 첨부함으로써 결정된다. 상기부가 비트, 예를 들어 00, 01, 10, 11 은 ROM 룩-업 표에 연결된 클럭(50)에 의해 생성된다. 그러므로 SRI 내지 SR8 의 시프트 레지스터의 제1 소인(sweep)동안 부가 어드레스 비트 00 은 각 어드레스에 첨부되고 첫 번째 M 값은 판독되어 타이밍 버퍼(52)에 저장된다. 최종 소인에서는, 모든 값이 31 내지 38의 각 출력 데이터 경로상에서 동시에 판독된다. SRI 내지 SR8 의 시프트 레지스터 출력은 다시 소인되고 부가 어드레스 비트, 즉 01 이 각 ROM 어드레스 비트에 첨부되어 필터 응답 시퀀스의 두 번째 값이 판독됨으로써 31 에서 38 까지의 각 출력 데이터 경로상으로 동시에 판독되기 이전에 타임 버퍼(52)에서 유지된다. 상기 사이클은 각각 의 다른 값에 대해서도 반복된다.
설명의 이해를 돕기 위해. 차동 인코드된 심벌이 성상도 점0, 5, 6, 1, 0.3, 4, 7, 2, 1 에 대하는 것으로 한다. 그러므로 제 1 스테이지, 즉 SRI 내지 SR8 의 시프트 레지스터에 대한 S1 은 도시된 바와 같이 성상도즐 "0"의 진리표에 있는 2 진수 값을 저장한다. 연속하는 성상도 점에 대한 2 진 값은 SRI 내지 SRS의 시프트 레지스터에 대한 S2 내지 S10 의 각 스테이지에 저장된다. 연속하는 심벌 주기 동안 그리고 시프트 레지스터로 새로운 심벌이 클럭되기 전에,SR1내지 SR8 의 각 시프트 레지스터는 순서대로 소인의 연속으로 고려된다. SRI 내지 SR8의 8 개의 시프트 레지스터의 10 비트 출력들은 어드레스들로서 룩-업 표(30)에 한 심벌 주기 동안 순차적으로 인가되며, 상기 룩-업 표는 직절한 출력 데이터 경로 상으로 필터 응답 시퀀스의 한 값을 순서대로 제공한다. 예를 들어, 시프트 레지스터 SR4 는 2 진수 값 0100010000 을 포함하고, 이 값은(첨부된 어드레스 비트와 함께) 룩-업 표(30)로의 입력 어드레스를 구성한다. 상기 어드레스에 대응하는 필터 응답 시퀀스의 미리 선택된 값은 판독되어 타이밍 버퍼(52)에 제공되며,상기 타이밍 버퍼로부터 상기 값이 데이터 경로(34)상에서 판독된다.
31 에서 38 까지의 데이터 경로에서 얻은 필터 응답 시퀀스의 값은 진리표의 Rl 내지 R8 의 로우에 각각 제공된 값에 따라 가중되어야 한다. 이것은 I 와 Q 값에 대하여 각각의 곱셈기(40,42)에서 행해진다. 각각의 곱셈기(40.42)는 41A 에서 41D 까지 그리고 43A 에서 43D 까지의 각각 4 스테이지를 포함한다. 데이터 경로 (31,35)로 필터 응답 시퀀스를 수신하는 스테이지 41A, 43A 는 시퀀스를 1 로 곱함 에 따라 스테이지를 포함할 수 있다. 스테이지 41B, 43B 는 데이터 경로(32,36)상의 필터 응답 시퀀스를 -1 로 곱함에 따라 하나 또는 두개의 보상 회로(complement circuit)를 포함할 수 있다. 스테이지 41D, 43D 가 데이터 경로(34,38)상의 필터 응답 시퀀스를 -0.7071 로 곱할 때 스테이지 41C, 43C 는 데이터 경로(32,36)상의 필터 응답 시퀀스를 0.7071 로 곱한다. 각 곱셈기의 각각의 스테이지에서 나오는 출력은 덧셈기(44,46)에서 각각 합해진다. 덧셈기(44,46)의 출력은 DAC(16,17)에 제공되어 그 아날로그 출력이 주파수 상승 변환되고 그 결과가 안테나(28)로 제공되기 전에 합해진다.
제 6 도는 다른 실시예를 도시하며, 이 실시때에는 4 개씩 두 그룹으로 된 여덟, 또는 그 이상의 301 에서 308 까지의 룩-업 표가 SR1 네지 SR8 의 시프트 레지스터의 스테이지에 병렬로 연결되어 있다. 설명의 편의상 SB1내지 SR8의 각 시프트 레지스터는 제 5 도에 도시된 바와 같이 10개의 출력 대신에 8개의 출력을 가지는 것으로 도시되어 있다. 301 에서 308 까지의 각 룩-업표에 있는 필터 응답 시퀀스는 요구된 바에 따라 이미 가중되어 있어서, 제 5 도에 도시된 바와 같은 타이밍 버퍼나 곱셈기(40,42)는 필요하지 않다. 앞에 기술한 바와 같은 주파수 상승 -변환에 있어서 심벌 주기 동안 I 와 Q 의 필터 응답 시퀀스의 각각의 값은 병렬로 판독되고, 덧셈기(44,46)에서 합해져서 아날로그 신호로 변환되어 그 결과가 혼합기 (mixer )들(18,20)에 제공된다
본 발명은 π/4 DQPSK 변조를 참조하여 기술되었지만 다른 변조 방법에도 적용될 수 있다.
이상 기재된 본 발명으로부터 당 분야에 익숙한 기술인은 다른 변형을 실시 할 수 있다는 것을 이해할 수 있다. 그러한 변형은 송신기, 변조기 및 이들 장치의 구성 부품의 설계, 제조 및 사용에서 이미 공지되어 있는 다른 형태에도 적용할수 있으며 이미 기술된 형태 대신에 또는 부가적으로 사용될 수도 있다. 특허청구 범위가 본 발명의 특별한 조합에 대해 상기 응용에 정해져 있을지라도, 본 발명의 기술의 범주가 명료하거나 또는 불명료하거나 또는 이에 의한 일반화된 것이든 간에 여기서 설명한 형태에 대해 새로운 형태나 새로운 조합이 또한 포함되며 청구항에 청구된 바와 같이 동일한 발명에 관계 있든 없든 또는 본 발명에서 실행된 바와 같이 어느 또는 모든 동일한 기술적 문제를 완화하든 못하든 간에 이해되어야만 한다. 본 출원인은 이로부터 유도해 낸 본 응용의 실행 중에 또는 어느 다른 응용의 실행 중에 상기 형태나 그 형태의 조합에 새로운 청구범위가 징해질 수 있다는 것을 알리는 바이다.

Claims (10)

  1. (정정) 데이터 신호들을 전송하는 방법에 있어서, 상기 데이터 신호들을 차동 인코딩 하는 단계와,차동 인코딩된 심벌들을 진리표 수단을 사용해서 필터링 수단에 매핑하는 한 단계로서, 상기 진리표 수단은 차동 인코딩 성상도상의 각각의 점을 나타내는 칼럼들과 성상도 벡터들의 각각의 성분 값들을 나타내는 로우들을 포함하며, 상기 각각의 성상도 점은 칼럼과 로우의 각각의 교차점에서 2 진수 값으로 나타내지는, 상기 매핑 단계와,연속하는 성상도 점들에 대응하는 2 진수 값들을 시프트 레지스터 수단에 저장하는 단계와,직교와 관련된 가중된 필터 응답 시퀀스들을 얻기 위해 일련의 성상도 점들에 관한 2진수 값을 사용하는 단계와,상기 일련의 가중된 필터 응답 시퀀스들에 대응하는 아날로그 신호들을 제공하는 단계, 및 상기 아날로그 신호들을 주파수 상승 변환하는 단계를 포함하는 데이터 신호전송 방법.
  2. (징정) 연속적인 비트들이 심벌들로서 인코딩되며, 상기 심벌들을 변조해서 원하는 특성을 갖는 디지틸 필터링 수단에 인가하여 전송에 적절한 형태의 필터 응답 시퀀스를 생성하고, 상기 필터 응답 시퀀스들은 전송을 위한 주파수 상승 변환을 위해 아날로그 신호로 변환되는 디지털 신호 전송 방법으로서.상기 심벌들은 진리표를 사용해서 변조 성상도의 각각의 점들에 할당되며,변조 성상도의 점들은 각각의 점을 정의하는 벡터의 동위상 성분 및 직교 성분들로서 저장되며, 상기 진리표의 각각의 칼럼은 상기 성상도의 각각의 점과 관련 있고 진리표의 각각의 로우는 다수의 가능한 동위상 성분 및 직교 성분 값들 중 하나를 나타내며, 각각의 성상도 점의 성분 값들은 특정한 칼럼과 로우의 각각의 교차점의 2 진수 값으로 나타내어지며,진리표의 로우의 수에 수적으로 대웅하는 다수의 시프트 레지스터 수단을 포함하는 디지털 필터링 수단에서 디지털 필터링이 실시되며, 각각의 시프트 레지스터 수단은 필터 스펙트럼이 필요로 하는 심벌들의 수, N에 대응하는 소정의 다수의 스테이지를 가지며, 각 시프트 레지스터 수단에 대한 입력은 진리표의 각각의 로우의 2 진수 값을 수신하기 위해 접속되어 있으며, 각 시프트 레지스터의 스테이지들의 출력들은 N 비트의 모든 조합에 대한 필터 응답 시퀀스를 저장하는 룩-업표에 대한 입력 어드레스를 형성하며,모든 동위상 성분들과 모든 직교 위상 성분들에 대한 가중된 필터 응답 시퀀스들의 합이 믿어지며,각각의 합들에 대응하는 아날로그 값들은 직교와 관련된 주파수 상승 변환 수단에 인가되는, 디지털 신호 전송 방법.
  3. (정정) 제 2 항에 있어서,상기 필더 응답 시퀀스는 각각의 동위상 및 직교 필터 응답 시퀀스들을 각각 가중 인자로 곱셈을 하는 곱셈 수단에 인가하여 가중하는 것을 특징으로 하는 디지털 신호 전송 방법.
  4. (정정) 제 2 항에 있어서,상기 필터 응답 시퀀스들은 적어도 두 개의 룩-업 표를 가짐으로써 가중되며, 상기 룩-업 표들중 적어도 하나에 저장된 값들은 상기 필터 응답 시퀀스와 그가중 인자의 곱인 것을 특징으로 하는 디지털 신호 전송 방법.
  5. (정정) 제 1 항에 있어서, 변조 방법은 π/4 DQPSK 인 것을 특징으로 하는 디지털 데이터 전송방법
  6. (정정) 데이터 신호를 차동 인코딩 하는 수단과, 차동 인코딩된 심벌을 진리표 수단을 사용해서 필터링 수단에 매핑하는 수단으로서, 상기 진리표 수단은 차동 인코딩 성상도상의 각각의 점을 나타내는 칼럼들과 성상도 벡터들의 각각의 성분 값들을 나타내는 로우들을 포함하며, 상기 각각의 성상도 점은 칼럼과 로우의 각각의 교차점의 2 진수 값으로 나타내지는, 상기 대핑 수단과,연속하는 성상도 점들에 대응하는 2 진수 값들을 저장하는 시프트 레지스터수단과,직교와 관련된 가중된 필터 응답 시퀀스들을 얻기 위해 일련의 성상도 점들에 관한 2진수 값을 사용하는 수단과, 상기 일련의 가중된 필터 응답 시퀀스들에 대응하는 아날로그 신호들을 제공하는 수단및,상기 아날로그 신호들을 주파수 상승 변환하는 수단을 포함하는, 송신기.
  7. (정정) 디지털 신호를 수신하는 수단과, 상기 디지털 신호의 비트를 심벌로서 인코딩하는 수단과, 변조 성상도의 벡터들의 성분들을 나타내는 진리표를 형성하는 수단을 포함하는 변조 수단으로서, 상기 진리표는 각각의 성상도 점을 위한 다수의 칼럼들과, 다수의 가능한 동위상 성분 및 직교 성분 값들의 각각에 각각 할당된 다수의 로우들을 포함하며, 각각의 성상도 점의 성분 값들은 특정의 칼럼과 글기 로우들의 각각의 교차전의 2 진수 값으로 나타내어지는, 상기 변조 수단과, 상기 진리표의 로우의 수에 수직으로 데응차는 다수의 시프프 레지스터 수단을 포함하는 필터링 수단으로서, 각각의 시프트 레지스터 수단은 심벌의 수신에 응답해서 상기 진리표의 대응하는 로우로부터의 출력을 저장하는 N개의 스테이지를 가지는, 상기 필터링 수단과, N 비트들의 모든 조합에 대한 필터 응답 시퀀스들을 저장하는 적어도 하나의 룩-업 표로서, 각각의 시프트 레지스터의 각각의 스테이지의 출력이 상기 룩-업 표에 대한 어드레스 입력을 형성하는, 상기 룩-업 표와, 모든 동위상 성분들과 모든 직교 위상 성분들에 대한 가중된 필터· 응답 시퀀스들의 합을 형성하는 수단과, 상기 필터링되어 가중된 응답 신호들의 각각의 합을 아날로그 신호들로 변환 수단및 상기 아날로그 신호들을 주파수 상승 변환하는 직교 상승변환 수단을 포함하는, 송신기.
  8. (정정) 제 7 항에 있어서, 상기 진리표의 출력을 가중 인자로 곱하는 수단을 특징으로 하는 송신기.
  9. (정정) 제 7 항에 있어서, 다수의 룩-업 표가 존재하며, 각각의 룩-업 표는 각각의 가중 인자로 곱해지는 필터 응답 시퀀스들의 곱들을 포함하는 것을 특징으로 하는 송신기.
  10. (정정) 제 7 항에 있어서, 상기 변조 수단은 π/4 DQPSK 변조기를 포함하는 것을 특징으로 하는 송신기.
KR1019930015600A 1992-08-25 1993-08-12 디지털신호전송방법및전송용송신기 KR100313981B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB929218009A GB9218009D0 (en) 1992-08-25 1992-08-25 A method of,and transmitter for,transmitting a digital signal
GB9218009.0 1992-08-25

Publications (2)

Publication Number Publication Date
KR940005013A KR940005013A (ko) 1994-03-16
KR100313981B1 true KR100313981B1 (ko) 2001-12-28

Family

ID=10720890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015600A KR100313981B1 (ko) 1992-08-25 1993-08-12 디지털신호전송방법및전송용송신기

Country Status (6)

Country Link
US (1) US5428643A (ko)
EP (1) EP0584872B1 (ko)
JP (1) JPH06188927A (ko)
KR (1) KR100313981B1 (ko)
DE (1) DE69323252T2 (ko)
GB (1) GB9218009D0 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631398B1 (en) * 1993-06-25 2004-11-17 Matsushita Electric Industrial Co., Ltd. Method and apparatus for waveform shaping of packet data
US5604770A (en) * 1994-10-13 1997-02-18 Hewlett-Packard Company PI/4 DQPSK modulation with coarse mapper precession and fine filter precession
US5764693A (en) * 1994-11-14 1998-06-09 Research In Motion Limited Wireless radio modem with minimal inter-device RF interference
US5619531A (en) * 1994-11-14 1997-04-08 Research In Motion Limited Wireless radio modem with minimal interdevice RF interference
EP0797877A1 (en) * 1994-12-12 1997-10-01 BRITISH TELECOMMUNICATIONS public limited company Digital transmission system for encoding and decoding attribute data into error checking symbols of main data
KR100239169B1 (ko) * 1996-04-04 2000-01-15 윤종용 파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치
US5822371A (en) * 1997-02-14 1998-10-13 General Datacomm Inc. Mapper for high data rate signalling
US6865170B1 (en) 1997-06-19 2005-03-08 Idt Corporation Metropolitan wide area network
PL338077A1 (en) 1997-07-09 2000-09-25 Winstar Communications Computer-controlled wide-band wireless communication system
US6757268B1 (en) 1997-07-21 2004-06-29 Winstar Corporation Metropolitan wide area network
US6061821A (en) * 1998-01-09 2000-05-09 The United States Of America As Represented By The Secretary Of The Navy Context based error detection and correction for binary encoded text messages
FR2777145B1 (fr) 1998-04-02 2000-04-28 Alsthom Cge Alcatel Modulateur multiporteuses large bande et procede de programmation correspondant
US6194977B1 (en) * 1998-05-05 2001-02-27 Lucent Technologies Inc. State variable-based table-driven modulation signal generation
JP2000341351A (ja) * 1999-05-28 2000-12-08 Mitsumi Electric Co Ltd 直交変調器のバイアス回路
US6654431B1 (en) 1999-09-15 2003-11-25 Telcordia Technologies, Inc. Multicarrier personal access communication system
US6700926B1 (en) * 1999-12-10 2004-03-02 Nokia Corporation Method and apparatus providing bit-to-symbol mapping for space-time codes
US7046738B1 (en) * 2000-02-08 2006-05-16 Ericsson Inc. 8-PSK transmit filtering using reduced look up tables
AU2002214922A1 (en) * 2000-08-31 2002-04-08 Huawei Technologies Co., Ltd. Method and apparatuses of 8psk modulation
US6549153B2 (en) * 2000-10-25 2003-04-15 Telefonaktiebolaget Lm Ericsson (Publ) Digital to analog conversion method and apparatus
US7173551B2 (en) * 2000-12-21 2007-02-06 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
JP3506330B2 (ja) 2000-12-27 2004-03-15 松下電器産業株式会社 データ送信装置
US7693179B2 (en) * 2002-11-29 2010-04-06 Panasonic Corporation Data transmission apparatus using a constellation rearrangement
US6892341B2 (en) 2001-02-21 2005-05-10 Matsushita Electric Industrial Co., Ltd. Data transmission apparatus using a constellation rearrangement
US7307569B2 (en) 2001-03-29 2007-12-11 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
US7149256B2 (en) 2001-03-29 2006-12-12 Quellan, Inc. Multilevel pulse position modulation for efficient fiber optic communication
DE60238602D1 (de) 2001-04-04 2011-01-27 Quellan Inc Verfahren und system zum decodieren von mehrpegelsignalen
US20030030873A1 (en) * 2001-05-09 2003-02-13 Quellan, Inc. High-speed adjustable multilevel light modulation
ATE303687T1 (de) * 2001-11-16 2005-09-15 Matsushita Electric Ind Co Ltd Hybrides arq verfahren zur datenpaketübertragung
ATE309652T1 (de) * 2001-11-16 2005-11-15 Matsushita Electric Ind Co Ltd Arq wiederübertragungsverfahren mit inkrementaler redundanz unter verwendung von bit umordnungsarten
US7212580B2 (en) 2002-02-15 2007-05-01 Quellan, Inc. Multi-level signal clock recovery technique
US6816101B2 (en) * 2002-03-08 2004-11-09 Quelian, Inc. High-speed analog-to-digital converter using a unique gray code
US20030198478A1 (en) * 2002-04-23 2003-10-23 Quellan, Inc. Method and system for generating and decoding a bandwidth efficient multi-level signal
JP2004013681A (ja) * 2002-06-10 2004-01-15 Bosu & K Consulting Kk 名刺情報管理システム
AU2003256569A1 (en) 2002-07-15 2004-02-02 Quellan, Inc. Adaptive noise filtering and equalization
KR100450764B1 (ko) 2002-10-10 2004-10-01 한국전자통신연구원 성좌 매핑 장치 및 매핑방법
AU2003287628A1 (en) 2002-11-12 2004-06-03 Quellan, Inc. High-speed analog-to-digital conversion with improved robustness to timing uncertainty
US7050388B2 (en) * 2003-08-07 2006-05-23 Quellan, Inc. Method and system for crosstalk cancellation
US7804760B2 (en) 2003-08-07 2010-09-28 Quellan, Inc. Method and system for signal emulation
EP1687929B1 (en) 2003-11-17 2010-11-10 Quellan, Inc. Method and system for antenna interference cancellation
US7616700B2 (en) 2003-12-22 2009-11-10 Quellan, Inc. Method and system for slicing a communication signal
US7522883B2 (en) 2004-12-14 2009-04-21 Quellan, Inc. Method and system for reducing signal interference
US7725079B2 (en) 2004-12-14 2010-05-25 Quellan, Inc. Method and system for automatic control in an interference cancellation device
JP5078991B2 (ja) 2006-04-26 2012-11-21 ケラン エルエルシー 通信チャネルからの放射性放出を削減する方法とシステム
US20140254728A1 (en) * 2013-03-07 2014-09-11 Astrapi Corporation Method for gray coding a symbol alphabet

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358853A (en) * 1981-01-22 1982-11-09 Codex Corporation Digital modem transmitter
US4710891A (en) * 1983-07-27 1987-12-01 American Telephone And Telegraph Company, At&T Bell Laboratories Digital synthesis technique for pulses having predetermined time and frequency domain characteristics
NL8402318A (nl) * 1984-07-23 1986-02-17 Philips Nv Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen.
US4962510A (en) * 1986-04-15 1990-10-09 Terra Marine Engineering, Inc. Phase modulated system with phase domain filtering
US5140613A (en) * 1990-05-25 1992-08-18 Hewlett-Packard Company Baseband modulation system with improved ROM-based digital filter
US5175514A (en) * 1991-01-29 1992-12-29 Sanyo Electric Co., Ltd. Digital modulator and baseband signal generator for digital modulator
US5311553A (en) * 1992-06-15 1994-05-10 General Electric Company Trellis coding technique to increase adjacent channel interference protection ratio in land mobile radio systems under peak power constraints

Also Published As

Publication number Publication date
DE69323252D1 (de) 1999-03-11
EP0584872B1 (en) 1999-01-27
AU664639B2 (en) 1995-11-23
KR940005013A (ko) 1994-03-16
JPH06188927A (ja) 1994-07-08
US5428643A (en) 1995-06-27
GB9218009D0 (en) 1992-10-14
EP0584872A1 (en) 1994-03-02
AU4486393A (en) 1994-03-03
DE69323252T2 (de) 1999-07-29

Similar Documents

Publication Publication Date Title
KR100313981B1 (ko) 디지털신호전송방법및전송용송신기
EP0776110B1 (en) Quadrature modulation circuit
US5140613A (en) Baseband modulation system with improved ROM-based digital filter
US5157693A (en) Digital modulation circuit
US7412008B2 (en) Programmable phase mapping and phase rotation modulator and method
US5379242A (en) ROM filter
US5379322A (en) Baseband signal generator for digital modulator
US5369378A (en) Digital DQPSK modulator
EP0440187B1 (en) Arrangement for converting binary input signal into corresponding in-phase and quadrature phase signals
US6025758A (en) Method and apparatus for performing digital data signal modulation
EP0531100B1 (en) Baseband pulse shaper for GMSK modulators
US4812786A (en) Method and system for providing precise multi-function modulation
JPH05252212A (ja) ディジタル無線変調器
US4680556A (en) Digital modulation apparatus
JP3659711B2 (ja) 粗マッパ・プリセッション及び微フィルタ・プリセッションを備えたπ／４ＤＱＰＳＫ変調
US4100369A (en) Device for numerically generating a wave which is phase modulated and which is free from unwanted modulation products
US4442530A (en) Digital transmitter with vector component addressing
US4873500A (en) Phase accumulation continuous phase modulator
JPH0472425B2 (ko)
US5942955A (en) Quasi-GMSK modulator
US6239666B1 (en) Uniform amplitude modulator
EP0620667A1 (en) Pi/4 shift QPSK modulator
JP4083862B2 (ja) アパーチャー特性補正回路を備えた伝送装置
JP2000036846A (ja) ディジタル変調装置
JPH07106855A (ja) Ｓｓｂ変調器

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee