JPH06188927A - ディジタル信号の送信方法及びそのための送信器 - Google Patents
ディジタル信号の送信方法及びそのための送信器Info
- Publication number
- JPH06188927A JPH06188927A JP5206547A JP20654793A JPH06188927A JP H06188927 A JPH06188927 A JP H06188927A JP 5206547 A JP5206547 A JP 5206547A JP 20654793 A JP20654793 A JP 20654793A JP H06188927 A JPH06188927 A JP H06188927A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- filter response
- quadrature
- truth table
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
- H04L25/03859—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping shaping using look up tables for partial waveforms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2021—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained
- H04L27/2028—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained in which the phase changes are non-linear
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 メモリ領域の数を削減するディジタル信号の
送信方法及び送信器を提供する。 【構成】 変調形式を表す信号点の夫々を表すベクトル
の直角成分は、列が夫々の信号点から成り、行が同相及
び直交成分の相対的な値とから成る真理値表１３に含ま
れる。記号の割り当てに応じて表の適当な列が２進語で
並列に読み出され、Ｎ−１個の成分値の履歴を記憶する
複数のシフトレジスタＳＲ１ないし８の夫々の第１段Ｓ
１０に供給される。各シフトレジスタの各段Ｓ１ないし
１０の出力は、現在記憶されているビットの重み付きフ
ィルタ応答シーケンスを得るように全組合せに関するフ
ィルタ応答シーケンスを記憶するルックアップ３０に、
アドレスとして供給される。同相及び直角位相の出力は
結合され、夫々の周波数アップ変換段１８、２０に供給
されるアナログ信号に変換される。
送信方法及び送信器を提供する。 【構成】 変調形式を表す信号点の夫々を表すベクトル
の直角成分は、列が夫々の信号点から成り、行が同相及
び直交成分の相対的な値とから成る真理値表１３に含ま
れる。記号の割り当てに応じて表の適当な列が２進語で
並列に読み出され、Ｎ−１個の成分値の履歴を記憶する
複数のシフトレジスタＳＲ１ないし８の夫々の第１段Ｓ
１０に供給される。各シフトレジスタの各段Ｓ１ないし
１０の出力は、現在記憶されているビットの重み付きフ
ィルタ応答シーケンスを得るように全組合せに関するフ
ィルタ応答シーケンスを記憶するルックアップ３０に、
アドレスとして供給される。同相及び直角位相の出力は
結合され、夫々の周波数アップ変換段１８、２０に供給
されるアナログ信号に変換される。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号を送信
する方法及びその装置に関する。
する方法及びその装置に関する。
【０００２】
【従来の技術】波形をディジタル的に合成する場合に
は、様々なディジタル値がメモリから読み出され、空中
を介するか或いは同軸ケーブル又は光ファイバのような
地上回線を介して送信されるアナログ波形を作りだすよ
う濾波される。かかる役割を果たすアナログフィルタに
は問題があり、ディジタルフィルタを用いて所望の濾波
特性を得ることはかなりのコスト高であり、含まれる乗
算の回数のためにその動作速度に制限がある。
は、様々なディジタル値がメモリから読み出され、空中
を介するか或いは同軸ケーブル又は光ファイバのような
地上回線を介して送信されるアナログ波形を作りだすよ
う濾波される。かかる役割を果たすアナログフィルタに
は問題があり、ディジタルフィルタを用いて所望の濾波
特性を得ることはかなりのコスト高であり、含まれる乗
算の回数のためにその動作速度に制限がある。
【０００３】２進値入力データ列に応じた所定の時間及
び周波数特性を有する厳密に制御された波形に対するデ
ィジタル的統合技術の実施が欧州公開明細書第EP O 13
2 988 B1号に開示されている。さらに詳細には、丸めら
れたインパルス応答が記憶され、各送信記号はインパル
ス応答中の送信記号成分に重み付けをする。最新に送信
された各記号は重み付けされたその記号のインパルス関
数と重み付けされた隣接するインパルス関数とを加えた
関数である。最後に、隣接する送信記号のインパルス応
答からの寄与分の合計は、現在の送信記号からの時間的
な関係すなわち時間差を考慮する必要がある。上記明細
書には多数の実施例が開示されており、図１による第１
実施例は４−レベル信号と丸められた９インパルス応答
シーケンスとを利用し４9 （すなわち262144）個のアド
レス化可能なメモリ領域を必要とする１６直交振幅変調
信号に関する。図８のもう一つの実施例は、各項は所定
の式で３つの関連する項の合計から成る部分的加算によ
りアドレス化可能なメモリ領域の数を削減する。その結
果、各々の部分的加算が必要とするアドレス（従って、
メモリ）は減少する。記載例によると、６４個のメモリ
領域を各々に必要とする６個のＲＯＭは、２9 個のメモ
リ領域を各々に必要とする２個のＲＯＭと同等のメモリ
機能を実現する。
び周波数特性を有する厳密に制御された波形に対するデ
ィジタル的統合技術の実施が欧州公開明細書第EP O 13
2 988 B1号に開示されている。さらに詳細には、丸めら
れたインパルス応答が記憶され、各送信記号はインパル
ス応答中の送信記号成分に重み付けをする。最新に送信
された各記号は重み付けされたその記号のインパルス関
数と重み付けされた隣接するインパルス関数とを加えた
関数である。最後に、隣接する送信記号のインパルス応
答からの寄与分の合計は、現在の送信記号からの時間的
な関係すなわち時間差を考慮する必要がある。上記明細
書には多数の実施例が開示されており、図１による第１
実施例は４−レベル信号と丸められた９インパルス応答
シーケンスとを利用し４9 （すなわち262144）個のアド
レス化可能なメモリ領域を必要とする１６直交振幅変調
信号に関する。図８のもう一つの実施例は、各項は所定
の式で３つの関連する項の合計から成る部分的加算によ
りアドレス化可能なメモリ領域の数を削減する。その結
果、各々の部分的加算が必要とするアドレス（従って、
メモリ）は減少する。記載例によると、６４個のメモリ
領域を各々に必要とする６個のＲＯＭは、２9 個のメモ
リ領域を各々に必要とする２個のＲＯＭと同等のメモリ
機能を実現する。
【０００４】
【発明が解決しようとする課題】本発明の目的は、メモ
リ領域の数を削減することである。
リ領域の数を削減することである。
【０００５】
【課題を解決するための手段】本発明の第１の面によ
り、データ信号を差分符号化し、差分符号化信号点配置
の各点を表す列と信号点配置ベクトルの夫々の成分値を
表す行とから成り、各信号点配置点が列と行との夫々の
交点での２進値により表わされる真理値表手段を利用す
る濾波手段に差分符号化された記号をマッピングし、順
次の信号点配置点に対応する２進値をシフトレジスタ手
段に記憶し、直角関係重み付きフィルタ応答シーケンス
を得るよう一連の信号点配置点に関連する２進値を利用
し、一連の直角関係重み付きフィルタ応答シーケンスに
対応するアナログ信号を供給し、アナログ信号を周波数
アップ変換することから成る、データ信号を送信する方
法が提供される。
り、データ信号を差分符号化し、差分符号化信号点配置
の各点を表す列と信号点配置ベクトルの夫々の成分値を
表す行とから成り、各信号点配置点が列と行との夫々の
交点での２進値により表わされる真理値表手段を利用す
る濾波手段に差分符号化された記号をマッピングし、順
次の信号点配置点に対応する２進値をシフトレジスタ手
段に記憶し、直角関係重み付きフィルタ応答シーケンス
を得るよう一連の信号点配置点に関連する２進値を利用
し、一連の直角関係重み付きフィルタ応答シーケンスに
対応するアナログ信号を供給し、アナログ信号を周波数
アップ変換することから成る、データ信号を送信する方
法が提供される。
【０００６】この方法の一実施例により、順次のビット
が記号として符号化され、記号は変調され、送信に適し
た形式でフィルタ応答シーケンスを生成する所望の特性
を有するディジタル濾波手段に供給され、フィルタ応答
シーケンスは送信のため周波数アップ変換用にアナログ
信号に変換されるディジタル信号を送信する方法であっ
て、ここで、記号は真理値表を利用する変調信号点配置
の夫々の点に割り当てられ、変調信号点配置の点は各点
を定義するベクトルの同相及び直角成分として記憶さ
れ、真理値表の各列は信号点配置の夫々の点に係り、真
理値表の各行は複数の可能な同相及び直角成分値の中の
一つを表し、信号点配置点の成分値は特定の列と各行と
の夫々の交点における２進値により示され、ここで、デ
ィジタル濾波は真理値表の行数に対応する数の複数のシ
フトレジスタ手段から成るディジタル濾波手段により行
なわれ、各シフトレジスタ手段は、フィルタスペクトル
により必要とされる記号の数Ｎに対応する所定の複数段
を有し、各シフトレジスタ手段への入力は、真理値表の
夫々の行の２進値を受信するよう接続され、各シフトレ
ジスタの段の出力は、Ｎビットの全組合せに対するフィ
ルタ応答シーケンスを記憶するルックアップテーブルへ
の入力アドレスを形成し、ここで、全同相成分及び全直
角位相成分に対する重み付きフィルタ応答シーケンスの
合計が得られ、ここで、夫々の合計に対応するアナログ
値が直角関係周波数アップ変換手段に印加される。
が記号として符号化され、記号は変調され、送信に適し
た形式でフィルタ応答シーケンスを生成する所望の特性
を有するディジタル濾波手段に供給され、フィルタ応答
シーケンスは送信のため周波数アップ変換用にアナログ
信号に変換されるディジタル信号を送信する方法であっ
て、ここで、記号は真理値表を利用する変調信号点配置
の夫々の点に割り当てられ、変調信号点配置の点は各点
を定義するベクトルの同相及び直角成分として記憶さ
れ、真理値表の各列は信号点配置の夫々の点に係り、真
理値表の各行は複数の可能な同相及び直角成分値の中の
一つを表し、信号点配置点の成分値は特定の列と各行と
の夫々の交点における２進値により示され、ここで、デ
ィジタル濾波は真理値表の行数に対応する数の複数のシ
フトレジスタ手段から成るディジタル濾波手段により行
なわれ、各シフトレジスタ手段は、フィルタスペクトル
により必要とされる記号の数Ｎに対応する所定の複数段
を有し、各シフトレジスタ手段への入力は、真理値表の
夫々の行の２進値を受信するよう接続され、各シフトレ
ジスタの段の出力は、Ｎビットの全組合せに対するフィ
ルタ応答シーケンスを記憶するルックアップテーブルへ
の入力アドレスを形成し、ここで、全同相成分及び全直
角位相成分に対する重み付きフィルタ応答シーケンスの
合計が得られ、ここで、夫々の合計に対応するアナログ
値が直角関係周波数アップ変換手段に印加される。
【０００７】本発明の第２の面により、データ信号を差
分符号化する手段と、差分符号化信号点配置の各点を表
す列と信号点配置ベクトルの夫々の成分値を表す行とか
ら成り、各信号点配置点が列と行との夫々の交点での２
進値により表わされる真理値表手段を利用する濾波手段
に差分符号化された記号をマッピングする手段と、順次
の信号点配置点に対応する２進値を記憶するシフトレジ
スタ手段と、直角関係重み付きフィルタ応答シーケンス
を得るよう一連の信号点配置点に関する２進値を利用す
る手段と、一連の重み付きフィルタ応答シーケンスに対
応するアナログ信号を供給する手段と、アナログ信号を
周波数アップ変換する手段とから成る送信器が提供され
る。
分符号化する手段と、差分符号化信号点配置の各点を表
す列と信号点配置ベクトルの夫々の成分値を表す行とか
ら成り、各信号点配置点が列と行との夫々の交点での２
進値により表わされる真理値表手段を利用する濾波手段
に差分符号化された記号をマッピングする手段と、順次
の信号点配置点に対応する２進値を記憶するシフトレジ
スタ手段と、直角関係重み付きフィルタ応答シーケンス
を得るよう一連の信号点配置点に関する２進値を利用す
る手段と、一連の重み付きフィルタ応答シーケンスに対
応するアナログ信号を供給する手段と、アナログ信号を
周波数アップ変換する手段とから成る送信器が提供され
る。
【０００８】一実施例による送信器は、ディジタル信号
を受信する手段と、ディジタル信号のビットを記号とし
て符号化する手段と、信号点配置点毎に１列を成す複数
の列と複数の可能な同相及び直交成分値の夫々の一つを
各行が割り当てられる複数の行とから成り、各信号点配
置点が特定な列と各行との夫々の交点での２進値により
表され、変調信号点配置点のベクトル成分を表す真理値
表を形成する手段から成る変調手段と、各々が記号の受
信に応じて前記真理値表の対応する行からの出力を記憶
するＮ段を有し、少なくとも一つのルックアップテーブ
ルはＮビットの全組合せに対するフィルタ応答シーケン
スを記憶し、各段の出力はルックアップテーブルへのア
ドレス入力を形成し、真理値表の行数に対応する数の複
数のシフトレジスタ手段から成る濾波手段と、全同相成
分及び全直角位相成分の重み付けされたフィルタ応答シ
ーケンスの合計を形成する手段と、濾波され重み付けさ
れた応答信号の夫々の合計をアナログ信号に変換するデ
ィジタルアナログ変換手段と、アナログ信号を周波数ア
ップ変換するための直角周波数アップ変換手段とから成
る。
を受信する手段と、ディジタル信号のビットを記号とし
て符号化する手段と、信号点配置点毎に１列を成す複数
の列と複数の可能な同相及び直交成分値の夫々の一つを
各行が割り当てられる複数の行とから成り、各信号点配
置点が特定な列と各行との夫々の交点での２進値により
表され、変調信号点配置点のベクトル成分を表す真理値
表を形成する手段から成る変調手段と、各々が記号の受
信に応じて前記真理値表の対応する行からの出力を記憶
するＮ段を有し、少なくとも一つのルックアップテーブ
ルはＮビットの全組合せに対するフィルタ応答シーケン
スを記憶し、各段の出力はルックアップテーブルへのア
ドレス入力を形成し、真理値表の行数に対応する数の複
数のシフトレジスタ手段から成る濾波手段と、全同相成
分及び全直角位相成分の重み付けされたフィルタ応答シ
ーケンスの合計を形成する手段と、濾波され重み付けさ
れた応答信号の夫々の合計をアナログ信号に変換するデ
ィジタルアナログ変換手段と、アナログ信号を周波数ア
ップ変換するための直角周波数アップ変換手段とから成
る。
【０００９】
【作用】本発明によりルックアップテーブルの大きさは
激減される。さらに、重み付けされた同相及び直角成分
の合計を得るために必要とされる全ての乗算は２進の
「１」と「０」とから成り、容易に実施することができ
る。
激減される。さらに、重み付けされた同相及び直角成分
の合計を得るために必要とされる全ての乗算は２進の
「１」と「０」とから成り、容易に実施することができ
る。
【００１０】
【実施例】以下、例示により、添付図面を参照して本発
明を説明する。図１を参照するに、一連の２進ビットか
ら成るデータ信号がソース１０により生成される。ビッ
トは、符号化器１１で２ビット記号に適当に符号化され
る。記号が、差分符号化器１２に供給され、ステージ１
３で適当なグレイ符号マッピングによりπ／４ＤＱＰＳ
Ｋ信号として符号化される。符号化器１２の動作は後述
する。直角関係差分符号化記号Ｉ及びＱは、フィルタシ
ーケンスを生成する２乗余弦フィルタ１４、１５に供給
され、フィルタシーケンスは、夫々の（表示されない）
再生フィルタを含むＤ／Ａ変換器（ＤＡＣ）１６、１７
に供給される。Ｄ／Ａ変換器のアナログ出力は、ミキサ
ー１８、２０に供給され、局部発振器２２及びπ／２位
相シフター２４を利用して周波数アップ変換される。ミ
キサー１８、２０の出力は、加算ステージ２６で加算さ
れ、送信用アンテナ２８に供給される。
明を説明する。図１を参照するに、一連の２進ビットか
ら成るデータ信号がソース１０により生成される。ビッ
トは、符号化器１１で２ビット記号に適当に符号化され
る。記号が、差分符号化器１２に供給され、ステージ１
３で適当なグレイ符号マッピングによりπ／４ＤＱＰＳ
Ｋ信号として符号化される。符号化器１２の動作は後述
する。直角関係差分符号化記号Ｉ及びＱは、フィルタシ
ーケンスを生成する２乗余弦フィルタ１４、１５に供給
され、フィルタシーケンスは、夫々の（表示されない）
再生フィルタを含むＤ／Ａ変換器（ＤＡＣ）１６、１７
に供給される。Ｄ／Ａ変換器のアナログ出力は、ミキサ
ー１８、２０に供給され、局部発振器２２及びπ／２位
相シフター２４を利用して周波数アップ変換される。ミ
キサー１８、２０の出力は、加算ステージ２６で加算さ
れ、送信用アンテナ２８に供給される。
【００１１】図２を参照して、差分符号化器１２及びマ
ッピングステージ１３の動作を説明する。明解さのため
に１形式のグレイ符号マッピングについて説明を行なう
が、本発明は、以下の表に示す他の形式のグレイ符号マ
ッピングによって実施可能である。
ッピングステージ１３の動作を説明する。明解さのため
に１形式のグレイ符号マッピングについて説明を行なう
が、本発明は、以下の表に示す他の形式のグレイ符号マ
ッピングによって実施可能である。
【００１２】
【表１】
【００１３】図２に示すベクトル図は、π／４ＤＱＰＳ
Ｋ変調形成の８信号点を表す。信号点には、”０”ない
し”７”と参照符号が付けられる。グレイ符号マッピン
グは、前表の形式Ａに従う。２ビット記号が００に等し
い場合には、信号点”０”から信号点”５”まで時計周
りに３信号点進むことを意味する、−３を加える。２ビ
ット記号が０１である場合には、”０”を基準として信
号点”３”まで信号点配置の周りを反時計周りに３信号
点進むことを意味する、＋３を加える。同様に、記号１
０及び１１は、”０”を基準として、信号点”７”又
は”１”に進むことを意味する、−１又は＋１を夫々に
加えることによって別々に符号化される。変調は、二つ
記号間の遷移によって示される。
Ｋ変調形成の８信号点を表す。信号点には、”０”ない
し”７”と参照符号が付けられる。グレイ符号マッピン
グは、前表の形式Ａに従う。２ビット記号が００に等し
い場合には、信号点”０”から信号点”５”まで時計周
りに３信号点進むことを意味する、−３を加える。２ビ
ット記号が０１である場合には、”０”を基準として信
号点”３”まで信号点配置の周りを反時計周りに３信号
点進むことを意味する、＋３を加える。同様に、記号１
０及び１１は、”０”を基準として、信号点”７”又
は”１”に進むことを意味する、−１又は＋１を夫々に
加えることによって別々に符号化される。変調は、二つ
記号間の遷移によって示される。
【００１４】ベクトル図に関して注意すべきもう一つの
点は、信号点”０”と”４”とが原点から等距離のＩ軸
上に位置し、信号点”２”と”６”とが原点から等距離
でＱ軸上に位置し、いずれの場合にも原点からの距離を
１として、直角関係軸Ｉ及びＱをベクトル図に重ね合わ
せることによる信号点配置の各信号点の座標値を以下に
示す： Ｐｏｉｎｔ Ｉ Ｑ ”０” １ ０ ”１” ０．７０７１ ０．７０７１ ”２” ０ １ ”３” −０．７０７１ ０．７０７１ ”４” −１ ０ ”５” −０．７０７１ −０．７０７１ ”６” ０ −１ ”７” ０．７０７１ −０．７０７１ ここで、値０．７０７１は、値０．５の平方根である。
点は、信号点”０”と”４”とが原点から等距離のＩ軸
上に位置し、信号点”２”と”６”とが原点から等距離
でＱ軸上に位置し、いずれの場合にも原点からの距離を
１として、直角関係軸Ｉ及びＱをベクトル図に重ね合わ
せることによる信号点配置の各信号点の座標値を以下に
示す： Ｐｏｉｎｔ Ｉ Ｑ ”０” １ ０ ”１” ０．７０７１ ０．７０７１ ”２” ０ １ ”３” −０．７０７１ ０．７０７１ ”４” −１ ０ ”５” −０．７０７１ −０．７０７１ ”６” ０ −１ ”７” ０．７０７１ −０．７０７１ ここで、値０．７０７１は、値０．５の平方根である。
【００１５】図３は、列０ないし７が信号点配置信号
点”０”ないし”７”を示し、行Ｒ１ないしＲ８がＩ及
びＱの相対値又は重みに関する真理値表である。例え
ば、列３を参照すると、Ｉ値は−０．７０７１であり、
Ｑ値は０．７０７１である。２進値１及び０により表わ
されたこの真理値表は、フィルタ１４、１５を簡略化す
るために利用できる。
点”０”ないし”７”を示し、行Ｒ１ないしＲ８がＩ及
びＱの相対値又は重みに関する真理値表である。例え
ば、列３を参照すると、Ｉ値は−０．７０７１であり、
Ｑ値は０．７０７１である。２進値１及び０により表わ
されたこの真理値表は、フィルタ１４、１５を簡略化す
るために利用できる。
【００１６】よく知られるように、矩形パルスを送信す
る場合には、矩形パルスを作成するために高周波成分を
必要とするため広い周波数帯域が必要とされる。実際上
は、隣接するチャネルとの共存が必要なためこれは実現
できない。隣接するチャネルへの干渉を回避するため
に、隣接するチャネルに過剰に干渉することなく送信及
び受信されるようにデータ信号が効果的に濾波される。
図４は、ディジタルデータ信号をアナログ形式で送信す
るためにしばしば利用される２乗余弦フィルタのインパ
ルス応答の一部を示す。図示した波形は１０記号周期に
わたるが、周期の数はこれより少なくても多くても構わ
ない。波形が１０記号周期にわたることによる一つの効
果は、フィルタ１６からのＩ及びＱ信号の実質アナログ
値が前後の記号の影響を受けることである。その結果、
かかるフィルタをルックアップテーブルとして備える場
合には、Ｎ個の信号の全組合せの履歴をアナログ値で記
憶することが必要であり、ここでＮは図４の波形に利用
される記号の数である。簡単化のためにＮ＝１０で、信
号点配置の８状態（即ち信号点）が各々に３ビットで表
わされると仮定する。ここで、１０個の記号の全可能履
歴を記憶するためには、（２3 ）10ビット（即ち８10ビ
ット）の記憶容量を必要とする。
る場合には、矩形パルスを作成するために高周波成分を
必要とするため広い周波数帯域が必要とされる。実際上
は、隣接するチャネルとの共存が必要なためこれは実現
できない。隣接するチャネルへの干渉を回避するため
に、隣接するチャネルに過剰に干渉することなく送信及
び受信されるようにデータ信号が効果的に濾波される。
図４は、ディジタルデータ信号をアナログ形式で送信す
るためにしばしば利用される２乗余弦フィルタのインパ
ルス応答の一部を示す。図示した波形は１０記号周期に
わたるが、周期の数はこれより少なくても多くても構わ
ない。波形が１０記号周期にわたることによる一つの効
果は、フィルタ１６からのＩ及びＱ信号の実質アナログ
値が前後の記号の影響を受けることである。その結果、
かかるフィルタをルックアップテーブルとして備える場
合には、Ｎ個の信号の全組合せの履歴をアナログ値で記
憶することが必要であり、ここでＮは図４の波形に利用
される記号の数である。簡単化のためにＮ＝１０で、信
号点配置の８状態（即ち信号点）が各々に３ビットで表
わされると仮定する。ここで、１０個の記号の全可能履
歴を記憶するためには、（２3 ）10ビット（即ち８10ビ
ット）の記憶容量を必要とする。
【００１７】本発明による送信器は、図３に示す真理値
表を利用することにより、必要な記憶容量を低減し、そ
うすることで、履歴はＮ個の記号とは異なって、Ｎビッ
ト即ち２進値Ｎ個の全組合せにフィルタ応答シーケンス
として記憶される。その結果として、記憶場所の数は、
２10、即ち１０２４である。この送信器の実施により、
フィルタ応答シーケンスは、図３の右側の列を参照する
と、行に適用された重みを反映する必要がある。重みに
対して、少なくとも２通りの方法が想定され、先ずは、
図５に示すようにフィルタ応答シーケンスを重みで乗算
することであり、又は、図６に示すようにフィルタ応答
シーケンスの読出しが既に重み付けされた８個のＲＯＭ
を有することである。
表を利用することにより、必要な記憶容量を低減し、そ
うすることで、履歴はＮ個の記号とは異なって、Ｎビッ
ト即ち２進値Ｎ個の全組合せにフィルタ応答シーケンス
として記憶される。その結果として、記憶場所の数は、
２10、即ち１０２４である。この送信器の実施により、
フィルタ応答シーケンスは、図３の右側の列を参照する
と、行に適用された重みを反映する必要がある。重みに
対して、少なくとも２通りの方法が想定され、先ずは、
図５に示すようにフィルタ応答シーケンスを重みで乗算
することであり、又は、図６に示すようにフィルタ応答
シーケンスの読出しが既に重み付けされた８個のＲＯＭ
を有することである。
【００１８】いずれの場合においても、同時に重み付け
濾波されたＩ及びＱ成分に関する応答シーケンスが夫々
に加算され、合計がＤ／Ａ変換器１６、１７（図１）で
アナログ値に変換され、ミキサー１８、２０に供給され
る。図５を参照するに、マッピングステージ１３は図３
に示す真理値表から構成される。マッピングステージ１
３の各行Ｒ１ないしＲ８は、ビット即ち２進値の履歴を
記憶するその行に対応する夫々のシフトレジスタＳＲ１
ないしＳＲ８に接続される出力を有する。各シフトレジ
スタＳＲ１ないしＳＲ８のステージ数は、値Ｎに対応
し、一例として、Ｓ１ないしＳ１０の１０ステージを示
す。ステージ１は、一番古い入力を保持し、ステージ１
０は、最新入力を保持する。各記号周期の後に、シフト
レジスタがインデックスされると、ステージは新しい入
力のための場所を作るために内容をシフトし、一番古い
入力が落とされる。各シフトレジスタＳＲ１ないしＳＲ
８の１０ビット出力が、１０ビットの全組合せに対する
フィルタ応答シーケンスを記憶するＲＯＭルックアップ
テーブル３０に、１記号周期中に次々と供給される。
濾波されたＩ及びＱ成分に関する応答シーケンスが夫々
に加算され、合計がＤ／Ａ変換器１６、１７（図１）で
アナログ値に変換され、ミキサー１８、２０に供給され
る。図５を参照するに、マッピングステージ１３は図３
に示す真理値表から構成される。マッピングステージ１
３の各行Ｒ１ないしＲ８は、ビット即ち２進値の履歴を
記憶するその行に対応する夫々のシフトレジスタＳＲ１
ないしＳＲ８に接続される出力を有する。各シフトレジ
スタＳＲ１ないしＳＲ８のステージ数は、値Ｎに対応
し、一例として、Ｓ１ないしＳ１０の１０ステージを示
す。ステージ１は、一番古い入力を保持し、ステージ１
０は、最新入力を保持する。各記号周期の後に、シフト
レジスタがインデックスされると、ステージは新しい入
力のための場所を作るために内容をシフトし、一番古い
入力が落とされる。各シフトレジスタＳＲ１ないしＳＲ
８の１０ビット出力が、１０ビットの全組合せに対する
フィルタ応答シーケンスを記憶するＲＯＭルックアップ
テーブル３０に、１記号周期中に次々と供給される。
【００１９】各フィルタ応答シーケンスは、Ｍ−値から
構成され、ここに、Ｍは整数で、例えば値は４である。
アドレス化フィルタ応答シーケンスのＭ個の値全てが１
記号周期に読出される。付加アドレスビットをシフトレ
ジスタＳＲ１ないしＳＲ８の出力により構成されるアド
レスビットに追加することにより、フィルタ応答シーケ
ンスのＭ−値から選択された一つが決定される。このよ
うな付加ビット、例えば００、０１、１０及び１１は、
ＲＯＭルックアップテーブル３０に接続されたクロック
５０により生成される。このようにして、シフトレジス
タＳＲ１ないしＳＲ８の第１掃引期間中に、第１アドレ
スビット、例えば００、が夫々のアドレスに追加され、
第１番目のＭ−値が読出されタイミングバッファ５２に
記憶される。最後の掃引で、全ての値が夫々の出力デー
タ経路３１ないし３８に同時に読出される。シフトレジ
スタＳＲ１ないしＳＲ８の出力が再度掃引され、付加ア
ドレスビット、例えば０１、が各ＲＯＭアドレスに追加
され、その結果、フィルタ応答シーケンスの第２番目の
値が読出され、夫々の出力データ経路３１ないし３８に
同時に読出されるより前に、タイムバッファ５２に保持
される。このサイクルが他の値各々に対して繰り返され
る。
構成され、ここに、Ｍは整数で、例えば値は４である。
アドレス化フィルタ応答シーケンスのＭ個の値全てが１
記号周期に読出される。付加アドレスビットをシフトレ
ジスタＳＲ１ないしＳＲ８の出力により構成されるアド
レスビットに追加することにより、フィルタ応答シーケ
ンスのＭ−値から選択された一つが決定される。このよ
うな付加ビット、例えば００、０１、１０及び１１は、
ＲＯＭルックアップテーブル３０に接続されたクロック
５０により生成される。このようにして、シフトレジス
タＳＲ１ないしＳＲ８の第１掃引期間中に、第１アドレ
スビット、例えば００、が夫々のアドレスに追加され、
第１番目のＭ−値が読出されタイミングバッファ５２に
記憶される。最後の掃引で、全ての値が夫々の出力デー
タ経路３１ないし３８に同時に読出される。シフトレジ
スタＳＲ１ないしＳＲ８の出力が再度掃引され、付加ア
ドレスビット、例えば０１、が各ＲＯＭアドレスに追加
され、その結果、フィルタ応答シーケンスの第２番目の
値が読出され、夫々の出力データ経路３１ないし３８に
同時に読出されるより前に、タイムバッファ５２に保持
される。このサイクルが他の値各々に対して繰り返され
る。
【００２０】説明の便宜上、差分符号化記号が信号点配
置信号点０、５、６、１、０、３、４、７、２、１に対
応するとする。従って、第１ステージ、即ちシフトレジ
スタＳＲ１ないしＳＲ８のＳ１は、信号点配置信号点”
０”に対応する真理値表の２進値を記憶することが示さ
れる。以降の信号点配置信号点の２進値は、シフトレジ
スタＳＲ１ないしＳＲ８の夫々のステージＳ２ないしＳ
１０に記憶される。引き続く記号周期中で、新しい記号
がシフトレジスタにクロックされる前は、各シフトレジ
スタＳＲ１ないしＳＲ８は、順番に連続した掃引中と考
えられる。８個のシフトレジスタＳＲ１ないしＳＲ８の
１０ビット出力が、フィルタ応答シーケンスの一つの値
を適当な出力データ経路に順番に与えるルックアップテ
ーブル３０へのアドレスとして１記号周期中に連続して
供給される。一例として、シフトレジスタＳＲ４が２進
値０１０００１００００を有し、これらが（追加された
アドレスビットと共に）ルックアップテーブル３０への
入力アドレスを構成する。上記アドレスに対応するフィ
ルタ応答シーケンスの事前に選択された値が読出され、
その値がデータ経路３４に読出されるタイミングバッフ
ァ５２に供給される。
置信号点０、５、６、１、０、３、４、７、２、１に対
応するとする。従って、第１ステージ、即ちシフトレジ
スタＳＲ１ないしＳＲ８のＳ１は、信号点配置信号点”
０”に対応する真理値表の２進値を記憶することが示さ
れる。以降の信号点配置信号点の２進値は、シフトレジ
スタＳＲ１ないしＳＲ８の夫々のステージＳ２ないしＳ
１０に記憶される。引き続く記号周期中で、新しい記号
がシフトレジスタにクロックされる前は、各シフトレジ
スタＳＲ１ないしＳＲ８は、順番に連続した掃引中と考
えられる。８個のシフトレジスタＳＲ１ないしＳＲ８の
１０ビット出力が、フィルタ応答シーケンスの一つの値
を適当な出力データ経路に順番に与えるルックアップテ
ーブル３０へのアドレスとして１記号周期中に連続して
供給される。一例として、シフトレジスタＳＲ４が２進
値０１０００１００００を有し、これらが（追加された
アドレスビットと共に）ルックアップテーブル３０への
入力アドレスを構成する。上記アドレスに対応するフィ
ルタ応答シーケンスの事前に選択された値が読出され、
その値がデータ経路３４に読出されるタイミングバッフ
ァ５２に供給される。
【００２１】データ経路３１ないし３８上に得られるフ
ィルタ応答シーケンスの値は、真理値表の行Ｒ１ないし
Ｒ８に夫々に割り当てられた値により重み付けされる。
これは、Ｉ及びＱの値に対する夫々の乗算器４０、４２
において行なわれる。各乗算器４０、４２は、夫々に、
４１Ａないし４１Ｄ及び４３Ａないし４３Ｄの４ステー
ジから成る。データ経路３１、３５上のフィルタ応答シ
ーケンスを受信するステージ４１Ａ、４３Ａは、シーケ
ンスを１倍するバッファステージにより構成できる。ス
テージ４１Ｂ、４３Ｂは、データ経路３２、３６上のフ
ィルタ応答シーケンスを−１倍するので、１又は２の補
数の回路により構成できる。ステージ４１Ｃ、４３Ｃ
は、データ経路３３、３７上のフィルタ応答シーケンス
を０．７０７１倍し、一方、ステージ４１Ｄ、４３Ｄ
は、データ経路３４、３８上のフィルタ応答シーケンス
を−０．７０７１倍する。各乗算器の夫々のステージか
らの出力は、夫々の加算器４４、４６において加算され
る。加算器４４、４６の出力が２台のＤ／Ａ変換器１
６、１７に供給され、アナログ出力が周波数アップ変換
されて、結果をアンテナ２８に供給する前に加算され
る。
ィルタ応答シーケンスの値は、真理値表の行Ｒ１ないし
Ｒ８に夫々に割り当てられた値により重み付けされる。
これは、Ｉ及びＱの値に対する夫々の乗算器４０、４２
において行なわれる。各乗算器４０、４２は、夫々に、
４１Ａないし４１Ｄ及び４３Ａないし４３Ｄの４ステー
ジから成る。データ経路３１、３５上のフィルタ応答シ
ーケンスを受信するステージ４１Ａ、４３Ａは、シーケ
ンスを１倍するバッファステージにより構成できる。ス
テージ４１Ｂ、４３Ｂは、データ経路３２、３６上のフ
ィルタ応答シーケンスを−１倍するので、１又は２の補
数の回路により構成できる。ステージ４１Ｃ、４３Ｃ
は、データ経路３３、３７上のフィルタ応答シーケンス
を０．７０７１倍し、一方、ステージ４１Ｄ、４３Ｄ
は、データ経路３４、３８上のフィルタ応答シーケンス
を−０．７０７１倍する。各乗算器の夫々のステージか
らの出力は、夫々の加算器４４、４６において加算され
る。加算器４４、４６の出力が２台のＤ／Ａ変換器１
６、１７に供給され、アナログ出力が周波数アップ変換
されて、結果をアンテナ２８に供給する前に加算され
る。
【００２２】図６は、もう一つの実施例を示し、８個、
或いは更に詳細には４個から成る２組のルックアップテ
ーブル３０１ないし３０８がシフトレジスタＳＲ１ない
しＳＲ８のステージに並列に接続されている。図示の都
合で各シフトレジスタＳＲ１ないしＳＲ８は、図５に示
した１０個の代わりに８個の出力を有するように示され
る。各ルックアップテーブル３０１ないし３０８内のフ
ィルタ応答シーケンスは必要に応じて重み付けされてお
り、その結果、図５に示されたタイミングバッファ及び
乗算器４０、４２は不要である。１記号周期の間、Ｉ及
びＱフィルタ応答シーケンスの夫々の値は、並列に読み
出され加算器４４、４６で加算されアナログ信号に変換
され、上述のように周波数アップ変換のためにその結果
がミキサー１８、２０に夫々に供給される。
或いは更に詳細には４個から成る２組のルックアップテ
ーブル３０１ないし３０８がシフトレジスタＳＲ１ない
しＳＲ８のステージに並列に接続されている。図示の都
合で各シフトレジスタＳＲ１ないしＳＲ８は、図５に示
した１０個の代わりに８個の出力を有するように示され
る。各ルックアップテーブル３０１ないし３０８内のフ
ィルタ応答シーケンスは必要に応じて重み付けされてお
り、その結果、図５に示されたタイミングバッファ及び
乗算器４０、４２は不要である。１記号周期の間、Ｉ及
びＱフィルタ応答シーケンスの夫々の値は、並列に読み
出され加算器４４、４６で加算されアナログ信号に変換
され、上述のように周波数アップ変換のためにその結果
がミキサー１８、２０に夫々に供給される。
【００２３】本発明はπ／４ＤＱＰＳＫ変調を参照して
説明されているが、他の変調形式にも応用できる。本明
細書の開示を読むことにより、当業者にとってその他の
変形は容易である。かかる変形には、送信器、変調器及
びこれらの構成部品の設計、製造と使用とにおいてすで
に知られ、本明細書で説明した特徴に置き換わるかある
いは付け加えて利用される特徴が含まれる。本明細書中
では特定の特徴の組合せに関して請求項が記載されてい
るが、本明細書の開示の範囲は、あらゆる新規な特徴、
本明細書で明らかに或いは暗に示された特徴の新規な組
合せ、或いは本明細書で請求されたのと同じ発明に関連
するか、本発明が解決するのと同じ技術課題を軽減する
かを問わず上記特徴の一般化をも含むことが理解されよ
う。
説明されているが、他の変調形式にも応用できる。本明
細書の開示を読むことにより、当業者にとってその他の
変形は容易である。かかる変形には、送信器、変調器及
びこれらの構成部品の設計、製造と使用とにおいてすで
に知られ、本明細書で説明した特徴に置き換わるかある
いは付け加えて利用される特徴が含まれる。本明細書中
では特定の特徴の組合せに関して請求項が記載されてい
るが、本明細書の開示の範囲は、あらゆる新規な特徴、
本明細書で明らかに或いは暗に示された特徴の新規な組
合せ、或いは本明細書で請求されたのと同じ発明に関連
するか、本発明が解決するのと同じ技術課題を軽減する
かを問わず上記特徴の一般化をも含むことが理解されよ
う。
【図１】送信器のブロック図である。
【図２】π／４ＤＰＱＳＫ変調形式における信号点配置
を示すベクトルの図である。
を示すベクトルの図である。
【図３】真理値表である。
【図４】２乗余弦フィルタのインパルス応答の一部分を
示す図である。
示す図である。
【図５】本発明の第１実施例のブロック図である。
【図６】本発明の第２実施例のブロック図である。
１０ ソース １１ 符号化器 １２ 差分符号化器 １３ マッピングステージ １４、１５ ２乗余弦フィルタ １６、１７ Ｄ／Ａ変換器 １８、２０ ミキサー ２２ 局部発振器 ２４ π／２位相シフター ２６ 加算ステージ ２８ アンテナ ３０ ＲＯＭルックアップテーブル ３１、．．．、３８ 出力データ経路 ４０、４２ 乗算器 ４１Ａ、．．．、４１Ｄ、４３Ａ、．．．、４３Ｄ
乗算器ステージ ４４、４６ 加算器 ５０ クロック ５２ タイミングバッファ ３０１、３０２、．．．、３０８ ルックアップテー
ブル
乗算器ステージ ４４、４６ 加算器 ５０ クロック ５２ タイミングバッファ ３０１、３０２、．．．、３０８ ルックアップテー
ブル
Claims (10)
- 【請求項１】 データ信号を差分符号化し、 差分符号化信号点配置の各点を表す列と信号点配置ベク
トルの夫々の成分値を表す行とから成り、各信号点配置
点が列と行との夫々の交点での２進値により表わされる
真理値表手段を利用する濾波手段に差分符号化された記
号をマッピングし、 順次の信号点配置点に対応する該２進値をシフトレジス
タ手段に記憶し、 直角関係重み付きフィルタ応答シーケンスを得るよう一
連の前記信号点配置点に関連する前記２進値を利用し、 一連の該直角関係重み付きフィルタ応答シーケンスに対
応するアナログ信号を供給し、 該アナログ信号を周波数アップ変換することから成る、
データ信号を送信する方法。 - 【請求項２】 順次のビットが記号として符号化され、 該記号は変調され、送信に適した形式でフィルタ応答シ
ーケンスを生成する所望の特性を有するディジタル濾波
手段に供給され、 該フィルタ応答シーケンスは送信のため周波数アップ変
換用にアナログ信号に変換されるディジタル信号を送信
する方法であって、 ここで、前記記号は真理値表を利用する変調信号点配置
の夫々の点に割り当てられ、 前記変調信号点配置の点は前記各点を定義するベクトル
の同相及び直角成分として記憶され、 前記真理値表の各列は前記信号点配置の夫々の点に係
り、前記真理値表の各行は複数の可能な前記同相及び直
角成分値の中の一つを表し、 前記信号点配置点の成分値は特定の列と各行との夫々の
交点における２進値により示され、 ここで、ディジタル濾波は前記真理値表の行数に対応す
る数の複数のシフトレジスタ手段から成るディジタル濾
波手段により行なわれ、 前記各シフトレジスタ手段は、フィルタスペクトルによ
り必要とされる記号の数Ｎに対応する所定の複数段を有
し、 前記各シフトレジスタ手段への入力は、前記真理値表の
夫々の行の前記２進値を受信するよう接続され、 前記各シフトレジスタの段の出力は、Ｎビットの全組合
せに対する前記フィルタ応答シーケンスを記憶するルッ
クアップテーブルへの入力アドレスを形成し、 ここで、前記全同相成分及び全直角位相成分に対する前
記重み付きフィルタ応答シーケンスの合計が得られ、 ここで、夫々の合計に対応するアナログ値が直角関係周
波数アップ変換手段に印加される、ディジタル信号を送
信する方法。 - 【請求項３】 前記夫々の同相及び直角フィルタ応答シ
ーケンスを、夫々の重み係数で乗算する乗算手段に印加
することにより、前記フィルタ応答シーケンスが重み付
けされることを特徴とする請求項２記載の方法。 - 【請求項４】 前記フィルタ応答シーケンスは少なくと
も二つの前記ルックアップテーブルを有することにより
重み付けされ、前記ルックアップテーブルの少なくとも
一つに記憶された値は前記フィルタ応答シーケンスとそ
の重み係数との積であることを特徴とする請求項２記載
の方法。 - 【請求項５】 変調形式がπ／４ＤＱＰＳＫであること
を特徴とする請求項１ないし４のいずれか一項記載の方
法。 - 【請求項６】 データ信号を差分符号化する手段と、 差分符号化信号点配置の各点を表す列と信号点配置ベク
トルの夫々の成分値を表す行とから成り、各信号点配置
点が列と行との夫々の交点での２進値により表わされる
真理値表手段を利用する濾波手段に差分符号化された記
号をマッピングする手段と、 順次の信号点配置点に対応する該２進値を記憶するシフ
トレジスタ手段と、 直角関係重み付きフィルタ応答シーケンスを得るよう一
連の前記信号点配置点に関する前記２進値を利用する手
段と、 一連の重み付きフィルタ応答シーケンスに対応するアナ
ログ信号を供給する手段と、 該アナログ信号を周波数アップ変換する手段とから成る
送信器。 - 【請求項７】 ディジタル信号を受信する手段と、 該ディジタル信号のビットを記号として符号化する手段
と、 信号点配置点毎に１列を成す複数の列と複数の可能な同
相及び直交成分値の夫々の一つを各行が割り当てられる
複数の行とから成り、前記各信号点配置点が特定な列と
各行との夫々の交点での２進値により表され、前記変調
信号点配置点のベクトル成分を表す真理値表を形成する
手段から成る変調手段と、 各々が記号の受信に応じて前記真理値表の対応する行か
らの出力を記憶するＮ段を有し、少なくとも一つのルッ
クアップテーブルはＮビットの全組合せに対する前記フ
ィルタ応答シーケンスを記憶し、各段の出力は前記ルッ
クアップテーブルへのアドレス入力を形成し、前記真理
値表の行数に対応する数の複数のシフトレジスタ手段か
ら成る濾波手段と、 全同相成分及び全直角位相成分の重み付けされた前記フ
ィルタ応答シーケンスの合計を形成する手段と、 前記濾波され重み付けされた応答信号の夫々の合計をア
ナログ信号に変換するディジタルアナログ変換手段と、 該アナログ信号を周波数アップ変換するための直角周波
数アップ変換手段とから成る送信器。 - 【請求項８】 前記真理値表の出力を重み係数により乗
算する手段を有すること特徴とする請求項７記載の送信
器。 - 【請求項９】 前記フィルタ応答シーケンスが夫々の重
み係数により乗算された積を各々に有する複数の前記ル
ックアップテーブルを有することを特徴とする請求項７
記載の送信器。 - 【請求項１０】 前記変調手段はπ／４ＤＱＰＳＫ変調
から成ることを特徴とする請求項６ないし８いずれか一
項記載の送信器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB929218009A GB9218009D0 (en) | 1992-08-25 | 1992-08-25 | A method of,and transmitter for,transmitting a digital signal |
| GB9218009:0 | 1992-08-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188927A true JPH06188927A (ja) | 1994-07-08 |
Family
ID=10720890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5206547A Pending JPH06188927A (ja) | 1992-08-25 | 1993-08-20 | ディジタル信号の送信方法及びそのための送信器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5428643A (ja) |
| EP (1) | EP0584872B1 (ja) |
| JP (1) | JPH06188927A (ja) |
| KR (1) | KR100313981B1 (ja) |
| DE (1) | DE69323252T2 (ja) |
| GB (1) | GB9218009D0 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1333633B1 (en) * | 1993-06-25 | 2007-02-21 | Matsushita Electric Industrial Co., Ltd. | Waveform shaping method and equipment |
| US5604770A (en) * | 1994-10-13 | 1997-02-18 | Hewlett-Packard Company | PI/4 DQPSK modulation with coarse mapper precession and fine filter precession |
| US5764693A (en) * | 1994-11-14 | 1998-06-09 | Research In Motion Limited | Wireless radio modem with minimal inter-device RF interference |
| US5619531A (en) * | 1994-11-14 | 1997-04-08 | Research In Motion Limited | Wireless radio modem with minimal interdevice RF interference |
| WO1996019054A1 (en) * | 1994-12-12 | 1996-06-20 | British Telecommunications Public Limited Company | Digital transmission system for encoding and decoding attribute data into error checking symbols of main data |
| KR100239169B1 (ko) * | 1996-04-04 | 2000-01-15 | 윤종용 | 파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치 |
| US5822371A (en) * | 1997-02-14 | 1998-10-13 | General Datacomm Inc. | Mapper for high data rate signalling |
| US6865170B1 (en) | 1997-06-19 | 2005-03-08 | Idt Corporation | Metropolitan wide area network |
| EP1018284A1 (en) | 1997-07-09 | 2000-07-12 | Winstar Communications, Inc. | A wireless system for providing symmetrical, bidirectional broadband telecommunications and multimedia services employing a computer-controlled radio system |
| US6757268B1 (en) | 1997-07-21 | 2004-06-29 | Winstar Corporation | Metropolitan wide area network |
| US6061821A (en) * | 1998-01-09 | 2000-05-09 | The United States Of America As Represented By The Secretary Of The Navy | Context based error detection and correction for binary encoded text messages |
| FR2777145B1 (fr) | 1998-04-02 | 2000-04-28 | Alsthom Cge Alcatel | Modulateur multiporteuses large bande et procede de programmation correspondant |
| US6194977B1 (en) * | 1998-05-05 | 2001-02-27 | Lucent Technologies Inc. | State variable-based table-driven modulation signal generation |
| JP2000341351A (ja) * | 1999-05-28 | 2000-12-08 | Mitsumi Electric Co Ltd | 直交変調器のバイアス回路 |
| US6654431B1 (en) | 1999-09-15 | 2003-11-25 | Telcordia Technologies, Inc. | Multicarrier personal access communication system |
| US6700926B1 (en) * | 1999-12-10 | 2004-03-02 | Nokia Corporation | Method and apparatus providing bit-to-symbol mapping for space-time codes |
| US7046738B1 (en) * | 2000-02-08 | 2006-05-16 | Ericsson Inc. | 8-PSK transmit filtering using reduced look up tables |
| WO2002028126A1 (fr) * | 2000-08-31 | 2002-04-04 | Huawei Technologies Co., Ltd. | Procede de modulation par deplacement de 8 phases (8mdp) et dispositif associe |
| US6549153B2 (en) * | 2000-10-25 | 2003-04-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Digital to analog conversion method and apparatus |
| US7173551B2 (en) * | 2000-12-21 | 2007-02-06 | Quellan, Inc. | Increasing data throughput in optical fiber transmission systems |
| JP3506330B2 (ja) * | 2000-12-27 | 2004-03-15 | 松下電器産業株式会社 | データ送信装置 |
| AU2001250329B2 (en) | 2001-02-21 | 2003-10-30 | Panasonic Intellectual Property Corporation Of America | Hybrid ARQ method with signal constellation rearrangement |
| US7693179B2 (en) * | 2002-11-29 | 2010-04-06 | Panasonic Corporation | Data transmission apparatus using a constellation rearrangement |
| US7307569B2 (en) | 2001-03-29 | 2007-12-11 | Quellan, Inc. | Increasing data throughput in optical fiber transmission systems |
| US7149256B2 (en) | 2001-03-29 | 2006-12-12 | Quellan, Inc. | Multilevel pulse position modulation for efficient fiber optic communication |
| WO2002082694A1 (en) | 2001-04-04 | 2002-10-17 | Quellan, Inc. | Method and system for decoding multilevel signals |
| US20030030873A1 (en) * | 2001-05-09 | 2003-02-13 | Quellan, Inc. | High-speed adjustable multilevel light modulation |
| DE60113128T2 (de) * | 2001-11-16 | 2006-03-02 | Matsushita Electric Industrial Co., Ltd., Kadoma | Hybrides ARQ Verfahren zur Datenpaketübertragung |
| EP1313247B1 (en) * | 2001-11-16 | 2005-11-09 | Matsushita Electric Industrial Co., Ltd. | Incremental redundancy ARQ retransmission method using bit reordering schemes |
| AU2003211094A1 (en) | 2002-02-15 | 2003-09-09 | Quellan, Inc. | Multi-level signal clock recovery technique |
| US6816101B2 (en) * | 2002-03-08 | 2004-11-09 | Quelian, Inc. | High-speed analog-to-digital converter using a unique gray code |
| AU2003223687A1 (en) * | 2002-04-23 | 2003-11-10 | Quellan, Inc. | Combined ask/dpsk modulation system |
| JP2004013681A (ja) * | 2002-06-10 | 2004-01-15 | Bosu & K Consulting Kk | 名刺情報管理システム |
| US7035361B2 (en) | 2002-07-15 | 2006-04-25 | Quellan, Inc. | Adaptive noise filtering and equalization for optimal high speed multilevel signal decoding |
| KR100450764B1 (ko) * | 2002-10-10 | 2004-10-01 | 한국전자통신연구원 | 성좌 매핑 장치 및 매핑방법 |
| AU2003287628A1 (en) | 2002-11-12 | 2004-06-03 | Quellan, Inc. | High-speed analog-to-digital conversion with improved robustness to timing uncertainty |
| JP2007502054A (ja) | 2003-08-07 | 2007-02-01 | ケラン インコーポレイテッド | クロストークキャンセルのための方法とシステム |
| US7804760B2 (en) | 2003-08-07 | 2010-09-28 | Quellan, Inc. | Method and system for signal emulation |
| EP1687929B1 (en) | 2003-11-17 | 2010-11-10 | Quellan, Inc. | Method and system for antenna interference cancellation |
| US7616700B2 (en) | 2003-12-22 | 2009-11-10 | Quellan, Inc. | Method and system for slicing a communication signal |
| US7522883B2 (en) | 2004-12-14 | 2009-04-21 | Quellan, Inc. | Method and system for reducing signal interference |
| US7725079B2 (en) | 2004-12-14 | 2010-05-25 | Quellan, Inc. | Method and system for automatic control in an interference cancellation device |
| WO2007127369A2 (en) | 2006-04-26 | 2007-11-08 | Quellan, Inc. | Method and system for reducing radiated emissions from a communications channel |
| US20140254728A1 (en) * | 2013-03-07 | 2014-09-11 | Astrapi Corporation | Method for gray coding a symbol alphabet |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4358853A (en) * | 1981-01-22 | 1982-11-09 | Codex Corporation | Digital modem transmitter |
| US4710891A (en) * | 1983-07-27 | 1987-12-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital synthesis technique for pulses having predetermined time and frequency domain characteristics |
| NL8402318A (nl) * | 1984-07-23 | 1986-02-17 | Philips Nv | Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen. |
| US4962510A (en) * | 1986-04-15 | 1990-10-09 | Terra Marine Engineering, Inc. | Phase modulated system with phase domain filtering |
| US5140613A (en) * | 1990-05-25 | 1992-08-18 | Hewlett-Packard Company | Baseband modulation system with improved ROM-based digital filter |
| US5175514A (en) * | 1991-01-29 | 1992-12-29 | Sanyo Electric Co., Ltd. | Digital modulator and baseband signal generator for digital modulator |
| US5311553A (en) * | 1992-06-15 | 1994-05-10 | General Electric Company | Trellis coding technique to increase adjacent channel interference protection ratio in land mobile radio systems under peak power constraints |
-
1992
- 1992-08-25 GB GB929218009A patent/GB9218009D0/en active Pending
-
1993
- 1993-07-28 US US08/098,694 patent/US5428643A/en not_active Expired - Fee Related
- 1993-08-12 KR KR1019930015600A patent/KR100313981B1/ko not_active IP Right Cessation
- 1993-08-18 EP EP93202436A patent/EP0584872B1/en not_active Expired - Lifetime
- 1993-08-18 DE DE69323252T patent/DE69323252T2/de not_active Expired - Fee Related
- 1993-08-20 JP JP5206547A patent/JPH06188927A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| AU4486393A (en) | 1994-03-03 |
| US5428643A (en) | 1995-06-27 |
| DE69323252T2 (de) | 1999-07-29 |
| AU664639B2 (en) | 1995-11-23 |
| KR940005013A (ko) | 1994-03-16 |
| GB9218009D0 (en) | 1992-10-14 |
| DE69323252D1 (de) | 1999-03-11 |
| EP0584872A1 (en) | 1994-03-02 |
| EP0584872B1 (en) | 1999-01-27 |
| KR100313981B1 (ko) | 2001-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06188927A (ja) | ディジタル信号の送信方法及びそのための送信器 | |
| US5379242A (en) | ROM filter | |
| US5157693A (en) | Digital modulation circuit | |
| US5369378A (en) | Digital DQPSK modulator | |
| JPH05252212A (ja) | ディジタル無線変調器 | |
| US4812786A (en) | Method and system for providing precise multi-function modulation | |
| JP3659711B2 (ja) | 粗マッパ・プリセッション及び微フィルタ・プリセッションを備えたπ／４ＤＱＰＳＫ変調 | |
| US4442530A (en) | Digital transmitter with vector component addressing | |
| US4736389A (en) | Technique for synthesizing the modulation of a time varying waveform with a data signal | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| EP1223716B1 (en) | Waveform generator | |
| JP4376222B2 (ja) | 波形整形デジタルフィルタ回路 | |
| EP1207660A2 (en) | Time-sharing of a digital filter | |
| JP2000032070A (ja) | テ―ブル駆動型変調信号発生 | |
| JP3864034B2 (ja) | 波形整形デジタルフィルタ回路 | |
| JP3260874B2 (ja) | １／４πＱＰＳＫ変調器 | |
| JPH07106855A (ja) | Ｓｓｂ変調器 | |
| JPH0946387A (ja) | ディジタル変調装置および送信出力制御方法 | |
| JP3260873B2 (ja) | １／４πＱＰＳＫ変調器 | |
| JP3460873B2 (ja) | 多値レベル整形波形生成回路 | |
| JPH0773288B2 (ja) | ディジタル変調回路 | |
| JP2002319988A (ja) | デジタル化直交位相変調器 | |
| JPH06244882A (ja) | ディジタル変調器 | |
| JPH07336402A (ja) | 変調信号発生装置 | |
| JPH07131496A (ja) | 振幅位相変調器 |