JPH0773288B2 - ディジタル変調回路 - Google Patents
ディジタル変調回路Info
- Publication number
- JPH0773288B2 JPH0773288B2 JP29322589A JP29322589A JPH0773288B2 JP H0773288 B2 JPH0773288 B2 JP H0773288B2 JP 29322589 A JP29322589 A JP 29322589A JP 29322589 A JP29322589 A JP 29322589A JP H0773288 B2 JPH0773288 B2 JP H0773288B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- data
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル信号の変調に利用する。特に、ディ
ジタル信号処理により多相PSKまたは多値QAMのディジタ
ル変調信号を生成するディジタル変調回路に関する。
ジタル信号処理により多相PSKまたは多値QAMのディジタ
ル変調信号を生成するディジタル変調回路に関する。
本発明は、多相PSKまたは多値QAM方式のディジタル変調
回路において、信号点の座標をあらかじめ定められた複
数のレベル値の組み合わせにより表し、この組み合わせ
により変調すべき信号を求めることにより、ROMフィル
タのアドレス数を削減し、ROMフィルタを用いた変調回
路を二値を越える変調方式に利用できるようにするもの
である。
回路において、信号点の座標をあらかじめ定められた複
数のレベル値の組み合わせにより表し、この組み合わせ
により変調すべき信号を求めることにより、ROMフィル
タのアドレス数を削減し、ROMフィルタを用いた変調回
路を二値を越える変調方式に利用できるようにするもの
である。
多相PSK方式や多値QAM方式などの変調方式は、搬送波を
ディジタル信号で位相変調または振幅変調する方式であ
る。これらの方式では、変調時の位相および振幅が、搬
送波の同相成分（Ｉ成分）と直交成分（Ｑ成分）とを座
標軸とする座標系で示される。この例を第８図に示す。
ディジタル信号で位相変調または振幅変調する方式であ
る。これらの方式では、変調時の位相および振幅が、搬
送波の同相成分（Ｉ成分）と直交成分（Ｑ成分）とを座
標軸とする座標系で示される。この例を第８図に示す。
一般に、搬送波のＩ成分およびＱ成分を座標軸とする座
標系を「信号空間」、座標点を「信号点」という。ま
た、任意のディジタル信号のデータの組み合わせを信号
空間上の一つの信号点に割り当てることを「マッピン
グ」という。例えば４相PSK方式の場合には、第８図に
示したように、２ビットの信号を互い位相の異なる４つ
の信号点に割り当てる。第８図に示した例では、「0
0」、「01」、「10」、「11」をそれぞれπ/4、３π/
4、５π/4、７π/4に割り当てている。16QAMの場合に
は、４ビットの信号を16個の信号点にマッピングする。
標系を「信号空間」、座標点を「信号点」という。ま
た、任意のディジタル信号のデータの組み合わせを信号
空間上の一つの信号点に割り当てることを「マッピン
グ」という。例えば４相PSK方式の場合には、第８図に
示したように、２ビットの信号を互い位相の異なる４つ
の信号点に割り当てる。第８図に示した例では、「0
0」、「01」、「10」、「11」をそれぞれπ/4、３π/
4、５π/4、７π/4に割り当てている。16QAMの場合に
は、４ビットの信号を16個の信号点にマッピングする。
第９図は一般的な４相PSK変調回路のブロック構成図で
ある。
ある。
入力端子91に入力されたベースバンド信号は、レベル発
生回路92によりＩ成分とＱ成分とに分離され、低域通過
フィルタ93−１、93−２を介して直交変調器98に供給さ
れる。直交変調器98は、二つの成分の信号にそれぞれ位
相がπ/2だけ異なる搬送波を乗算し、その出力を合成し
て変調波を得る。
生回路92によりＩ成分とＱ成分とに分離され、低域通過
フィルタ93−１、93−２を介して直交変調器98に供給さ
れる。直交変調器98は、二つの成分の信号にそれぞれ位
相がπ/2だけ異なる搬送波を乗算し、その出力を合成し
て変調波を得る。
ディジタル伝送では、送信スペクトルの拡がりを抑えて
周波数を有効に利用した伝送を行うため、変調波の帯域
制限を行う。このため、直交変調器98の入力に低域通過
フィルタ93−１、93−２が使用される。
周波数を有効に利用した伝送を行うため、変調波の帯域
制限を行う。このため、直交変調器98の入力に低域通過
フィルタ93−１、93−２が使用される。
低域通過フィルタ93−１、93−２としては、従来はアナ
ログ回路が用いられていた。しかし、アナログ回路では
多くの調整が必要であり、しかも小型化に適さなかっ
た。そこで近年は、ディジタル信号処理を利用する回路
構成が利用されている。
ログ回路が用いられていた。しかし、アナログ回路では
多くの調整が必要であり、しかも小型化に適さなかっ
た。そこで近年は、ディジタル信号処理を利用する回路
構成が利用されている。
第10図はディジタル信号処理を利用した従来例４相PSK
変調回路のブロック構成図を示す。
変調回路のブロック構成図を示す。
入力端子101に入力されたベースバンド信号は、マッピ
ング回路102により、ディジタル信号に応じて信号点の
割り当てを行う。同相・直交分配回路103は、マッピン
グ回路102により割り当てられた信号点のデータをＩ成
分とＱ成分のデータに分配する。
ング回路102により、ディジタル信号に応じて信号点の
割り当てを行う。同相・直交分配回路103は、マッピン
グ回路102により割り当てられた信号点のデータをＩ成
分とＱ成分のデータに分配する。
４相PSKでは、第８図に示したようにマッピングする
と、Ｉ成分およびＱ成分がそれぞれ２値のデータとな
る。すなわち、Ｉ成分およびＱ成分がそれぞれ１ビット
のディジタルデータで表される。これらのＩ成分および
Ｑ成分の出力データは、それぞれ数ビットにわたるデー
タ列として、順次ROMフィルタ104−１、104−２のアド
レスに入力される。
と、Ｉ成分およびＱ成分がそれぞれ２値のデータとな
る。すなわち、Ｉ成分およびＱ成分がそれぞれ１ビット
のディジタルデータで表される。これらのＩ成分および
Ｑ成分の出力データは、それぞれ数ビットにわたるデー
タ列として、順次ROMフィルタ104−１、104−２のアド
レスに入力される。
ROMフィルタ104−１、104−２は、アドレス入力のそれ
ぞれに対して、そのアドレス値のデータ列が入力された
ときのフィルタの時間応答波形データを出力する。ROM
フィルタ104−１、104−２の出力データは、それぞれD/
A変換器106−１、106−２によりアナログ信号に変換さ
れ、帯域制限されたベースバンド信号のＩ成分およびＱ
成分となる。これらの信号は、低域通過フィルタ107−
１、107−２により高周波数成分が除去され、直交変調
器108により搬送波に乗算され、出力端子109から４相PS
K変調波として出力される。
ぞれに対して、そのアドレス値のデータ列が入力された
ときのフィルタの時間応答波形データを出力する。ROM
フィルタ104−１、104−２の出力データは、それぞれD/
A変換器106−１、106−２によりアナログ信号に変換さ
れ、帯域制限されたベースバンド信号のＩ成分およびＱ
成分となる。これらの信号は、低域通過フィルタ107−
１、107−２により高周波数成分が除去され、直交変調
器108により搬送波に乗算され、出力端子109から４相PS
K変調波として出力される。
第11図はROMフィルタの構成を示す。
入力端子111に入力されたデータ列は、順次、シフトレ
ジスタ112に入力される。シフトレジスタ112は、シンボ
ルクロック113により駆動される。ROMフィルタはまた、
サンプルクロック115により駆動されるカウンタ114を備
える。シフトレジスタ112に蓄えられたデータと、カウ
ンタ114の値とにより、ROM116のアドレスを指定する。
ジスタ112に入力される。シフトレジスタ112は、シンボ
ルクロック113により駆動される。ROMフィルタはまた、
サンプルクロック115により駆動されるカウンタ114を備
える。シフトレジスタ112に蓄えられたデータと、カウ
ンタ114の値とにより、ROM116のアドレスを指定する。
ROM116の各アドレスには、シフトレジスタ112に入力さ
れたデータ列に対するフィルタの応答波形が、カウンタ
114により指定される時間に対応して記憶される。した
がって、アドレスにデータ列が入力されると、逐次、そ
の時点のデータに対応するフィルタの時間応答波形デー
タを出力できる。
れたデータ列に対するフィルタの応答波形が、カウンタ
114により指定される時間に対応して記憶される。した
がって、アドレスにデータ列が入力されると、逐次、そ
の時点のデータに対応するフィルタの時間応答波形デー
タを出力できる。
しかし、ROMフィルタを用いたディジタル変調回路は、
４相を越える多相PSK変調や４相を越える多相QAMの場合
には実用的ではない。
４相を越える多相PSK変調や４相を越える多相QAMの場合
には実用的ではない。
例えば、第12図に示すような信号配置をもつ８相PSK方
式やπ/4シフトQPSK方式では、信号空間上におけるＩ成
分およびＱ成分は、それぞれが最低で４つの値をとる。
このような変調を第10図に示したような回路で実現する
には、マッピング回路により割り当てられた８個の信号
点に対して、同相・直交分配回路においてＩ成分とＱ成
分とをそれぞれ２ビットのディジタルデータで表せばよ
い。
式やπ/4シフトQPSK方式では、信号空間上におけるＩ成
分およびＱ成分は、それぞれが最低で４つの値をとる。
このような変調を第10図に示したような回路で実現する
には、マッピング回路により割り当てられた８個の信号
点に対して、同相・直交分配回路においてＩ成分とＱ成
分とをそれぞれ２ビットのディジタルデータで表せばよ
い。
しかし、信号点を表すＩ成分とＱ成分とのデータ列に対
応してフィルタの出力波形を記憶するには、１シンボル
を表すために２ビットのアドレスを使用するため、入力
アドレスのビット数が４相PSKの場合に比較して二倍必
要となり、メモリ量が膨大となる。このため、第10図に
示したようなディジタル変調回路、すなわちROMフィル
タを用いて小型化、無調整化を図った回路は、Ｉ成分お
よびＱ成分が２値を越える変調方式に使用することは容
易ではなかった。
応してフィルタの出力波形を記憶するには、１シンボル
を表すために２ビットのアドレスを使用するため、入力
アドレスのビット数が４相PSKの場合に比較して二倍必
要となり、メモリ量が膨大となる。このため、第10図に
示したようなディジタル変調回路、すなわちROMフィル
タを用いて小型化、無調整化を図った回路は、Ｉ成分お
よびＱ成分が２値を越える変調方式に使用することは容
易ではなかった。
本発明は、以上の課題を解決し、回路を簡易化、無調整
化、低消費電力化および高速化できる構成の多相PSKま
たは多値QAMディジタル変調回路を提供することを目的
とする。
化、低消費電力化および高速化できる構成の多相PSKま
たは多値QAMディジタル変調回路を提供することを目的
とする。
本発明のディジタル変調回路は、信号点の座標をあらか
じめ定められた複数のレベル値の組み合わせにより表す
手段と、複数のレベル値のそれぞれに対する応答波形を
記憶する記憶手段と、この記憶手段から上記組み合わせ
に対応して出力された応答波形を加算する加算手段とを
備えたことを特徴とする。
じめ定められた複数のレベル値の組み合わせにより表す
手段と、複数のレベル値のそれぞれに対する応答波形を
記憶する記憶手段と、この記憶手段から上記組み合わせ
に対応して出力された応答波形を加算する加算手段とを
備えたことを特徴とする。
上記表す手段は、上記複数のレベル値として加減算の組
み合わせで信号空間上のすべての信号点の同相成分およ
び直交成分を表せるように設定されたA1、A2、…、Akを
用い、割り当てられた信号点の同相成分および直交成分
に対してAiが加算されるか減算されるかを１ビットの符
号IiおよびQiで表し、ｋ個の符号〔I1、I2、…、Ik〕お
よび〔Q1、Q2、…、Kk〕をＩ信号およびＱ信号としてシ
ンボル毎に出力する手段を含むことが望ましい。ただし
ｋは整数である。
み合わせで信号空間上のすべての信号点の同相成分およ
び直交成分を表せるように設定されたA1、A2、…、Akを
用い、割り当てられた信号点の同相成分および直交成分
に対してAiが加算されるか減算されるかを１ビットの符
号IiおよびQiで表し、ｋ個の符号〔I1、I2、…、Ik〕お
よび〔Q1、Q2、…、Kk〕をＩ信号およびＱ信号としてシ
ンボル毎に出力する手段を含むことが望ましい。ただし
ｋは整数である。
このとき上記記憶手段は、符号IiおよびQiが別個に入力
される2k個のメモリを含み、各メモリは、Ｎシンボル分
の符号IiまたはQiに対して、それぞれ出力振幅がAiに比
例したフィルタ出力波形データSiを出力する手段を含む
ことが望ましい。2k個のメモリの出力は、加算手段によ
り加算される。
される2k個のメモリを含み、各メモリは、Ｎシンボル分
の符号IiまたはQiに対して、それぞれ出力振幅がAiに比
例したフィルタ出力波形データSiを出力する手段を含む
ことが望ましい。2k個のメモリの出力は、加算手段によ
り加算される。
上記表す手段はさらに、割り当てられた信号点の番号に
入力データのタイミングに同期してあらかじめ定められ
た数を加算または減算する手段を含むことができる。こ
のとき、加算または減算する手段を動作または停止させ
る手段を備えることができる。
入力データのタイミングに同期してあらかじめ定められ
た数を加算または減算する手段を含むことができる。こ
のとき、加算または減算する手段を動作または停止させ
る手段を備えることができる。
信号点のＩ成分およびＱ成分に対して、その値毎に時間
応答波形を記憶するのではなく、その値を加減算により
得ることのできるレベル値毎に時間応答波形を記憶す
る。このレベル値は、その加減算の組み合わせによりＩ
成分およびＱ成分を表すことのできる値であり、その数
はＩ成分およびＱ成分のとりうる値の数より少ない。し
たがって各成分がｍビットで表される2m相のディジタル
変調において、ｍの値が大きくなっても、メモリ量の増
加を抑えることができる。
応答波形を記憶するのではなく、その値を加減算により
得ることのできるレベル値毎に時間応答波形を記憶す
る。このレベル値は、その加減算の組み合わせによりＩ
成分およびＱ成分を表すことのできる値であり、その数
はＩ成分およびＱ成分のとりうる値の数より少ない。し
たがって各成分がｍビットで表される2m相のディジタル
変調において、ｍの値が大きくなっても、メモリ量の増
加を抑えることができる。
また、割り当てられた信号点の番号に別の数を加算また
は減算することにより、あるシンボル毎に信号点が回転
するような変調を行うことができる。さらに、この加算
または減算を動作または停止させれば、同一の回路で変
調方式を切り替えることができる。
は減算することにより、あるシンボル毎に信号点が回転
するような変調を行うことができる。さらに、この加算
または減算を動作または停止させれば、同一の回路で変
調方式を切り替えることができる。
第１図は本発明第一実施例ディジタル変調回路のブロッ
ク構成図である。ここでは、８相PSK変調回路に本発明
を実施した例を示す。
ク構成図である。ここでは、８相PSK変調回路に本発明
を実施した例を示す。
このディジタル変調回路は、入力端子１の入力ディジタ
ル信号に対して二次元信号空間上のあらかじめ定められ
た複数の信号点のいずれかを割り当てるマッピング手段
としてマッピング回路２を備え、割り当てられた信号点
の座標を表す二系列のディジタルデータを出力する座標
データ出力手段として同相・直交分配回路３を備え、こ
の二系列のディジタルデータのそれぞれに対応して帯域
制限された波形を出力する波形出力手段を備え、この波
形出力手段の二つの出力で直交搬送波をそれぞれ変調す
る直交変調手段として直交変調器８を備える。
ル信号に対して二次元信号空間上のあらかじめ定められ
た複数の信号点のいずれかを割り当てるマッピング手段
としてマッピング回路２を備え、割り当てられた信号点
の座標を表す二系列のディジタルデータを出力する座標
データ出力手段として同相・直交分配回路３を備え、こ
の二系列のディジタルデータのそれぞれに対応して帯域
制限された波形を出力する波形出力手段を備え、この波
形出力手段の二つの出力で直交搬送波をそれぞれ変調す
る直交変調手段として直交変調器８を備える。
ここで本実施例の特徴とするところは、同相・直交分配
回路３が、信号点の座標をあらかじめ定められた複数の
レベル値の組み合わせにより表す手段を備え、波形出力
手段が、上記複数のレベル値のそれぞれに対する応答波
形を記憶する記憶手段としてROMフィルタ4a−１、4b−
１、4a−２、4b−２を備え、この記憶手段から上記組み
合わせに対応して出力された応答波形を加算する加算手
段として加算器５−１、５−２を備えたことにある。
回路３が、信号点の座標をあらかじめ定められた複数の
レベル値の組み合わせにより表す手段を備え、波形出力
手段が、上記複数のレベル値のそれぞれに対する応答波
形を記憶する記憶手段としてROMフィルタ4a−１、4b−
１、4a−２、4b−２を備え、この記憶手段から上記組み
合わせに対応して出力された応答波形を加算する加算手
段として加算器５−１、５−２を備えたことにある。
加算器５−１、５−２の出力はそれぞれ、D/A変換器６
−１、６−２および低域通過フィルタ７−１、７−２を
介して直交変調器８に供給される。
−１、６−２および低域通過フィルタ７−１、７−２を
介して直交変調器８に供給される。
マッピング回路２は、ディジタル信号入力端子１に入力
されたディジタルデータを信号空間上の８個の信号点の
いずれかに割り当て、その信号点の番号データを出力す
る。
されたディジタルデータを信号空間上の８個の信号点の
いずれかに割り当て、その信号点の番号データを出力す
る。
同相・直交分配回路３は、マッピング回路２から入力さ
れた番号データに対応した信号点について、その同相成
分と直交成分とをそれぞれ振幅レベルA1、A2で表し、こ
れらの振幅レベルA1、A2の加減算を表す符号データ
〔I1、I2〕および〔Q1、Q2〕を出力する。
れた番号データに対応した信号点について、その同相成
分と直交成分とをそれぞれ振幅レベルA1、A2で表し、こ
れらの振幅レベルA1、A2の加減算を表す符号データ
〔I1、I2〕および〔Q1、Q2〕を出力する。
すなわち同相・直交分配回路３は、信号点の同相成分お
よび直交成分がそれぞれ、A1＋A2、A1−A2、−A1＋A2ま
たは−A1−A2のいずれかで表されるように振幅レベル
A1、A2を選択し、マッピング回路２から入力された番号
データに対応する振幅レベルを表すことができるように
各符号「＋」または「−」を選択し、それを符号データ
〔I1、I2〕または〔Q1、Q2〕で表す。例えば、「＋」を
「１」、「−」を「０」で表すとする。このとき、同相
成分が例えば振幅レベルA1＋A2に対応する場合には、符
号データ〔I1、I2〕として〔１、１〕を出力する。振幅
レベルA1−A2に対応するときには、符号データ〔I1、
I2〕として〔１、０〕を出力する。振幅レベル−A1±A2
の場合も同様であり、直交成分についても同様である。
よび直交成分がそれぞれ、A1＋A2、A1−A2、−A1＋A2ま
たは−A1−A2のいずれかで表されるように振幅レベル
A1、A2を選択し、マッピング回路２から入力された番号
データに対応する振幅レベルを表すことができるように
各符号「＋」または「−」を選択し、それを符号データ
〔I1、I2〕または〔Q1、Q2〕で表す。例えば、「＋」を
「１」、「−」を「０」で表すとする。このとき、同相
成分が例えば振幅レベルA1＋A2に対応する場合には、符
号データ〔I1、I2〕として〔１、１〕を出力する。振幅
レベルA1−A2に対応するときには、符号データ〔I1、
I2〕として〔１、０〕を出力する。振幅レベル−A1±A2
の場合も同様であり、直交成分についても同様である。
ROMフィルタ4a−１、4b−１、4a−２、4b−２には、そ
れぞれ符号データI1、I2、Q1、Q2が入力される。ROMフ
ィルタ4a−１は、Ｎシンボル分の符号データ列I11〜I1N
をアドレス入力とし、その符号データ列に対応するフィ
ルタ出力波形データS1Iを出力する。同様にROMフィルタ
4b−１、4a−２および4b−２は、それぞれ符号データ列
I21〜I2N、Q11〜Q1N、Q21〜Q2Nをアドレス入力とし、波
形データS2I、S1Q、S2Qを出力する。
れぞれ符号データI1、I2、Q1、Q2が入力される。ROMフ
ィルタ4a−１は、Ｎシンボル分の符号データ列I11〜I1N
をアドレス入力とし、その符号データ列に対応するフィ
ルタ出力波形データS1Iを出力する。同様にROMフィルタ
4b−１、4a−２および4b−２は、それぞれ符号データ列
I21〜I2N、Q11〜Q1N、Q21〜Q2Nをアドレス入力とし、波
形データS2I、S1Q、S2Qを出力する。
加算器５−１はROMフィルタ4a−１の出力とROMフィルタ
4b−１の出力とを加算し、加算器５−２はROMフィルタ4
a−２の出力とROMフィルタ4b−２の出力とを加算する。
4b−１の出力とを加算し、加算器５−２はROMフィルタ4
a−２の出力とROMフィルタ4b−２の出力とを加算する。
D/A変換器６−１、６−２はそれぞれ加算器５−１、５
−２の出力をアナログ値に変換する。低域通過フィルタ
７−１、７−２はD/A変換器６−１、６−２の出力に含
まれる高周波成分を除去する。直交変調器８は、低域通
過フィルタ７−１、７−２の出力に位相がπ/2だけ異な
る二つの搬送波を乗算し、その出力を合成して出力端子
９に変調波を出力する。
−２の出力をアナログ値に変換する。低域通過フィルタ
７−１、７−２はD/A変換器６−１、６−２の出力に含
まれる高周波成分を除去する。直交変調器８は、低域通
過フィルタ７−１、７−２の出力に位相がπ/2だけ異な
る二つの搬送波を乗算し、その出力を合成して出力端子
９に変調波を出力する。
第２図はマッピング回路２の一例を示すブロック構成図
である。
である。
フリップフロップ21、22は、入力データのシンボルレー
トと同期したサンプルクロック23で駆動され、入力デー
タを１シンボル毎に８個の信号点のうちの１つの信号点
に割り当て、その信号点にあらかじめ割り当てられた番
号０〜７をｍ＝３ビットのデータとして出力する。
トと同期したサンプルクロック23で駆動され、入力デー
タを１シンボル毎に８個の信号点のうちの１つの信号点
に割り当て、その信号点にあらかじめ割り当てられた番
号０〜７をｍ＝３ビットのデータとして出力する。
第３図は同相・直交分配回路３の動作を説明する図であ
り、８相PSKにおける信号空間上の信号点配置と、信号
レベルA1、A2との関係を示す。
り、８相PSKにおける信号空間上の信号点配置と、信号
レベルA1、A2との関係を示す。
８相PSKにおける信号点は、信号空間上において、原点
を中心とする円上に互いにπ/4だけ異なって配置され
る。円の半径をｒとすると、各信号点がとりうるＩ成分
およびＱ成分の値は、 ±ｒ・cos（−π/8）、±ｒ・cos（３π/8） のいずれかである。これらの４つの値を振幅レベルA1、
A2の加減算で表すには、 A1＋A2＝ｒ・cos（３π/8） A1−A2＝ｒ・cos（−π/8） の連立方程式を解く。これにより、 A1＝ｒ・sin（π/8）・cos（π/4） A2＝ｒ・sin（π/4）・cos（π/8） が得られる。この振幅レベルA1、A2を用いると、第３図
に示した０〜７の信号点のＩ成分およびＱ成分は、第１
表に示すように表される。
を中心とする円上に互いにπ/4だけ異なって配置され
る。円の半径をｒとすると、各信号点がとりうるＩ成分
およびＱ成分の値は、 ±ｒ・cos（−π/8）、±ｒ・cos（３π/8） のいずれかである。これらの４つの値を振幅レベルA1、
A2の加減算で表すには、 A1＋A2＝ｒ・cos（３π/8） A1−A2＝ｒ・cos（−π/8） の連立方程式を解く。これにより、 A1＝ｒ・sin（π/8）・cos（π/4） A2＝ｒ・sin（π/4）・cos（π/8） が得られる。この振幅レベルA1、A2を用いると、第３図
に示した０〜７の信号点のＩ成分およびＱ成分は、第１
表に示すように表される。
同相・直交分配回路３は、第１表に示したように表され
るＩ成分およびＱ成分について、振幅レベルA1、A2の符
号を表す符号データ〔I1、I2〕および〔Q1、Q2〕を出力
する。正符号に対して「１」、負符号に対して「０」を
出力することにすると、８個の信号点に対する符号デー
タは第２表に示すようになる。
るＩ成分およびＱ成分について、振幅レベルA1、A2の符
号を表す符号データ〔I1、I2〕および〔Q1、Q2〕を出力
する。正符号に対して「１」、負符号に対して「０」を
出力することにすると、８個の信号点に対する符号デー
タは第２表に示すようになる。
第４図はROMフィルタ4a−１、4b−１、4a−２および4b
−２の入出力の関係を示す。（ａ）はROMフィルタの入
力データ列、（ｂ）はこの入力データ列に対する振幅Ai
の信号、（ｃ）はROMフィルタの出力をD/A変換した出力
を示す。
−２の入出力の関係を示す。（ａ）はROMフィルタの入
力データ列、（ｂ）はこの入力データ列に対する振幅Ai
の信号、（ｃ）はROMフィルタの出力をD/A変換した出力
を示す。
ROMフィルタ4a−１、4b−１、4a−２および4b−２とし
ては、第11図に示した従来例と同等の構成のものをそれ
ぞれ用いる。ただし、入力データはI1、I2、Q1またはQ2
の符号データであり、出力波形データは、振幅レベルA1
またはA2に比例した信号をフィルタリングしたときの出
力波形を表すデータである。
ては、第11図に示した従来例と同等の構成のものをそれ
ぞれ用いる。ただし、入力データはI1、I2、Q1またはQ2
の符号データであり、出力波形データは、振幅レベルA1
またはA2に比例した信号をフィルタリングしたときの出
力波形を表すデータである。
また、ROMフィルタ4a−１、4b−１、4a−２および4b−
２はそれぞれ、Ｎシンボル分の入力データ列に対して、
その中心のシンボルに対する波形データを出力する。し
たがって、Ｎシンボル分の入力データ列だけでは、１シ
ンボル分の波形データしか得られない。入力データが１
シンボルずつ連続して入力されたときに、連続的な波形
データが得られる。
２はそれぞれ、Ｎシンボル分の入力データ列に対して、
その中心のシンボルに対する波形データを出力する。し
たがって、Ｎシンボル分の入力データ列だけでは、１シ
ンボル分の波形データしか得られない。入力データが１
シンボルずつ連続して入力されたときに、連続的な波形
データが得られる。
さらに詳しく説明すると、ROMフィルタ4a−１、4a−２
はそれぞれ、符号データI1、Q1のデータに対して、振幅
レベルA1に比例した信号のフィルタリング出力の波形デ
ータS1I、S1Qを出力する。同様に、ROMフィルタ4b−
１、4b−２はそれぞれ、符号データI2、Q2のデータに対
して、振幅レベルA2に比例した信号のフィルタリング出
力の波形データS2I、S2Qを出力する。
はそれぞれ、符号データI1、Q1のデータに対して、振幅
レベルA1に比例した信号のフィルタリング出力の波形デ
ータS1I、S1Qを出力する。同様に、ROMフィルタ4b−
１、4b−２はそれぞれ、符号データI2、Q2のデータに対
して、振幅レベルA2に比例した信号のフィルタリング出
力の波形データS2I、S2Qを出力する。
ROMフィルタ4a−１、4b−１、4a−２および4b−２は線
形系であり、加算器５−１、５−２で加算すると、信号
点を表す４値のＩ成分とＱ成分とに関して、それぞれ帯
域制限されたベースバンド信号が得られる。この信号を
D/A変換器６−１、６−２でアナログ信号に変換し、直
交変調器８に入力する。これにより、８相PSK変調波が
得られる。
形系であり、加算器５−１、５−２で加算すると、信号
点を表す４値のＩ成分とＱ成分とに関して、それぞれ帯
域制限されたベースバンド信号が得られる。この信号を
D/A変換器６−１、６−２でアナログ信号に変換し、直
交変調器８に入力する。これにより、８相PSK変調波が
得られる。
この実施例では加算後の信号をD/A変換しているが、ROM
フィルタの出力をD/A変換してからアナログ加算するこ
ともできる。また、信号レベルA1、A2として他の組み合
わせを用いることもでき、符号データにより「＋」を
「０」、「−」を「１」で表してもよい。さらに、同相
・直交分配回路３によるマッピング方法を変更すれば、
同等の回路構成で、第５図に示すような信号点配置をも
つ16QAM信号を得ることができる。
フィルタの出力をD/A変換してからアナログ加算するこ
ともできる。また、信号レベルA1、A2として他の組み合
わせを用いることもでき、符号データにより「＋」を
「０」、「−」を「１」で表してもよい。さらに、同相
・直交分配回路３によるマッピング方法を変更すれば、
同等の回路構成で、第５図に示すような信号点配置をも
つ16QAM信号を得ることができる。
第６図は本発明第二実施例ディジタル変調回路のブロッ
ク構成図である。
ク構成図である。
この実施例は、π/4シフトQPSK変調回路で本発明を実施
したものである。この実施例について説明する前に、π
/4シフトQPSKについて説明する。
したものである。この実施例について説明する前に、π
/4シフトQPSKについて説明する。
第７図はπ/4シフトQPSK信号の信号点配置を示す。π/4
シフトQPSKの信号点は、QPSK信号が１シンボル周期毎に
π/4ラジアンずつ回転した配置となる。このため、同一
の入力ディジタル信号に対して、割り当てられる信号点
の番号が時間とともに変化する。
シフトQPSKの信号点は、QPSK信号が１シンボル周期毎に
π/4ラジアンずつ回転した配置となる。このため、同一
の入力ディジタル信号に対して、割り当てられる信号点
の番号が時間とともに変化する。
第６図に示した実施例回路は、マッピング回路２と同相
・直交分配回路３との間に加算回路10が挿入され、この
加減算回路10にカウンタ11の出力が供給されることが第
一実施例と異なる。
・直交分配回路３との間に加算回路10が挿入され、この
加減算回路10にカウンタ11の出力が供給されることが第
一実施例と異なる。
この実施例において、マッピング回路２は、入力ディジ
タル信号に対して、第７図（ａ）、（ｂ）に示す８個の
信号点「０」〜「７」のうち、「０」、「２」、
「４」、「６」または「１」、「３」、「５」、「７」
の４個の信号点のいずれかを割り当てる。
タル信号に対して、第７図（ａ）、（ｂ）に示す８個の
信号点「０」〜「７」のうち、「０」、「２」、
「４」、「６」または「１」、「３」、「５」、「７」
の４個の信号点のいずれかを割り当てる。
これらの信号点をπ/4ずつシフトさせるには、信号点の
番号を１ずつ加算または減算する必要がある。そこで、
カウンタ11により、入力データのタイミングクロックに
同期した「０」〜「７」のデータを作成し、それをタイ
ミングクロック毎にマッピング回路２の出力に加算また
は減算する。加算か減算かにより、π/4シフトの方向が
決まる。
番号を１ずつ加算または減算する必要がある。そこで、
カウンタ11により、入力データのタイミングクロックに
同期した「０」〜「７」のデータを作成し、それをタイ
ミングクロック毎にマッピング回路２の出力に加算また
は減算する。加算か減算かにより、π/4シフトの方向が
決まる。
以上の処理により、π/4シフトQPSKのマッピングを容易
に行うことができる。
に行うことができる。
加減算回路10の出力データからＩ成分とＱ成分とのそれ
ぞれのベースバンド信号を得る構成は、第一実施例と同
等である。
ぞれのベースバンド信号を得る構成は、第一実施例と同
等である。
本実施例はまた、π/4シフトPSK信号とQPSK信号とを切
り替えてマッピングすることができる。すなわち、加減
算回路10には変調切替制御端子12が設けられ、加減算回
路10における加減算の動作を制御できる。
り替えてマッピングすることができる。すなわち、加減
算回路10には変調切替制御端子12が設けられ、加減算回
路10における加減算の動作を制御できる。
QPSK信号を選択する場合には、加減算回路10の動作を停
止させ、マッピング回路２からのデータを直接同相・直
交分配回路３に入力する。そのときの信号点配置は第７
図（ａ）に示したようになり、QPSK信号が得られる。加
減算回路10を動作させた場合には、π/4シフトQPSK信号
が得られる。
止させ、マッピング回路２からのデータを直接同相・直
交分配回路３に入力する。そのときの信号点配置は第７
図（ａ）に示したようになり、QPSK信号が得られる。加
減算回路10を動作させた場合には、π/4シフトQPSK信号
が得られる。
また、加減算回路10の動作を停止させるには、カウンタ
11の出力データをゲート回路によりすべて零に設定して
もよい。
11の出力データをゲート回路によりすべて零に設定して
もよい。
このように、マッピング回路２に接続した加減算回路10
の動作と停止とを制御することにより、全く同一の回路
で複数の変調方式を実現できる。
の動作と停止とを制御することにより、全く同一の回路
で複数の変調方式を実現できる。
以上の実施例では、信号点の同相成分および直交成分が
３値のデータで表される場合について説明したが、16PS
K、64QAMなど、信号点の同相成分あるいは直交成分が４
値を越える場合でも、それを表す振幅レベルA1、A2、
…、Akを新たに定義することにより同様に実施できる。
３値のデータで表される場合について説明したが、16PS
K、64QAMなど、信号点の同相成分あるいは直交成分が４
値を越える場合でも、それを表す振幅レベルA1、A2、
…、Akを新たに定義することにより同様に実施できる。
このように、本発明では、同相成分および直交成分が３
値以上で表される変調方式において、帯域制限のため
に、アナログフィルタを使用せず、ROMフィルタを用い
てディジタル変調回路を構成できる。この構成におい
て、マッピング回路２および同相・直交分配回路３は小
規模の論理回路で構成でき、無調整化、低消費電力化、
小型化などが可能となる。
値以上で表される変調方式において、帯域制限のため
に、アナログフィルタを使用せず、ROMフィルタを用い
てディジタル変調回路を構成できる。この構成におい
て、マッピング回路２および同相・直交分配回路３は小
規模の論理回路で構成でき、無調整化、低消費電力化、
小型化などが可能となる。
以上説明したように、本発明のディジタル変調回路は、
多値で表される信号点を特定のレベル加減算の組み合わ
せで表現するため、ROMフィルタの利用が容易となり、
回路の小型化、無調整化、低消費電力化および高速化を
実現でき、LSI化が容易となる。
多値で表される信号点を特定のレベル加減算の組み合わ
せで表現するため、ROMフィルタの利用が容易となり、
回路の小型化、無調整化、低消費電力化および高速化を
実現でき、LSI化が容易となる。
また、入力ディジタル信号に対するマッピング出力に所
定の周期でカウンタの出力信号を加減算することで、そ
の周期毎に信号点が回転するような変調方式に対して
も、高精度にスペクトル整形された変調波を得ることが
できる。
定の周期でカウンタの出力信号を加減算することで、そ
の周期毎に信号点が回転するような変調方式に対して
も、高精度にスペクトル整形された変調波を得ることが
できる。
さらに、加減算動作を停止する制御機能を設けることに
より、同一の回路で複数方式の変調波を容易に得ること
ができる。
より、同一の回路で複数方式の変調波を容易に得ること
ができる。
第１図は本発明第一実施例ディジタル変調回路のブロッ
ク構成図。 第２図はマッピング回路の一例を示すブロック構成図。 第３図は同相・直交分配回路の動作説明図。 第４図はROMフィルタの入出力の関係を示す図。 第５図は16QAM信号の信号点配置を示す図。 第６図は本発明第二実施例ディジタル変調回路のブロッ
ク構成図。 第７図はπ/4シフトQPSK信号の信号点配置を示す図。 第８図は４相PSK信号の信号点配置を示す図。 第９図は一般的な４相PSK変調回路のブロック構成図。 第10図はディジタル信号処理を利用した従来例４相PSK
変調回路のブロック構成図。 第11図はROMフィルタの構成を示すブロック構成図。 第12図は８相PSK信号の信号点配置を示す図。 １、91、101、111……入力端子、２、102……マッピン
グ回路、３、103……同相・直交分配回路、4a−１、4b
−１、4a−２、4b−２、104−１、104−２……ROMフィ
ルタ、５−１、５−２……加算器、６−１、６−２、10
6−１、106−２……D/A変換器、７−１、７−２、93−
１、93−２、107−１、107−２……低域通過フィルタ、
８、98、108……直交変調器、９、99、109……出力端
子、10……加減算回路、11、114……カウンタ、12……
変調切替制御端子、21、22……フリップフロップ、23、
115……サンプルクロック、92……レベル発生回路、112
……シフトレジスタ、113……シンボルクロック、116…
…ROM。
ク構成図。 第２図はマッピング回路の一例を示すブロック構成図。 第３図は同相・直交分配回路の動作説明図。 第４図はROMフィルタの入出力の関係を示す図。 第５図は16QAM信号の信号点配置を示す図。 第６図は本発明第二実施例ディジタル変調回路のブロッ
ク構成図。 第７図はπ/4シフトQPSK信号の信号点配置を示す図。 第８図は４相PSK信号の信号点配置を示す図。 第９図は一般的な４相PSK変調回路のブロック構成図。 第10図はディジタル信号処理を利用した従来例４相PSK
変調回路のブロック構成図。 第11図はROMフィルタの構成を示すブロック構成図。 第12図は８相PSK信号の信号点配置を示す図。 １、91、101、111……入力端子、２、102……マッピン
グ回路、３、103……同相・直交分配回路、4a−１、4b
−１、4a−２、4b−２、104−１、104−２……ROMフィ
ルタ、５−１、５−２……加算器、６−１、６−２、10
6−１、106−２……D/A変換器、７−１、７−２、93−
１、93−２、107−１、107−２……低域通過フィルタ、
８、98、108……直交変調器、９、99、109……出力端
子、10……加減算回路、11、114……カウンタ、12……
変調切替制御端子、21、22……フリップフロップ、23、
115……サンプルクロック、92……レベル発生回路、112
……シフトレジスタ、113……シンボルクロック、116…
…ROM。
Claims (1)
- 【請求項１】入力ディジタル信号に対して二次元信号空
間上のあらかじめ定められた複数の信号点のいずれかを
割り当てるマッピング手段と、 割り当てられた信号点の座標を表す二系列のディジタル
データを出力する座標データ出力手段と、 この二系列のディジタルデータのそれぞれに対応して帯
域制限された波形を出力する波形出力手段と、 この波形出力手段の二つの出力で直交搬送波をそれぞれ
変調する直交変調手段と を備えたディジタル変調回路において、 上記座標データ出力手段は、信号点の座標をあらかじめ
定められた複数のレベル値の組み合わせにより表す手段
を含み、 上記波形出力手段は、上記複数のレベル値のそれぞれに
対する応答波形を記憶する記憶手段と、この記憶手段か
ら上記組み合わせに対応して出力された応答波形を加算
する加算手段とを含む ことを特徴とするディジタル変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29322589A JPH0773288B2 (ja) | 1989-11-10 | 1989-11-10 | ディジタル変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29322589A JPH0773288B2 (ja) | 1989-11-10 | 1989-11-10 | ディジタル変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154458A JPH03154458A (ja) | 1991-07-02 |
| JPH0773288B2 true JPH0773288B2 (ja) | 1995-08-02 |
Family
ID=17792047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29322589A Expired - Lifetime JPH0773288B2 (ja) | 1989-11-10 | 1989-11-10 | ディジタル変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773288B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288670A (ja) * | 2006-04-19 | 2007-11-01 | Nec Corp | ディジタル多値直交振幅変調方法、ディジタル多値直交振幅変調装置及びディジタル多値直交振幅複調装置 |
| JP2008072215A (ja) * | 2006-09-12 | 2008-03-27 | Ntt Electornics Corp | デジタル変調回路及び電子装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6102262B2 (ja) * | 2013-01-07 | 2017-03-29 | 富士通株式会社 | 信号処理装置および信号処理方法 |
-
1989
- 1989-11-10 JP JP29322589A patent/JPH0773288B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288670A (ja) * | 2006-04-19 | 2007-11-01 | Nec Corp | ディジタル多値直交振幅変調方法、ディジタル多値直交振幅変調装置及びディジタル多値直交振幅複調装置 |
| JP2008072215A (ja) * | 2006-09-12 | 2008-03-27 | Ntt Electornics Corp | デジタル変調回路及び電子装置 |
| JP4680156B2 (ja) * | 2006-09-12 | 2011-05-11 | Ｎｔｔエレクトロニクス株式会社 | デジタル変調回路及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03154458A (ja) | 1991-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5379322A (en) | Baseband signal generator for digital modulator | |
| KR100313981B1 (ko) | 디지털신호전송방법및전송용송신기 | |
| CA1207039A (en) | Constant envelope offset qpsk modulator | |
| KR100646456B1 (ko) | 포스트 필터링 반송파 재결합을 이용하는 디지털 ｑａｍ 변조기 | |
| EP0716785B1 (en) | An improved rom filter | |
| JP2968350B2 (ja) | 直交変調回路 | |
| US5369378A (en) | Digital DQPSK modulator | |
| US6025758A (en) | Method and apparatus for performing digital data signal modulation | |
| TW201639310A (zh) | 實數m元信號編碼方法及用此之編碼裝置 | |
| JPH07107133A (ja) | 多値重畳振幅変調の基底帯域信号発生装置 | |
| US5225795A (en) | Digital quadrature modulator | |
| JP3582650B2 (ja) | 位相変調装置とその位相変調方法、及び位相変調プログラム | |
| US4812786A (en) | Method and system for providing precise multi-function modulation | |
| US5175514A (en) | Digital modulator and baseband signal generator for digital modulator | |
| US4674105A (en) | Digital signal processor | |
| US5027372A (en) | Differential phase shift keying modulator | |
| CN108881099B (zh) | 一种通信信号的生成系统和生成方法 | |
| JPH0773288B2 (ja) | ディジタル変調回路 | |
| US5796782A (en) | Digital modulator with Root-Nyquist filter | |
| JPH0472425B2 (ja) | ||
| KR100207594B1 (ko) | 자동부호화 4분 위상천이 변조방법 및 장치 | |
| US3659053A (en) | Method and apparatus for frequency-division multiplex communications by digital phase shift of carrier | |
| US6239666B1 (en) | Uniform amplitude modulator | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| JP2740373B2 (ja) | π／４シフトＱＰＳＫ直交変調器用ベースバンド信号生成器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20080802 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20080802 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20090802 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20100802 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 15 |