KR100646456B1

KR100646456B1 - 포스트 필터링 반송파 재결합을 이용하는 디지털 ｑａｍ 변조기

Info

Publication number: KR100646456B1
Application number: KR1019990009299A
Authority: KR
Inventors: 킨 짱
Original assignee: 제너럴 인스트루먼트 코포레이션
Priority date: 1998-03-19
Filing date: 1999-03-19
Publication date: 2006-11-14
Also published as: CN100387034C; US6141387A; TW401691B; AR014748A1; EP0944215A2; KR19990078048A; CA2263244C; AU1847799A; CA2263244A1; BR9901017A; AU748388B2; EP0944215A3; US6430228B1; CN1239365A; JPH11331298A

Abstract

본 발명의 효율적인 직각(90°차이에 의한) 진폭 변조기(quadrature amplitude modulator)에 의하여, 6 내지 8 까지의 독립 압축 채널이 6 ㎒ 의 대역폭을 차지하며, 64-QAM 에 의하여 제공되는 8 레벨 변조의 경우 33 퍼센트, 그리고 256-QAM 에 의하여 제공되는 16 레벨 변조의 경우 25 퍼센트 처리 전력을 줄인다. 상기 변조(modulation)는 포스트 필터링 반송파 결합(post filtering carrier combination)으로 변조 그리고 필터링(filtering)을 결합시키는 개선된 디지털 필터 아키텍처(digital filter architecture)를 이용하여 상기와 같은 효율을 달성시킨다.

본 발명에 따르는 QAM 변조기는 이진 병렬 곱셈기(binary parallel multiplier)의 전체 숫자를 줄여서 실현된다. 동작의 처리율을 증가시키기 위해, 미리 계산된 필터 가중 계수들을 저장하는 조사 테이블(LUTs)을 사용하여 동작 속도가 증가된다. 곱셈기의 수의 감소는 포스트 필터링 반송파 결합(post filtering carrier combination)을 이용하는 것에 의하여 이루어지는데, 이와 마찬가지로 필터링(filtering) 중에 실행되는 곱셈기-누산기 동작(multiply and accumulate operation, MAC)의 수를 줄인다. 본 발명은 FPGA(field programmable gate array), 그렇지 않으면 ASIC(application specific integrated circuit) 로 구성될 수 있다.

Description

포스트 필터링 반송파 재결합을 이용하는 디지털 ＱＡＭ 변조기{DIGITAL QAM MODULATOR USING POST FILTERING CARRIER RECOMBINATION}

도 1 은, 종래 기술로써 직교 진폭 변조기(quadrature amplitude modulator, 90°차이에 의한 진폭 변조기)의 시스템 블록 다이어그램을 나타낸다 ;

도 2 는, 본 발명의 시스템 블록 다이어그램을 나타낸다 ;

도 3A 는, 동상 성분(in-phase component)을 위한 나이퀴스트 필터 아키텍처(Nyquist filter architecture)의 시스템 블록 다이어그램을 나타낸다 ;

도 3B 는, 직교 성분(quadrature component)을 위한 나이퀴스트 필터 아키텍처(Nyquist filter architecture)의 시스템 블록 다이어그램을 나타낸다 ;

도 3C 는, 사인 파형과 코사인 파형 등을 나타내는 합성 함수(mixing function)의 블록 다이어그램을 나타낸다 ;

도 4 는, 제로(zero) 신호 입력 구성으로의 리턴(return)의 플랏을 나타낸다 ;

도 5 는, 반송파(搬送波) 결합 후(後)에, 제로(zero) 신호 출력으로의 난-리턴(non-return)의 플랏을 나타낸다 ;

도 6A 와 도 6B 등은, 서브-필터 시프팅 작동(subfilter shifting operation )과 탐색 테이블 할당(look-up table assignment) 등을 나타내는 다이어그램이다 ; 그리고

도 7 은, 본 발명의 변이형(變異型)의 시스템 블록 다이어그램을 나타낸다.

*참조 번호 설명

45 : 동상(I) 데이터 스트림(in-phase data stream)

47 : 90°차이에 의한 위상(Q) 데이터 스트림(quadrature data stream)

49 : 디지털 QAM 변조기(digital QAM modulator)

51 : QAM 변조기의 출력

53 : 디지털 아날로그 컨버터(digital to analog converter)

55 : 디지털 중간 주파수 신호(digital IF signal)

95 : 코사인 반송파 오프셋(cosine carrier offset)

101 : 사인 반송파 오프셋(sine carrier offset)

본 발명은 일반적으로 디지털 직교 진폭 변조 필터링 기술(digital quadrature amplitude modulation filtering technique)에 관한 것이다. 보다 더 상세하게, 본 발명은 요구되는 처리 전력을 눈에 뜨이게 감소시키는 디지털 필터(digital filter)를 갖춘, 효율적인 직교 진폭 변조기(quadrature amplitude modulator)에 관한 것이다.

오늘날 디지털 통신 기술(digital communication technology)에 있어서, 할당된 대역(帶域) 내에 보다 더 많은 데이터 비트(more data bit)를 패킹(packing)하는 방법은 멀티-레벨 시스템이나 M-ary 기술을 이용하는 것이다. 디지털 전송(digital transmission)은 무선 주파수 대역폭을 낭비하는 것으로 유명하기 때문에, 조정 당국(regulatory authority)은 최소 비트 패킹(minimum bit packing)을 보통 필요로 한다. 진폭 변조와 위상 변조 양쪽을 결합하는 보통의 기술 중에서 하나는, M-ary 직교 진폭 변조(M-ary Quadrature Amplitude Modulation, QAM)로써 알려져 있다. QAM 은 두 개의 서로 다른 신호를 같은 대역폭으로 변조한다. 이러한 것은, 같은 주파수의 두 개의 반송파(搬送波)를 이용하여 혼합 진폭 변조 신호를 생성시킴으로써 달성된다. 상기 두 개의 반송파는 90°의 위상차(位相差)를 가지는 것에 의하여 구별된다. 통상적으로, 코사인 반송파(cosine carrier)는 동상(同相) 성분(in-phase component)이고, 사인 반송파(sine carrier)는 직교 성분(quadrature component)이다.

종래의 기술(技術)로써, QAM 변조기(17)(QAM modulator)를 위한 모든 디지털 아키텍처(15)(digital architecture)가 도 1 에서 나타난다. QAM 변조기(17)는 디지털 입력(19)(digital input)을 받아들이는데, 직렬 비트스트림(21)(serial bitstream)에서 인코더(23)(encoder)로의 입력을 위해 병렬 구성(parallel configuration)으로 변환된다(21).
상기 변환기 출력은 QAM 변조기(17)에 결합 되며 동일한 FIR(finite impulse response) 평방근 상승 나이퀴스트 정합(整合) 필터(25, 27)(Nyquist matched filter)로 이루어진다. 상기 나이퀴스트 필터(25, 27)는 동상(I) 성분 (x_r(nT)) 신호와 직교(Q) 성분 (jx_i(nT)) 신호를 상기 인코더(23)로부터 수신하는 한 쌍의 동일한 삽입 저역 통과 필터이며, 복소수 대역-제한 대역 폭 신호의 실수 및 허수 부분을 발생시킨다. 상기 나이퀴스트 필터(25, 27)는 제한된 대역 폭을 갖는 진폭 변조의 부산물인 인터심볼 간섭(ISI)을 개선시킨다. 필터링 후, 동상(I) 성분 (y_r(nT)) 신호와 직교(Q) 성분 (jy_i(nT))이 상기 IF 센터 주파수(33, 35)와 함께 믹서(29, 31)로 변조되며, 다음에 합쳐져서(37), 아날로그(41)로의 변환(39)을 위해 그리고 전송되도록 하기 위해 대역 제한 IF QAM 출력 신호를 발생시킨다.

40-탭 매치 나이퀴스트 필터(Nyquist filter)는 40 개의 이진 곱셈기(binary multiplier)를 필요로 하는데, 이것은 상당한 실리콘 영역을 소비하고, 곱셈기-누산기 작동(multiply and accumulate operation, MAC)으로 인하여 최대 처리 속도(maximum processing speed)를 감소시킨다. 디지털 형으로 구현된 곱셈기(multiplier)는 논리 게이트 카운트로 인하여 불충분하고 비싸다. 이진 덧셈기(binary adder)는 이진 곱셈기(binary multiplier)보다 비용이 덜 나가지만, 그 이용은 줄어들고 있다. ASIC(application specific integrated circuit)으로의 이진 곱셈과 이진 덧셈 등을 이용하는 설계를 구현하는 것은, 제조에 있어서 비용이 비싸고, 효율적이지 않고 더 느린 신호 처리량을 일으킨다. 마찬가지로, FPGA(field programmable gate array)를 프로그래밍(programm- ing)한다면, 위와 같은 결과를 일으킨다. 그러므로, FIR 필터에서의 단점은, 각각의 출력 샘플을 위하여 요구되어지는 계산에서 이루어지는 복잡성이다. 종래의 기술의 가르침에 따라서 구성되는 QAM 변조기는, 경제적인 ASIC 이나 FPGA (field programmable gate array)등에서 전체에 걸쳐서 집적되지 않으며 분리되어 있는 집적 회로를 필요로 한다.

따라서, 속도를 증가시키면서 동작의 수를 줄이기 위해, 포스트 필터 반송파 결합(post filter carrier combination)과 결합 되는 하나의 필터를 이용하여, 계산 처리량을 줄이는 QAM 변조기(Quadrature Amplitude Modulation modulator)에 대한 필요가 존재한다.

본 발명에 따라 효율적인 직교(90°차이에 의한) 진폭 변조기(quadrature amplitude modulator)에 의하여, 다수의 독립적이고 압축된 채널이 6 ㎒ 대역폭(帶域幅)을 차지하고, 64-QAM 에 의하여 제공되는 8 레벨의 변조의 경우 33 퍼센트, 그리고 256-QAM 에 의하여 제공되는 16 레벨의 변조의 경우 25 퍼센트, 처리 전력을 줄인다. 변조기(modulator)에 의하여, 포스트 필터링 반송파 결합(post filtering carrier combination)으로 변조와 필터링(filtering)을 결합시키는 개선된 디지털 필터 아키텍처(digital filter architecture)를 이용하여 상기 효율을 달성시킨다.

여기에서 제시된 QAM 변조기는 이진 병렬 곱셈기(binary parallel multiplier)의 전체 수를 줄이는 것으로 구현된다. 동작 처리율을 증가시키기 위해, 미리 계산된 필터(pre-computed filter) 가중 계수를 저장하는 조사 테이블(look-up tables, LUTs)을 이용해서, 동작의 속도가 증가한다. 또한, 곱셈기의 수의 감소는 포스트 필터링 반송파 결합(post filtering carrier combination)을 이용하여 이루어지는데, 이러한 포스트 필터링 반송파 결합은 필터링 중에 실행되는 MAC 동작의 수를 마찬가지로 줄인다. 본 발명은 FPGA(field programmable gate array) 그렇지 않으면 ASIC(application specific integrated circuit) 등으로써 구성될 수 있다. 조사 테이블(LUTs)의 이용은 칩 자원(chip resources)과 제조 비용(manufacturing cost) 등을 눈에 띠게 줄인다.

따라서, 본 발명의 목적은 다중(多重) 채널 응용을 위한 효율적인 QAM 변조기(QAM modulator)를 제공하는 것이다.

덧붙여서, 본 발명의 목적은, 복잡성이 줄어들고, 성능이 향상된 다중(多重) 채널 QAM 아키텍처(multichannel QAM architecture)를 제공하는 것이다.

하기에서는 첨부 도면을 참조하여 본원 발명을 상세히 설명한다.

직교 진폭 변조기(quadrature amplitude modulator)가 도면을 참조하여 기술되는데, 도면 전체에 걸쳐서 동일 번호(numeral)는 동일 요소(element)를 나타낸다. 다수 사용자 프로그래밍의 전송과 관련하여 다중 채널 공동 시청 안테나 텔레비전 통신 전파 중계소(multichannel CATV communication head end)에서, 이러한 변조기는 이용된다.

본 발명(43)의 시스템 블록 다이어그램이 도 2 에서 나타난다. 전방 오류 수정(forward error correction) 인코더(FEC encoder)가 미리 결정된 QAM 배열에 따라 디지털 QAM 변조기(49)(digital QAM modulator)에서 이용되는 동상(I) 데이터 스트림(45)(in-phase data stream)과 90°차이에 의한 위상(Q) 데이터 스트림(47)(quadrature data stream) 을 발생시킨다. QAM 변조기(49)(QAM modulator)는 나이퀴스트 기저대 필터링(Nyquist baseband filtering), 디지털 보간법(digital interpolation), 그리고 직교 진폭 변조(quadrature amplitude modulation)를 수행한다. QAM 변조기의 출력(51)은 디지털 중간 주파수 신호(digital intermediate frequency signal)이다. 디지털/아날로그 컨버터(53)(digital to analog converter)는 전송을 위한 디지털 중간 주파수 신호(55)(digital IF signal)를 변환한다.

FIR 필터(finite impulse response)에서 실행되는 디지털 신호 처리를 단순하게 할 목적으로, 그리고 FPGA(field programmable gate array)를 쉽게 프로그래밍(programming)할 목적으로, 전체적인 디지털 필터 복잡성을 줄이며, 그리고 추가의 고 주파수 클럭 소스를 제거하기 위해, 포스트 필터링 반송파 재결합(post filtering carrier recombination)이 사용된다.
많은 MAC 동작에 의존하는 종래 기술인 FIR 필터와는 달리, 병렬로 곱셈을 할 때 이용되는 멀티플렉서에 대한 필요없이 FPGA 칩의 높은 처리 속도를 이용하기 위해, 본 발명의 믹서(mixer)에서는 직렬 곱셈기(serial multiplier)가 사용된다. 곱셈을 실행하는데 시프트 레지스터(shift register)와 반-가산기(half-adder)가 사용되는 것은 당 업계에서 잘 알려져 있다.

256-QAM 에 대한 배경 설명(background)과 관련하여, I 입력 데이터와 Q 입력 데이터 각각은 4 비트로 이루어진다. 4 비트 데이터는, 이산(離散)의 0 레벨과 레벨 1 내지 레벨 15를 갖는 제로(RZ) 신호로의 다중-레벨(16 레벨) 리턴을 나타낸다. 하지만, 무선 주파수를 전송할 때, 정해진 전송기 전력(transmitter power)으로 최고의 신호-잡음 비(SNR)를 위하여 대칭을 이루는 파형이 요구된다. 4-비트의 16 개 변조 레벨 파형에 있어서는, -7 내지 +8, 또는 -8 내지 +7 등과 같은 두 개의 가능한 레벨 할당만이 존재하기 때문에, 대칭을 이루는 비-제로화(symmetrical non-return to zero, NRZ)를 구성할 수 없다.

가로 좌표에 위치되는 레벨 0 은 반송파 전송을 필요로 하지 않는다. 위에 있는 두 개의 그룹에서 어느 하나가 무선 신호를 생성시키는데 이용된다면, 두 가지 문제를 일으킨다. 첫 번째, 출력 RF 신호 레벨은 레벨 각각에 대한 입력 데이터가 균일한 분포를 가져서 전체 채널 효율을 줄인다 해도, 출력 RF 신호 레벨이 균일한 분산을 갖지는 못할 것이다. 두 번째, 제로 레벨 데이터는 제로 반송파 출력을 생성시킨다. 제로 레벨로 신호를 보내는 확장된 주기에 대하여, 수신기(receiver)는 입력 신호(incoming signal)의 동기화를 잃을 수 있다. 주파수 재-동기화에 의하여, 시스템을 동작 불가하게 할 수 있다.

대칭을 이루는 다중 레벨 NRZ 신호를 얻을 목적으로, 하나의 오프셋 비트(on offset bit)가 원래 샘플 데이터에 추가되어야만 한다. 그 다음에, 4-비트 정보(4-bit information)가 이산 레벨 15 내지 레벨 -15 로 표시될 수 있다. -15, -13, -11, ..., -1, 1, ..., 13, 15 등의 값만을 이용하는 4-비트 내지 5-비트의 매핑(mapping)에 의하여 상기 레벨들이 표시될 수 있다. 디지털 신호 처리에 대하여, 하나의 여분의 비트는 256-QAM 을 위한 입력 데이터 속도에서 25%의 증가를 나타낸다. 64-QAM의 경우, 상기 추가 비트는 입력 데이터 속도의 33%의 증가를 나타낸다.

디지털 변조기에 대한 비용은 입력 데이터 속도를 처리하는데 필요한 디지털 필터 복잡성(digital filter complexity)에 의하여 결정된다. 넷 입력 데이터 속도(net input data rate)를 33% 증가시키면, 디지털 필터(digital filter)와 클럭 소스(clock source)에 대한 하드웨어에서의 상당한 비용 증가를 발생시키게 된다.

본 발명은, 디지털 신호 처리를 수행하기 위해 가중 계수(weighting coefficient)를 위한 조사 테이블(look-up table)과, 직렬 곱셈기(serial multiplier) 를 이용하는 나이퀴스트 필터(Nyquist filter)를 효율적으로 사용한다. 직렬 곱셈기(serial multiplier)는 곱셈기(믹서)를 위한 N 배의 클럭 소스(Nx clock source)를 필요로 하며, 여기서 N 은 입력 데이터의 비트 수를 나타낸다. 예로써, 256-QAM 에 대하여, 포스트 필터링 반송파 재결합(post filtering carrier recombination) 없이, 직렬 곱셈기는 5x 클럭 소스를 필요로 한다. 상기에 의하여, 전압 제어 발진기(VCO)를 갖는 추가의 위상-고정 루프(extra phase-locked loop)를 필요로 한다. 본 발명에 있어서, 포스트 필터링 반송파 재결합(post filtering carrier recombination)을 이용하여, 필터링(filtering) 중에 원래 4 비트의 신호 데이터만이 처리된다. 4 비트의 입력 데이터로, 직렬 곱셈기는 4x 클럭을 필요로 하며, 입력 데이터에서 이러한 4x 클럭은 쉽게 이용 가능해지거나, PLL 회로 없이 입력 데이터의 고조파(高調波)로부터 이러한 4x 클럭은 쉽게 얻어질 수 있다.

필터링 후에 반송파 오프셋(carrier offset)을 추가하는 교환 법칙을 나타낼 목적으로, NRZ 신호 g(n) 은 다음의 수학식(1)에 의하여 특징을 나타낸다 :

g(n) = f(n) + c(n)

여기서, f(n) 은 이산 레벨 -7 에서 레벨 +8 까지를 갖춘 입력 I 데이터 비트스트림과 입력 Q 데이터 비트스트림의 다중 레벨 RZ 신호를 나타내고, c(n)은 하나의 오프셋 비트이고, 상수 - 0.5 는 4비트 내지 5 비트를 매핑(mapping)하는 것에 의하여 이루어진다. 나이퀴스트 필터(Nyquist filter)의 출력은 다음과 같다 :

e(n) = g(n) * h(n)

e(n) = f(n) * h(n) + c(n) * h(n)

여기서, * 은 컨벌루션 오퍼레이터(convolution operator)를 나타내는데, h(n) 은 나이퀴스트 저역-통과 필터이고, e(n) 은 필터 출력이다.

선호되는 실시 예로써 8 배(1 : 8)의 보간법 비와 320-탭 나이퀴스트 필터(320-tap Nyauist filter)를 이용하여, 320-탭 필터(320-tap filter)는 샘플링 주파수의 T/4 에 일치하는 반송파 주파수를 사용하여 8 개의 40-탭으로 줄어들 수 있다. 대입에 의해, 위에 있는 수학식으로 다음과 같은 수학식을 생성시킨다 :

여기서, 보간법을 사용하기 전에 g(n) 은 I 입력 데이터와 Q 입력 데이터를 나타내고, j = 1, 2, 3, ..., 8 등은 각각의 서브-필터를 나타낸다. 수학식(4)에 의하여, 각각 I 비트스트림과 Q 비트스트림에 대한 나이퀴스트 필터링, 보간법, 그리고 변조 등은, 도 3A 와 도 3B 에서 각각 도시된 것처럼, 여덟 개의 I 서브-필터와 Q 서브-필터로 나누어질 수 있다.

도 3A 는 포스트 필터링 반송파 결합(post filtering carrier combination)을 합체(合體)하는 변조기(43)(modulator)를 위한 동상(同相)(I)의 나이퀴스트 필터(in-phase Nyquist filter)를 나타낸다. 상기에서 얻어진 것처럼, 320-탭 나이퀴스트 필터는 8 개의 이산 필터 뱅크(61i, 63i, 65i, 67i, 71i, 73i, 75i)(filter bank) 40-탭 각각 줄어든다. 필터 뱅크(filter bank) 각각의 출력은 코사인 반송파 오프셋(95)(cosine carrier offset)과 함께 혼합(79i, 81i, 83i, 85i, 87i, 89i, 91i, 93i)되고, 그 다음에 멀티플렉스(97)되고, 반송파 오프셋 위상(carrier offset phase) 차로 출력된다.
도 3B 는 90°차이에 의한 (Q) 위상 데이터에 대한 나이퀴스트 필터(Nyquist filter)에서 같은 유도를 나타낸다. 여덟 개의 40-탭 나이퀴스트 필터(61q, 63q, 65q, 67q, 71q, 73q, 75q)를 나타내고 있다. 각각의 필터 뱅크의 출력은 사인 반송파 오프셋(101)(sine carrier offset)과 함께 혼합(79q, 81q, 83q, 85q, 87q, 89q, 91q, 93q)되고, 그 다음에 멀티플렉스(103)되고, 반송파 오프셋 위상(carrier offset phase)차로 출력(105)된다.
QAM 변조기의 중간 주파수(IF) 중앙 주파수가 심벌 속도 1/T 에 일치하는 때, 합성 함수(mixing function)에 대하여 요구되는 도 3C 에서 도시된 코사인 파형(95)과 사인 파형(101)은, 360°의 각각 1/4 에서, 또는 0°, 90°, 180°및 270°등에서 샘플(sample)로써 얻을 수 있다. 그러므로, 대응하는 값은 코사인 파형(101)에서 1(95a), 0(95b), -1(95c), 0(95d) 등에 일치하고, 사인 파형(101)에서 0(101a), 1(101b), 0(101c), -1(101d) 등에 일치한다.
상기에서 나타나는 것처럼, 어떤 파형이 0 의 크기를 가질 때, 다른 파형은 1 또는 -1 의 값을 가진다. 코사인(95) 샘플과 사인 샘플(101)의 반(半)은 0 이기 때문에, 4/T로 샘플 될 때, 도 3A 와 도 3B 에서 도시된 것과 같은 I 비트스트림과 Q 비트스트림에 대한 두 개의 동일한 320-탭 FIR 필터는, 도 2 에 도시된 것과 같은 I 비트스트림과 Q 비트스트림 둘 다를 동시에 처리하는 하나의 320-탭 FIR 필터로 대체될 수 있으며; 4/T 가 아닌 2/T 의 속도로 I 비트스트림과 Q 비트스트림 각각을 샘플로써 얻고, 제로 크기의 값을 제거한다. 1 : 8 의 보간법 비(比)로, 320-탭 FIR 필터는 병렬로써 I 비트스트림과 Q 비트스트림을 처리하고, 심벌 속도 1/T 에 일치하는 속도로 클럭(clock)된다.

삭제

하나의 40-탭 서브-필터(one 40-tap subfilter)에 대한 상세한 데이터 흐름이 도 6A에서 설명된다. (여기에서 하나만 나타나 있지만) I 입력 데이터 비트스트림과 Q 입력 데이터 비트스트림 둘 다는, 시프트 클럭(109)(shift clock)과 레지스터(111)(register)를 이용하여 4-비트 병렬 단어 스트링으로부터 4-비트 직렬 워드 스트링으로 변환된다. 4-비트 직렬 데이터(4-bit serial data)는 모든 160-탭 값에 대한 RAM을 이용한 시프트 레지스터(shift register)에서 분할되고 저장된다. 위에서 기술된 것처럼, 동상(同相) 데이터와 90°차이에 의한 위상 데이터에 대한 입력 비트스트림은, 4 개의 서브-필터에 각각 대응하는 40-탭 값의 그룹(113)(group)으로 나누어진다. 덧붙여서, 데이터는 4x4 조사 테이블(4x4 LUTs)에 대응하는 4 개의 그룹(115)으로 나누어지고, 데이터는 4-비트 크기로써 이동된다.

상기 조사 테이블은 다음과 같이 기능한다. y 가 독립 변수 x 의 수학 함수 f 는 y = f(x) 로써 표현된다. 상기 함수(function)는 모든 x 값의 y 값의 또다른 공간으로 매핑(mapping)을 실행한다. 선호되는 실시예에 있어서, LUT 는 관심이 있는 값에 대하여 상기 매핑을 실행한다. LUT 메모리 장치는 메모리 회로 내에서 위치의 주소로써 제시된다. 상기 위치에 이전에 저장된 값은 메모리 출력 데이터 버스로 전달된다. 이산으로 이루어져 있는, x 에서 관심이 있는 값은 이진수(binary number)로 매핑(mapping)된다. 신호는 제로(zero) 또는 하나의 논리 레벨(one logic level)에 의하여 대표되기 때문에, 이들은 비트로서 사용되어 이진수(binary number)를 형성하도록 한다. 모든 가능한 값의 조합이 상태 숫자(state number)로써 할당된다. 상기의 동작은 다음과 같이 대표된다 :

각각의 상태는 LUT 에서 주소를 참조하는 이진수를 의미한다. LUT 로부터의 출력 값은, 상기 주소에 대응하는 논쟁이 있는 때 발생 되는 함수 결과의 미리 계산된 값을 의미한다. 이러한 것은 LUT 내용의 표 형태로 제시된다. 실행되는 상기 함수는 FIR 구조의 주어진 단일 탭에 대한 다중 채널의 가중된 합(合)을 의미한다.

예를 들면, 4-비트(M = 4)를 이용하는 응용에 있어서, 두 번째 탭(j = 2)에 위치한 LUT 내용은 표 1 에 나타난다 :

LUT(56) 메모리 워드는 도 8B 에서 나타난 것처럼 현재 입력 주소 값에 대응하는 미리 계산된 값을 포함한다. 메모리는 응용에 따라 ROM 또는 RAM 으로 구현될 수 있다.

선호되는 실시 예에 있어서, ROM(read only memory)은 영구 LUT 값을 저장하도록 사용된다. 이는 집적 회로로 효율적으로 구현될 수 있다. ROM 은 시불변 시스템(time invariant system)에서 적합한데, 요구되는 채널은 가중되고, 필터 계수는 priori 로써 공지된다. RAM(radnod access memory)에 의하여, 새로운 값이 이전을 지우고 기록될 수 있도록 한다. LUT 값은 계산될 수 있고, 응용을 달성하도록 적재될 수 있다. RAM 은 ROM 과 같이 효율이 있는 공간은 아니지만, 유연성을 고려하면 효율적이다. 256-QAM 의 경우, 80 개의 LUT 를 필요로 한다. 각각의 LUT 에서 출력은 서브-필터에 속해있는 다른 LUT 로부터의 출력과 함께 직렬로써 곱해진다. 적(積)은 NRZ 변조 IF 신호를 생성시키는 반송파와 함께 변조된다.

각각의 서브-필터의 출력은 각각의 반송파 오프셋과 함께 혼합되는 믹서(mixer)로입력된다. 믹서 각각의 출력은 8 : 1 비(比) 멀티플렉서(109)( multiplexer)로 입력된다. 믹서의 출력은 sinc 함수(109)(sinc function), 즉, 디지털-아날로그 변환 중에 발생되는 진폭 왜곡을 보상하는 x/sine(x)에 연결된다. sinc 함수의 출력은 아날로그로의 변환을 위한 디지털-아날로그 변환기(53)(digital to analog converter)로 입력되고, 앨리어싱(aliasing)을 막도록 필터링(57)(filtering)된다. 출력(59)은 전송된다.

도 4 에 있는 첫 번째 단계는 RZ 입력 데이터의 디지털 필터링(digital filtering)과 변조(modulation)이다. 두 번 단계는 각각의 필터 뱅크(filter bank)에 대한 상수이다. 각각의 필터 뱅크 출력에 대한 오프셋(offset)이 다음과 같은 합(合)에 매치하는 한, 오프셋 반송파(offset carrier)는 필터 데이터 반송파(filter data carrier)와 매치한다.

여기서, 각각의 대응하는 서브-필터에 대하여 j 는 1, 2, 3, ..., 8 등의 값을 가진다.

디지털 필터링(digital filtering) 후에, 각각의 I 데이터 비트스트림과 Q 데이터 비트스트림에 대한 반송파 성분을 다시 결합하면, 입력 데이터 RZ 에서 NRZ 로의 변환은 필터링(filtering)이 제거되기 전에 처리된다. 필터링 및 변조 처리는 상기 필터링 동작을 실행하는 디지털 프로세서(digital processor)가 256-QAM 변조에 대하여 단 4 비트의 데이터를 위한, 그리고 64-QAM 변조에 대하여 3 비트의 데이터를 위한 오퍼랜드(operand)를 필요로 하기 때문에, 필터링(filtering)과 변조(modulation) 처리가 단순화된다.

(1 비트 반송파 오프셋의 이용 없이) RZ 신호 입력을 이용하는 256-QAM 에 대한 구성 다이어그램은, 도 4 에서 도시되어 있다. 반송파 수정 출력 신호 구성(carrier corrected signal constellation)은 도 5 에서 도시되어 있다. 본 발명은 나이퀴스트 필터의 필터링 출력과 오프셋 반송파를 결합시킨다. 마지막 신호는 정확한 반송파 오프셋을 갖는 NRZ 변조 IF 신호이다.

본 발명의 변형 실시가 도 7 에서 나타나 있다. 선호되는 실시예와 여기서의 변형 사이에서 차이는, 포스트 필터링 반송파 결합(post filtering carrier combination)이 실행되는 위치에 있다. 변형 실시에 있어서, 반송파 오프셋은 8 : 1 의 멀티플렉서의 혼합 다운-스트림(mixed downstream)이다. 상기 실시예에 의하여 상기 스트림은 포스트 필터링 믹서의 수를 줄이고, 멀티플렉서가 언제 대응하는 동상(同相) 서브-필터(in-phase subfilter)와 90°차이에 의한 위상 서브-필터(quadrature phase subfilter)를 선택하는가에 따라, 코사인 함수와 사인 함수 사이에서 반송파 오프셋을 스위칭(switching)하는 것을 특징으로 하는 보다 더 복잡한 설치를 필요로 하는 두 개의 발진기의 제거를 줄인다. 이러한 변형에 의하여, 추가되는 스위칭 복잡성(added switching complexity)과 함께 훌륭한 접근을 제시한다.

본 발명은 선호되는 실시예에 따라서 기술되었으며, 아래에 있는 특허청구범위에서 제시된 본 발명의 사상 범위 내에서 다른 변형이 가능한 것이다.

Claims

전방 오류 수정(FEC, forward error correction) 인코더(encoder)로부터 동상(同相) 데이터 비트스트림(in-phase data bitstream)을 수신하는 제 1 QAM 입력 ;

상기 FEC 인코더에서 90°차이에 의한 위상 데이터 비트스트림(quadrature phase data bitstream)을 수신하는 제 2 QAM 입력 ;

QAM 출력 ;

상기 제 1 QAM 입력에 결합된 입력과, 멀티플렉서의 개개의 입력에 결합된 출력을 각각 가지는 다수의 제 1 서브-필터(first subfilter) ;

상기 다수의 제 1 서브-필터와 동수(同數)로써 다수의 제 2 서브-필터(second subfilter) ;

상기 제 2 QAM 입력에 결합된 입력과, 상기 멀티플렉서의 개개의 입력에 결합된 출력을 가지는 각각의 제 2 서브-필터 ;

상기 제 1 서브-필터 출력에 결합된 포스트 필터 반송파 오프셋(post filter carrier offset)을 제공하는 제 1 변조 수단(first modulation means) ;

상기 제 2 서브-필터 출력에 결합된 포스트 필터 반송파 오프셋(post filter carrier offset)을 공급하는 제 2 변조 수단(second modulation means) ;

제 1 서브-필터 출력과의 결합과 제 2 서브-필터 출력과의 결합 사이에서, 연속으로 이어진 멀티플렉서 입력의 결합이 교대하도록, 직렬로 배열된 상기 멀티플렉서 입력(multiplexer input) ; 그리고

상기 QAM 출력에 결합된 출력을 가지는 상기 멀티플렉서(multiplexer)를 포함하는 것을 특징으로 하는 디지털 직교 진폭 변조기(QAM, digital quadrature amplitude modulator).
제 1 항에 있어서, 상기 제 1 변조 수단이

상기 제 1 서브-필터의 각각에 대응하는 다수의 믹서(mixer)로서, 각각이 제 1 입력 그리고 제 2 입력 그리고 한 출력을 갖는 믹서; 그리고

상기 제 1 서브-필터의 수에 해당하는 다수의 코사인 생성기로서, 각각이 상기 제 1 서브-필터의 각 믹서에 결합된 출력을 갖는 코사인 생성기를 포함하며;

상기 제 2 변조 수단이

상기 제 2 서브 필터 각각에 해당하는 다수의 믹서(mixer)로서, 제 1 및 제 2 입력 그리고 출력을 갖는 믹서; 그리고

상기 제 2 서브-필터의 수에 해당하는 다수의 사인 생성기로서, 각각이 상기 제 2 서브 필터의 각 믹서에 결합된 출력을 갖는 사인 생성기를 포함함을 특징으로 하는 디지털 직교 진폭 변조기.
제 1 항에 있어서, 각각의 서브-필터는 조사 테이블(look-up table)인 것을 특징으로 하는 디지털 직교 진폭 변조기.
제 1 항에 있어서, 동상(同相) 데이터 비트스트림과 90°차이에 의한 위상 데이터 비트스트림은 64-QAM 구성을 대표하는 것을 특징으로 하는 디지털 직교 진폭 변조기.
제 1 항에 있어서, 동상(同相) 데이터 비트스트림과 90°차이에 의한 위상 데이터 비트스트림은 256-QAM 구성을 대표하는 것을 특징으로 하는 디지털 직교 진폭 변조기.
전방 오류 수정(FEC, forward error correction) 인코더(encoder)로부터 동상(同相) 데이터 비트스트림(in-phase data bitstream)을 수신하는 제 1 QAM 입력 ;

상기 FEC 인코더에서 90°차이에 의한 위상 데이터 비트스트림(quadrature phase data bitstream)을 수신하는 제 2 QAM 입력 ;

QAM 출력 ;

상기 제 1 QAM 입력에 결합된 입력과, 멀티플렉서의 개개의 입력에 결합된 출력을 각각 가지는 다수의 제 1 서브-필터(first subfilter) ;

상기 다수의 제 1 서브-필터와 동수(同數)로써 다수의 제 2 서브-필터(second subfilter) ;

각각이 상기 제 2 QAM 입력에 결합된 입력과, 상기 멀티플렉서의 개개의 입력에 결합된 출력을 갖는 제 2 서브-필터 ;

제 1 서브-필터 출력과의 결합과 제 2 서브-필터 출력과의 결합 사이에서, 연속적인 멀티플렉서 입력의 결합이 교대하도록 직렬로 배치되며, 출력을 갖는 상 상기 멀티플렉서 입력(multiplexer input) ; 그리고

상기 모든 데이터 비트스트림에 대하여 포스트 필터 반송파 오프셋(post filter carrier offset)을 제공하는 변조 수단(modulating means)을 포함하는 것을 특징으로 하는 디지털 직교 진폭 변조기.
제 6 항에 있어서, 상기 변조 수단(modulating means)이 상기 멀티플렉서 출력에 결합되고, 그리고

제 1 입력, 제 2 입력, 및 출력을 갖는 믹서(mixer) ; 그리고

상기 믹서에 결합된 출력을 갖는 신호 생성기(signal generator)를 더욱 포함하며,

상기 멀티플렉서가 대응하는 동상(同相) 서브-필터 또는 90°차이에 의한 위상 서브-필터를 선택하는가에 따라, 상기 신호 생성기가 코사인 함수와 사인 함수 사이에서 스위칭(switching)되는 것을 특징으로 하는 디지털 직교 진폭 변조기.
제 6 항에 있어서, 각각의 서브-필터는 조사 테이블(look-up table)인 것을 특징으로 하는 디지털 직교 진폭 변조기.
제 6 항에 있어서, 동상(同相) 데이터 비트스트림과 90°차이에 의한 위상 데이터 비트스트림이 64-QAM 구성으로 되는 것을 특징으로 하는 디지털 직교 진폭 변조기.
제 6 항에 있어서, 동상(同相) 데이터 비트스트림과 90°차이에 의한 위상 데이터 비트스트림이 256-QAM 구성으로 되는 것을 특징으로 하는 디지털 직교 진폭 변조기.
제 6 항에 있어서, 상기 변조 수단이

상기 제 1 서브-필터 출력에 결합된 포스트 필터 반송파 오프셋(post carrier offset)을 제공하는 제 1 변조 수단(first modulating means) ;

상기 제 2 서브-필터 출력에 결합된 포스트 필터 반송파 오프셋(post carrier offset)을 제공하는 제 2 변조 수단(second modulating means)을 더욱 포함하는 것을 특징으로 하는 디지털 직교 진폭 변조기.
제 11 항에 있어서, 상기 제 1 변조 수단이

제 1 입력, 제 2 입력, 및 출력을 각각 갖는, 그리고 상기 제 1 서브-필터의 각각에 대응하는 다수의 믹서(mixer); 그리고

상기 제 1 서브-필터의 상기 숫자에 대응하는, 그리고 상기 제 1 서브-필터의 상기 각각의 믹서에 결합된 출력을 각각 가지는 다수의 코사인 생성기(cosine generator)를 더욱 포함하고,

상기 제 2 변조 수단이

제 1 입력, 제 2 입력, 및 출력을 각각 갖는, 그리고 상기 제 2 서브-필터의 각각에 대응하는 다수의 믹서(mixer) ; 그리고

상기 제 2 서브-필터의 상기 숫자에 대응하는, 그리고 상기 제 2 서브-필터의 상기 각각의 믹서에 결합된 출력을 각각 가지는 다수의 사인 생성기(sine generator)를 더욱 포함하는 것을 특징으로 하는 디지털 직교 진폭 변조기
전방 오류 수정(FEC, forward error correction) 인코더(encoder)으로부터 동상(同相) 데이터 비트스트림(in-phase data bitstream)을 수신하는 제 1 QAM 입력 ;

상기 FEC 인코더로부터 90°차이에 의한 위상 데이터 비트스트림(quadrature phase data bitstream)을 수신하는 제 2 QAM 입력 ;

QAM 출력 ;

상기 제 1 QAM 입력에 결합된 입력과, 멀티플렉서의 개개의 입력에 결합된 출력을 각각 가지는 다수의 제 1 서브-필터(first subfilter) ;

상기 다수의 제 1 서브-필터와 동수(同數)로써 다수의 제 2 서브-필터(second subfilter) ;

상기 제 2 QAM 입력에 결합된 입력과, 상기 멀티플렉서의 개개의 입력에 결합된 출력을 가지는 각각의 제 2 서브-필터 ;

상기 제 1 서브-필터 출력에 결합된 포스트 필터 반송파 오프셋(post filter carrier offset)을 제공하는 제 1 변조 수단(first modulation means) ;

상기 제 2 서브-필터 출력에 결합된 포스트 필터 반송파 오프셋(post filter carrier offset)을 제공하는 제 2 변조 수단(second modulation means) ;

제 1 서브-필터 출력과의 결합과 제 2 서브-필터 출력과의 결합의 사이에서, 연속적인 멀티플렉서 입력의 결합이 교대하도록, 직렬로 배열된 상기 멀티플렉서 입력(multiplexer input) ; 그리고

상기 QAM 출력에 결합된 출력을 갖는 상기 멀티플렉서(multiplexer)를 포함하는 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
제 13 항에 있어서,

상기 제 1 변조 수단(first modulating means)이,

제 1 입력, 제 2 입력, 및 출력을 각각 가지는, 그리고 상기 제 1 서브-필터의 각각에 대응하는 다수의 믹서(mixer) ; 그리고

상기 제 1 서브-필터의 상기 숫자에 대응하는, 그리고 상기 제 1 서브-필터의 상기 각각의 믹서에 결합된 출력을 각각 가지는 다수의 코사인 생성기(cosine generator)를 더욱 포함하고,

상기 제 2 변조 수단(second modulating means)이,

제 1 입력, 제 2 입력, 및 출력을 각각 가지는, 그리고 상기 제 2 서브-필터의 각각에 대응하는 다수의 믹서(mixer) ; 그리고

상기 제 2 서브-필터의 상기 숫자에 대응하는, 그리고 상기 제 2 서브-필터의 상기 각각의 믹서에 결합된 출력을 각각 가지는 다수의 사인 생성기(sine generator)를 더욱 포함하는 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
제 13 항에 있어서, 각각의 서브-필터는 조사 테이블(look-up table)인 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
제 13 항에 있어서, 동상(同相) 데이터 비트스트림과 90°차이에 의한 위상 데이터 비트스트림이 64-QAM 구성인 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
제 13 항에 있어서, 동상(同相) 데이터 비트스트림과 90°차이에 의한 위상 데이터 비트스트림이 256-QAM 구성인 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
전방 오류 수정(FEC, forward error correction) 인코더(encoder)에서 동상(同相) 데이터 비트스트림(in-phase data bitstream)을 수신하는 제 1 QAM 입력 ;

상기 FEC 인코더에서 90°차이에 의한 위상 데이터 비트스트림(quadrature phase data bitstream)을 수신하는 제 2 QAM 입력 ;

QAM 출력 ;

상기 제 1 QAM 입력에 결합된 입력과, 멀티플렉서의 개개의 입력에 결합된 출력을 각각 가지는 다수의 제 1 서브-필터(first subfilter) ;

상기 다수의 제 1 서브-필터와 동수(同數)로써 다수의 제 2 서브-필터(second subfilter) ;

상기 제 2 QAM 입력에 결합된 입력과, 상기 멀티플렉서의 개개의 입력에 결합된 출력을 가지는 각각의 제 2 서브-필터 ;

제 1 서브-필터 출력과의 결합과 제 2 서브-필터 출력과의 결합의 사이에서, 연속적인 멀티플렉서 입력의 결합이 교대하도록 직렬로 설치되며, 출력을 갖는 상기 멀티플렉서 입력(multiplexer input); 그리고

상기 모든 데이터 비트스트림에 대하여 포스트 필터 반송파 오프셋(post filter carrier offset)을 제공하는 변조 수단(modulating means)을 포함하는 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
제 18 항에 있어서, 상기 변조 수단(modulating means)이 상기 멀티플렉서 출력에 결합되고, 그리고

제 1 입력, 제 2 입력, 및 출력을 가지는 믹서(mixer) ; 그리고

상기 믹서에 결합된 출력을 갖는 신호 생성기(signal generator)를 포함하며,

상기 멀티플렉서가 대응하는 동상(同相) 서브-필터 또는 90°차이에 의한 위상 서브-필터를 선택함에 따라, 상기 신호 생성기가 코사인 함수와 사인 함수 사이에서 스위칭(switching)되는 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
제 18 항에 있어서, 각각의 서브-필터는 조사 테이블(look-up table)인 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
제 18 항에 있어서, 동상(同相) 데이터 비트스트림과 90°차이에 의한 위상 데이터 비트스트림이 64-QAM 구성인 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
제 18 항에 있어서, 동상(同相) 데이터 비트스트림과 90°차이에 의한 위상 데이터 비트스트림이 256-QAM 구성인 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
제 18 항에 있어서,

상기 변조 수단(modulating means)이,

상기 제 1 서브-필터 출력에 결합된 포스트 필터 반송파 오프셋(post carrier offset)을 제공하는 제 1 변조 수단(first modulating means) ;

상기 제 2 서브-필터 출력에 결합된 포스트 필터 반송파 오프셋(post carrier offset)을 제공하는 제 2 변조 수단(second modulating means)을 더욱 포함하는 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).
제 23 항에 있어서,

상기 제 1 변조 수단(first modulating means)이,

제 1 입력, 제 2 입력, 및 출력을 각각 가지는, 그리고 상기 제 1 서브-필터의 각각에 대응하는 다수의 믹서(mixer) ; 그리고

상기 제 1 서브-필터의 상기 숫자에 대응하는, 그리고 상기 제 1 서브-필터의 상기 각각의 믹서에 결합된 출력을 각각 가지는 다수의 코사인 생성기(cosine generator)를 더욱 포함하고,

상기 제 2 변조 수단(second modulating means)이,

제 1 입력, 제 2 입력, 및 출력을 각각 가지는, 그리고 상기 제 2 서브-필터의 각각에 대응하는 다수의 믹서(mixer) ; 그리고

상기 제 2 서브-필터의 상기 숫자에 대응하는, 그리고 상기 제 2 서브-필터의 상기 각각의 믹서에 결합된 출력을 각각 가지는 다수의 사인 생성기(sine generator)를 더욱 포함하는 것을 특징으로 하는, 공동 시청 안테나 텔레비전 시스템 전파 중계소(CATV system head end)에 설치되는 CATV 디지털 직교 진폭 변조기(CATV digital QAM).