JP3582650B2 - 位相変調装置とその位相変調方法、及び位相変調プログラム - Google Patents

位相変調装置とその位相変調方法、及び位相変調プログラム Download PDF

Info

Publication number
JP3582650B2
JP3582650B2 JP2001247360A JP2001247360A JP3582650B2 JP 3582650 B2 JP3582650 B2 JP 3582650B2 JP 2001247360 A JP2001247360 A JP 2001247360A JP 2001247360 A JP2001247360 A JP 2001247360A JP 3582650 B2 JP3582650 B2 JP 3582650B2
Authority
JP
Japan
Prior art keywords
signal
angle
value
phase
phase modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001247360A
Other languages
English (en)
Other versions
JP2003060721A (ja
Inventor
誠一 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001247360A priority Critical patent/JP3582650B2/ja
Priority to US10/219,299 priority patent/US7031403B2/en
Priority to GB0219175A priority patent/GB2380375B/en
Publication of JP2003060721A publication Critical patent/JP2003060721A/ja
Application granted granted Critical
Publication of JP3582650B2 publication Critical patent/JP3582650B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/186Phase-modulated carrier systems, i.e. using phase-shift keying in which the information is carried by both the individual signal points and the subset to which the individual signal points belong, e.g. coset coding or related schemes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、位相変調に関し、特に、位相変調により3値データの通信への変換を行なう位相変調装置とその位相変調方法、及び位相変調プログラムに関する。
【0002】
【従来の技術】
位相変調は、従来より、衛星通信、デジタルマイクロ波通信等で用いられ、一般的に回路の簡便さから2相位相変調、4相位相変調、8相位相変調等の2位相変調(n:正の整数)が用いられている。
【0003】
従来の位相変調の技術では、一般的には例えば、「デジタル無線通信の変復調」(齋藤洋一著、平成8年2月、電子情報通信学会発行)に示される様に、2位相変調が用いられている。このため、例えば、2値のデータでR bps(bit per second)を伝送するときに、n=1とした場合には2相位相変調となりR/1=R Hzに相当する帯域幅を利用して伝送し、n=2とした場合には4相位相変調となりR/2Hzに相当する帯域幅を利用して伝送するという動作となる。
【0004】
図8は、従来の位相変調を説明するための図である。図8に示されるように従来では、2値デジタル信号を位相変調する場合には、入力のデータ列であるn列(n:整数)のデータを、2値の信号点に対応するように位相変調が行われるという構成を採用していた。
【0005】
【発明が解決しようとする課題】
上述したように従来の技術では、以下に述べるような問題点があった。
【0006】
従来の位相変調の技術である2位相変調では、変調することのできる周波数の間隔が(50MHz、100MHz、200MHz、…等のように)広く離れており、その周波数を柔軟に設定することができなかった。
【0007】
例えば、利用可能な帯域幅が80MHzであり、必要な伝送容量の関係で2相位相変調では100MHzの帯域幅を、4相位相変調では50MHzの帯域幅を必要とする場合を考える。この場合、2相位相変調は100MHzの帯域幅を必要とするため採用することができず、4相位相変調を採用することになるが、しかしこの場合の帯域幅は50MHzであり利用可能な大域幅を大きく残してしまうことになる。
【0008】
更に、4相位相変調は、2相位相変調に比べて同等の符号誤り率を実現するために、所要C/N(信号対雑音比)で約3dB多く必要となり、送信電力をより多く消費するという問題点もある。近年では、周波数の有効利用、送信電力の有効利用に対する要求が強くなりつつある。
【0009】
このように、4相位相変調と2相位相変調の中間の位相変調方式であって、帯域幅がその100MHzと50MHzとの中間を成し、消費電力が4相位相変調の場合よりも少ない方式が求められている。
【0010】
特開平04−196945号公報に開示された「多値変復調通信方法及びそのシステム」は、当業者にとってよく知られており、また本発明とは直接関係しているものの、この先例は一般的な構成を示しているに過ぎない。
【0011】
本発明の第1の目的は、上記従来技術の欠点を解決し、より柔軟に変調先の周波数を設定することのできる位相変調装置とその位相変調方法、及び位相変調プログラムを提供することである。
【0012】
本発明の第2の目的は、上記従来技術の欠点を解決し、3位相の信号への変調を効率よく処理する位相変調装置とその位相変調方法、及び位相変調プログラムを提供することである。
【0013】
例えば、上記の例における2相位相変調では100MHzの帯域幅を、4相位相変調では50MHzの帯域幅を必要とする場合においては、本発明の3位相変調を用いることにより、約67MHzの帯域幅を用いて通信することができる。このため、4相位相変調を採用した場合よりも、同等の符号誤り率を得るために約1.3dB少ない送信電力により通信することができる。
【0014】
【課題を解決するための手段】
上記目的を達成するため本発明の位相変調装置は、通信信号を位相変調する位相変調装置において、3ビットの入力信号を、並行する2列の3値信号である第1信号及び第2信号に変換し、前記第1信号は、第1の値、第2の値、第3の値のいずれかの値をとり、前記第2信号は、同時に出力される前記第1信号が前記第1の値又は前記第2の値の場合に、前記第1の値、前記第2の値、前記第3の値のいずれかの値をとり、同時に出力される前記第1信号が前記第3の値の場合に、前記第1の値、前記第2の値のいずれかの値をとると共に、前記第1信号及び前記第2信号を、各信号の3つのそれぞれの値に対して設定された3種類の位相による3相の信号に位相変換し、クロック毎に3値信号として出力する3相位相変調器を備え、前記3相位相変調器は、前記第1信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第1の角度、第2の角度、第3の角度の位相の信号に位相変換して出力し、前記第2信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第 1 の角度と異なる第4の角度、第2の角度と異なる第5の角度、第3の角度と異なる第6の角度の位相の信号に位相変換して出力することを特徴とする。
【0015】
請求項2の本発明の位相変調装置は、前記第1の値を“0”、前記第2の値を“1”、前記第3の値を“2”とすることを特徴とする。
【0016】
請求項3の本発明の位相変調装置は、前記第1の角度、前記第2の角度、前記第3の角度の各角度が、互いに120°づつ異なり、前記第4の角度、前記第5の角度、前記第6の角度の各角度が、互いに120°づつ異なることを特徴とする。
【0017】
請求項4の本発明の位相変調装置は、前記第1の角度を“0°”、前記第2の角度を“120°”、前記第3の角度を“240度”とすることを特徴とする。
【0018】
請求項5の本発明の位相変調装置は、前記第3の角度と前記第6の角度とが互いに180°異なることを特徴とする。
【0019】
請求項6の本発明の位相変調装置は、前記第1の角度と前記第4の角度とが180°異なり、前記第2の角度と前記第5の角度とが180°異なり、前記第3の角度と前記第6の角度とが180°異なることを特徴とする。
【0020】
請求項7の本発明の位相変調装置は、前記第1の角度から前記第6の角度までの6種類の全ての角度を、変調のタイミング毎に定められた方向に120°回転させた角度に更新して、前記第1信号及び前記第2信号を出力することを特徴とする。
【0021】
請求項8の本発明の位相変調装置は、3ビットの入力信号を、並行する2列の3値信号である前記第1信号及び前記第2信号に変換するデータ変換部を備え、前記データ変換部は、前記第1信号及び前記第2信号を、それぞれに2値の信号線を2本用いて出力することを特徴とする。
【0022】
請求項9の本発明の位相変調装置は、前記データ変換部が出力する前記第1信号及び前記第2信号のそれぞれを時間多重し、前記第1信号及び前記第2信号をそれぞれ1本の信号線により前記3相位相変換部に入力する並列直列変換部を備えることを特徴とする。
【0023】
請求項10の本発明の位相変調方法は、通信信号を位相変調する位相変調方法において、3ビットの入力信号を、並行する2列の3値信号である第1信号及び第2信号に変換し、前記第1信号を、第1の値、第2の値、第3の値のいずれかの値とし、前記第2信号を、同時に出力される前記第1信号が前記第1の値又は前記第2の値の場合に、前記第1の値、前記第2の値、前記第3の値のいずれかの値をとり、同時に出力される前記第1信号が前記第3の値の場合に、前記第1の値、前記第2の値のいずれかの値とすると共に、前記第1信号及び前記第2信号を、各信号の3つのそれぞれの値に対して設定された3種類の位相による3相の信号に位相変換し、クロック毎に3値信号として出力する3相位相変調ステップを備え、前記第1信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第1の角度、第2の角度、第3の角度の位相の信号に位相変換して出力し、前記第2信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第 1 の角度と異なる第4の角度、第2の角度と異なる第5の角度、第3の角度と異なる第6の角度の位相の信号に位相変換して出力することを特徴とする。
【0024】
請求項11の本発明の位相変調方法は、前記第1の角度、前記第2の角度、前記第3の角度の各角度が、互いに120°づつ異なり、前記第4の角度、前記第5の角度、前記第6の角度の各角度が、互いに120°づつ異なることを特徴とする。
【0025】
請求項12の本発明の位相変調方法は、前記第3の角度と前記第6の角度とが互いに180°異なることを特徴とする。
【0026】
請求項13の本発明の位相変調方法は、前記第1の角度と前記第4の角度とが180°異なり、前記第2の角度と前記第5の角度とが180°異なり、前記第3の角度と前記第6の角度とが180°異なることを特徴とする。
【0027】
請求項14の本発明の位相変調方法は、前記第1の角度から前記第6の角度までの6種類の全ての角度を、変調のタイミング毎に定められた方向に120°回転させた角度に更新して、前記第1信号及び前記第2信号を出力することを特徴とする。
【0028】
請求項15の本発明の位相変調方法は、3ビットの入力信号を、並行する2列の3値信号である前記第1信号及び前記第2信号に変換するデータ変換ステップを備え、前記データ変換ステップにおいては、前記第1信号及び前記第2信号を、それぞれに2値の信号線を2本用いて出力することを特徴とする。
【0029】
請求項16の本発明の位相変調方法は、前記データ変換ステップにおいて出力される前記第1信号及び前記第2信号のそれぞれを時間多重し、前記第1信号及び前記第2信号をそれぞれ1本の信号線による出力に変換する並列直列変換ステップを備え、前記3相位相変調ステップにおいては、前記並列直列変換ステップにおいて時間多重された前記第1信号及び前記第2信号を、3相の信号に位相変換することを特徴とする。
【0030】
請求項17の本発明の位相変調プログラムは、コンピュータを制御することにより、通信信号を位相変調する位相変調プログラムにおいて、3ビットの入力信号を、並行する2列の3値信号である第1信号及び第2信号に変換する処理を実行させ、前記第1信号は、第1の値、第2の値、第3の値のいずれかの値をとらせ、前記第2信号は、同時に出力される前記第1信号が前記第1の値又は前記第2の値の場合に、前記第1の値、前記第2の値、前記第3の値のいずれかの値をとり、同時に出力される前記第1信号が前記第3の値の場合に、前記第1の値、前記第2の値のいずれかの値をとらせると共に、前記第1信号及び前記第2信号を、各信号の3つのそれぞれの値に対して設定された3種類の位相による3相の信号に位相変換し、クロック毎に3値信号として出力する3相位相変調処理を実行させ、前記第1信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第1の角度、第2の角度、第3の角度の位相の信号に位相変換して出力させ、前記第2信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第 1 の角度と異なる第4の角度、第2の角度と異なる第5の角度、第3の角度と異なる第6の角度の位相の信号に位相変換して出力させることを特徴とする。
【0031】
請求項18の本発明の位相変調プログラムは、前記第1の角度、前記第2の角度、前記第3の角度の各角度が、互いに120°づつ異なり、前記第4の角度、前記第5の角度、前記第6の角度の各角度が、互いに120°づつ異なることを特徴とする。
【0032】
請求項19の本発明の位相変調プログラムは、前記第3の角度と前記第6の角度とが互いに180°異なることを特徴とする。
【0033】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0034】
本発明では、3列の2値信号(3ビットの信号)の入力を、2本の信号線による3位相の信号に位相変換して出力することを特徴とする。また、その変換された2つの3位相の信号を、元の3列の2値信号(3ビットの信号)に復元を行なう。
【0035】
図1は、本発明の第1の実施の形態による位相変調装置100の構成を示すブロック図である。図1を参照すると、本実施の形態の位相変調装置100は、データ変換部10、制御部20、並列直列変換部30、位相変調器40を備えている。
【0036】
データ変換部10は、入力されるデータ列である3列の2値信号を、第1信号と第2信号との、3値を表す2つの信号に変換する。制御部20は、そのデータ変換部10による変換処理を制御する。
【0037】
図5は、入力される3列の2値信号の、2つの3値信号への変換の一例を示す図である。ここで、入力側では、000〜111のように各列の2値信号の値“0”“1”を並べて示し、出力側では、00、01、02、10、…のように各列の3値信号の値“0”“1”“2”を並べて示している。制御部20は、図5の例に示されるようにデータ変換部10を制御して、入力されるデータを変換する。
【0038】
また、3列の2値信号(3ビットの信号)では、000〜111の8種類のデータを示すことができるが、2列の3値信号では、00〜22の9種類のデータを示すことができる。よって、図5の例に示されるように、3列の2値信号のそれぞれに対して2列の3値信号を一意に割り当てることができる。
【0039】
また、このように一意に割り当てる方式では、割り当てのない2列の3値信号の組が1つだけ発生することとなり、図5の例においては、“22”に対して入力信号の割り当てがない。このため、図5の例においては、第1信号は“0”、“1”、“2”のいずれかの値をとり、第2信号については、第1信号が“0”、“1”の値の場合には“0”、“1”、“2”のいずれかの値をとり、第1信号が“2”の値の場合には“0”又は“1”のいずれかの値をとる。
【0040】
図3は、本実施の形態の位相変調装置100内の各部による信号の変換を示す図である。入力された3列の2値信号は、データ変換部10により、3値を示す第1信号と第2信号との2つの信号に変換される。この各3値信号は、“0”、“1”、“2”の各値を2本の信号線を用いて示している。
【0041】
並列直列変換部30は、この各3値信号を時間で多重化することにより、第1信号と第2信号のそれぞれを1本の信号線により出力する。
【0042】
位相変調器40は、この並列直列変換部30から出力される2列の3値信号である第1信号と第2信号とを受け付けて、それぞれの信号を、1クロック中に“0”、“1”、“2”の3種類のいずれかの値を示す3相の信号に位相変換して出力する。図2は、本実施の形態による位相変調装置100が出力する3値信号を説明するための図であり、位相変調器40は、“0”、“1”、“2”の3種類の各値を、出力信号の0°、120°、240°の各位相に割り当てる。
【0043】
従来の技術では、図8に示されるように2値デジタル信号を位相変調する場合には、nを任意の正の整数として、入力のデータ列であるn列に従って2値の信号点に対応するように位相変調が行われるという構成を採用していたが、上述のように本発明を用いることにより位相点数を約2(n+0.5)にすることができる。
【0044】
その効果として、4PSK(QPSK:Quadrature Phase Shift Keying)では周波数帯域に余裕があり過ぎだが2PSK(BPSK:Binary Phase Shift Keying)では要求される周波数帯域に入らない場合に、その中間の周波数利用効率の変調方式を提供することができる。
【0045】
その結果、周波数の有効利用と共に、更に、4PSK(QPSK)に比べて少ない所要の信号対雑音比でデジタル位相変調が実現でき、電力の有効利用にもなるという効果が得られる。
【0046】
次に、本実施の形態の位相変調装置100の動作を、図面を参照して詳細に説明する。図4は、本実施の形態による位相変換装置100の動作を説明するためのフローチャートである。
【0047】
まず、データの入力を受け付ける(ステップ401)。入力されるデータ列は、図3の(1)で示す3列の2値信号で表される。また、連続して入力されるデータを、3ビット毎にまとめて取り込むこととした場合も同様である。
【0048】
次に、データ変換部10は、(1)で示される3列の2値信号を、図3の(2)A、(2)Bに示す各々3値を表す2つの信号の組である、第1信号と第2信号とに変換する(ステップ403)。この変換後の各3値信号は、それぞれに2値の信号線を2本用いて“0”“1”“2”の3値のデータを1クロック中に示している。
【0049】
次に、並列直列変換部30は、この(2)A、(2)Bで示す各3値信号における各信号線のデータを時間軸上で多重化し、(3)で示すように、入力信号の1クロック中に1本の信号線で3値を表す信号にそれぞれ変換する(ステップ403)。つまり、それぞれに2本の信号線を用いて示していた各3値信号を、時間多重化により時間軸上で圧縮し、それぞれを1系統の出力とするのである。
【0050】
次に、位相変調器40は、この(3)で示す各3値信号を変調し、3個の信号点を有する3相の位相変調波として出力する。
【0051】
図6は、図5の例の対応に基づく、入力の3列の2値信号と3相位相変調された信号の対応を示す図である。
【0052】
即ち、図6で示す入力の3列の2値信号は、2つの3値信号(変調シンボル)の内第1信号は“0”、“1”、“2”のいずれかの値をとる。このとき、第1信号が“0”、“1”の場合は、第2信号は“0”、“1”、“2”のいずれかの値をとり、第1信号が“2”のときは第2信号は“0”、“1”の2つのいずれかの値をとる。
【0053】
このとき、全信号種類は、2×3+1×2であり、入力信号の種類数“8”に等しい。第1項の“2×3”の前半“2”は、第1信号が“0”、“1”の2つの場合を示しており、後半“3”は、そのそれぞれの場合に第2信号が“0”、“1”、“2”をとることを示している。また、第2項の“1×2”の前半“1”は第1信号が“2”のみの1つの値をとる場合を示しており、後半“2”は、この場合に第2信号が“0”、“1”をとることを示している。
【0054】
入力信号が“000”から“111”まで変化した場合には、変調波の動作として、図6の信号図に示す変調波が順次出力される。即ち、入力信号の“000”から“111”に対して、このとき、第1信号が“0”、“1”の場合は第2信号は“0”、“1”、“2”の値をとり、第1信号が“2”の場合は第2信号は“0”、“1”の値をとる。このように、全信号種類は2×3+1×2であり、入力信号の種類数“8”に等しい。
【0055】
以上説明したように本実施の形態によれば、入力される3列の2値信号を、効率よく3相に位相変換し2列の3値信号として出力することができる。
【0056】
次に、本発明のその他の実施の形態を説明する。まず、図1に示される第1の実施の形態の基本的構成を用いて、信号点配置のアンバランスを改善する形態を説明する。図7は、変換後の信号点配置の様々な形態を示す図である。
【0057】
図7(a)は、第1の実施の形態における信号点配置を示している。つまり、位相面上で0°、120°、240°の3点に信号を配置し、この配置を繰り返す方式である。この場合には、図6で説明した入力信号が“000”から“111”の8種類変化したとき、長時間見たとき、3つの信号点の内“0”及び“1”は第1信号と第2信号の合計でそれぞれ6回発生している。一方で、3つの信号点の内“2”は第1信号と第2信号の合計で4回しか発生していない。従って、長時間観測したとき、信号点の内“2”に関しては発生確率が少なく、結果として、位相変調にもかかわらずキャリアが発生する。
【0058】
これを改善する方式として、図7(b)に示すように、第2の位相面への信号配置を、第1の位相面に対して180°回転対称に配置する方式がある。このとき、60°回転でなく180°であることは重要である。また、位相点に対する信号の割当を、上述の各実施例のように固定とする方式以外にも、変調のタイミング毎に順次更新する方式も可能である。例えば、図7(c)に示される3種類のように、位相点に対する信号の割当を、変調のタイミング毎に定められた方向に120°回転させて、第1信号及び第2信号のそれぞれを出力する等の方法が考えられる。これらの方式を採用することで、信号点の発生確率のアンバランスによる問題点を解決することができる。
【0059】
また、本発明の位相変調装置100は、その3位相に変換した信号を、再び元の3列の2値信号等の形態に復元する機能を更に備えるものとしてもよい。この変換された信号を元に戻す処理は、第1の実施の形態の位相変調装置100の各部(データ変換部10、制御部20、並列直列変換部30、位相変調器40)において、逆方向への処理を実行する機能を備えて、図4のフローチャートに示される処理を、逆に順次実行する等の方式により実施することができる。
【0060】
なお、上記各実施の形態の位相変調装置は、データ変換部10、制御部20、並列直列変換部30、位相変調器40の機能や、その他の機能をハードウェア的に実現することは勿論として、各機能を備えるコンピュータプログラムである位相変調プログラムを、コンピュータ処理装置のメモリにロードされることで実現することができる。この位相変調プログラムは、磁気ディスク、半導体メモリその他の記録媒体90に格納される。そして、その記録媒体90からコンピュータ処理装置にロードされ、コンピュータ処理装置の動作を制御することにより、上述した各機能を実現する。
【0061】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【0062】
【発明の効果】
以上説明したように本発明の位相変調装置とその位相変調方法、及び位相変調プログラムによれば、以下のような効果が達成される。
【0063】
本発明によれば、3ビット(3列の2値データ列)の入力信号を2本の3値信号に変換し、また変換された信号を元に復元することができる。従来では、位相変調においてはBPSK(Binary Phase Shift Keying)、QPSK(Quadrature Phase Shift Keying)、・・・等の2PSKが用いられており、各方式により転送されるデータ量の間隔が大きく離れていたが、本発明により1本の信号線で同クロック数の2値信号の約1.5本分のデータを転送することができるため、変調後の周波数等をより柔軟に設定することができる。
【0064】
また本発明によれば、3ビット(3列の2値データ列)の入力信号を、それぞれが2本の信号線により送られる2つの3値信号に対応させた後に、その各3値信号の各信号線のデータを時間軸上で多重化してそれぞれに1本の信号線にまとめ、その1本の信号線にまとめられた各3値信号を3位相に変調して出力する方式を採用したことにより、効率よく3位相への位相変調を行うことができる。
【0065】
例えば、4PSK(QPSK)では周波数帯域に余裕があり過ぎだが2PSK(BPSK)では要求される周波数帯域に入らない場合に、その中間の変調方式を提供することができる。本発明によれば、このように周波数の有効利用が実現されると共に、更に、4PSK(QPSK)に比べて少ない所要の信号対雑音比で位相変調が実現できるため、電力の有効利用にもなるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による位相変調装置の構成を示すブロック図である。
【図2】本発明の第1の実施の形態による位相変調装置が出力する3値信号を説明するための図である。
【図3】本発明の第1の実施の形態の位相変調装置による信号の変換を示す図である。
【図4】本発明の第1の実施の形態による位相変換装置の動作を説明するためのフローチャートである。
【図5】本発明の第1の実施の形態の信号の変換内容の一実施例を示す図である。
【図6】本発明の第1の実施の形態の信号の変換内容の一実施例を示す図である。
【図7】本発明のその他の実施の形態による変換後の信号を示す図である。
【図8】従来の位相変調を示す図である。
【符号の説明】
100 位相変調装置
10 データ変換部
20 制御部
30 並列直列変換部
40 位相変調器
90 記録媒体

Claims (23)

  1. 通信信号を位相変調する位相変調装置において、
    3ビットの入力信号を、並行する2列の3値信号である第1信号及び第2信号に変換し、
    前記第1信号は、第1の値、第2の値、第3の値のいずれかの値をとり、
    前記第2信号は、同時に出力される前記第1信号が前記第1の値又は前記第2の値の場合に、前記第1の値、前記第2の値、前記第3の値のいずれかの値をとり、同時に出力される前記第1信号が前記第3の値の場合に、前記第1の値、前記第2の値のいずれかの値をとると共に、
    前記第1信号及び前記第2信号を、各信号の3つのそれぞれの値に対して設定された3種類の位相による3相の信号に位相変換し、クロック毎に3値信号として出力する3相位相変調器を備え、
    前記3相位相変調器は、
    前記第1信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第1の角度、第2の角度、第3の角度の位相の信号に位相変換して出力し、
    前記第2信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第 1 の角度と異なる第4の角度、第2の角度と異なる第5の角度、第3の角度と異なる第6の角度の位相の信号に位相変換して出力することを特徴とする位相変調装置。
  2. 前記第1の値を“0”、前記第2の値を“1”、前記第3の値を“2”とすることを特徴とする請求項1に記載の位相変調装置。
  3. 前記第1の角度、前記第2の角度、前記第3の角度の各角度が、互いに120°づつ異なり、
    前記第4の角度、前記第5の角度、前記第6の角度の各角度が、互いに120°づつ異なることを特徴とする請求項1に記載の位相変調装置。
  4. 前記第1の角度を“0°”、前記第2の角度を“120°”、前記第3の角度を“240度”とすることを特徴とする請求項3に記載の位相変調装置。
  5. 前記第3の角度と前記第6の角度とが互いに180°異なることを特徴とする請求項2又は請求項3に記載の位相変調装置。
  6. 前記第1の角度と前記第4の角度とが180°異なり、前記第2の角度と前記第5の角度とが180°異なり、前記第3の角度と前記第6の角度とが180°異なることを特徴とする請求項2又は請求項3に記載の位相変調装置。
  7. 前記第1の角度から前記第6の角度までの6種類の全ての角度を、変調のタイミング毎に定められた方向に120°回転させた角度に更新して、前記第1信号及び前記第2信号を出力することを特徴とする請求項3に記載の位相変調装置。
  8. 3ビットの入力信号を、並行する2列の3値信号である前記第1信号及び前記第2信号に変換するデータ変換部を備え、
    前記データ変換部は、
    前記第1信号及び前記第2信号を、それぞれに2値の信号線を2本用いて出力することを特徴とする請求項1から請求項7のいずれか1つに記載の位相変調装置。
  9. 前記データ変換部が出力する前記第1信号及び前記第2信号のそれぞれを時間多重し、前記第1信号及び前記第2信号をそれぞれ1本の信号線により前記3相位相変換部に入力する並列直列変換部を備えることを特徴とする請求項8に記載の位相変調装置。
  10. 通信信号を位相変調する位相変調方法において、
    3ビットの入力信号を、並行する2列の3値信号である第1信号及び第2信号に変換し、
    前記第1信号を、第1の値、第2の値、第3の値のいずれかの値とし、
    前記第2信号を、同時に出力される前記第1信号が前記第1の値又は前記第2の値の場合に、前記第1の値、前記第2の値、前記第3の値のいずれかの値をとり、同時に出力される前記第1信号が前記第3の値の場合に、前記第1の値、前記第2の値のいずれかの値とすると共に、
    前記第1信号及び前記第2信号を、各信号の3つのそれぞれの値に対して設定された3種類の位相による3相の信号に位相変換し、クロック毎に3値信号として出力する3相位相変調ステップを備え、
    前記第1信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第1の角度、第2の角度、第3の角度の位相の信号に位相変換して出力し、
    前記第2信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第 1 の角度と異なる第4の角度、第2の角度と異なる第5の角度、第3の角度と異なる第6の角度の位相の信号に位相変換して出力することを特徴とする位相変調方法。
  11. 前記第1の角度、前記第2の角度、前記第3の角度の各角度が、互いに120°づつ異なり、
    前記第4の角度、前記第5の角度、前記第6の角度の各角度が、互いに120°づつ異なることを特徴とする請求項10に記載の位相変調方法。
  12. 前記第3の角度と前記第6の角度とが互いに180°異なることを特徴とする請求項10又は請求項11に記載の位相変調方法。
  13. 前記第1の角度と前記第4の角度とが180°異なり、前記第2の角度と前記第5の角度とが180°異なり、前記第3の角度と前記第6の角度とが180°異なることを特徴とする請求項10又は請求項11に記載の位相変調方法。
  14. 前記第1の角度から前記第6の角度までの6種類の全ての角度を、変調のタイミング毎に定められた方向に120°回転させた角度に更新して、前記第1信号及び前記第2信号を出力することを特徴とする請求項11に記載の位相変調方法。
  15. 3ビットの入力信号を、並行する2列の3値信号である前記第1信号及び前記第2信号に変換するデータ変換ステップを備え、
    前記データ変換ステップにおいては、
    前記第1信号及び前記第2信号を、それぞれに2値の信号線を2本用いて出力することを特徴とする請求項10から請求項14のいずれか1つに記載の位相変調方法。
  16. 前記データ変換ステップにおいて出力される前記第1信号及び前記第2信号のそれぞれを時間多重し、前記第1信号及び前記第2信号をそれぞれ1本の信号線による出力に変換する並列直列変換ステップを備え、
    前記3相位相変調ステップにおいては、
    前記並列直列変換ステップにおいて時間多重された前記第1信号及び前記第2信号を、3相の信号に位相変換することを特徴とする請求項15に記載の位相変調方法。
  17. コンピュータを制御することにより、通信信号を位相変調する位相変調プログラムにおいて、
    3ビットの入力信号を、並行する2列の3値信号である第1信号及び第2信号に変換する処理を実行させ、
    前記第1信号は、第1の値、第2の値、第3の値のいずれかの値をとらせ、
    前記第2信号は、同時に出力される前記第1信号が前記第1の値又は前記第2の値の場合に、前記第1の値、前記第2の値、前記第3の値のいずれかの値をとり、同時に出力される前記第1信号が前記第3の値の場合に、前記第1の値、前記第2の値のいずれかの値をとらせると共に、
    前記第1信号及び前記第2信号を、各信号の3つのそれぞれの値に対して設定された3種類の位相による3相の信号に位相変換し、クロック毎に3値信号として出力する3相位相変調処理を実行させ、
    前記第1信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第1の角度、第2の角度、第3の角度の位相の信号に位相変換して出力させ、
    前記第2信号を、第1の値、第2の値、第3の値のそれぞれの値に対応して、予め定められた第 1 の角度と異なる第4の角度、第2の角度と異なる第5の角度、第3の角度と異なる第6の角度の位相の信号に位相変換して出力させることを特徴とする位相変調プログラム。
  18. 前記第1の角度、前記第2の角度、前記第3の角度の各角度が、互いに120°づつ異なり、
    前記第4の角度、前記第5の角度、前記第6の角度の各角度が、互いに120°づつ異なることを特徴とする請求項17に記載の位相変調プログラム。
  19. 前記第3の角度と前記第6の角度とが互いに180°異なることを特徴とする請求項17又は請求項18に記載の位相変調プログラム。
  20. 前記第1の角度と前記第4の角度とが180°異なり、前記第2の角度と前記第5の角度とが180°異なり、前記第3の角度と前記第6の角度とが180°異なることを特徴とする請求項17又は請求項18に記載の位相変調プログラム。
  21. 前記第1の角度から前記第6の角度までの6種類の全ての角度を、変調のタイミング毎に定められた方向に120°回転させた角度に更新して、前記第1信号及び前記第2信号を出力する処理を実行させることを特徴とする請求項18に記載の位相変調プログラム。
  22. 3ビットの入力信号を、並行する2列の3値信号である前記第1信号及び前記第2信号に変換するデータ変換処理を実行させ、
    前記データ変換処理においては、
    前記第1信号及び前記第2信号を、それぞれに2値の信号線を2本用いて出力させることを特徴とする請求項17から請求項21のいずれか1つに記載の位相変調プログラム。
  23. 前記データ変換処理において出力される前記第1信号及び前記第2信号のそれぞれを時間多重し、前記第1信号及び前記第2信号をそれぞれ1本の信号線による出力に変換する並列直列変換処理を実行させ、
    前記3相位相変調処理においては、
    前記並列直列変換処理において時間多重された前記第1信号及び前記第2信号を、3相の信号に位相変換させることを特徴とする請求項22に記載の位相変調プログラム。
JP2001247360A 2001-08-16 2001-08-16 位相変調装置とその位相変調方法、及び位相変調プログラム Expired - Fee Related JP3582650B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001247360A JP3582650B2 (ja) 2001-08-16 2001-08-16 位相変調装置とその位相変調方法、及び位相変調プログラム
US10/219,299 US7031403B2 (en) 2001-08-16 2002-08-16 Phase shift keying modulation including a data converter for converting an input data signal having 3 bits long into two ternary converted data signals
GB0219175A GB2380375B (en) 2001-08-16 2002-08-16 Phase shift keying modulation including a data converter for converting an input data signal having 3 bits long into two ternary converted data signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001247360A JP3582650B2 (ja) 2001-08-16 2001-08-16 位相変調装置とその位相変調方法、及び位相変調プログラム

Publications (2)

Publication Number Publication Date
JP2003060721A JP2003060721A (ja) 2003-02-28
JP3582650B2 true JP3582650B2 (ja) 2004-10-27

Family

ID=19076719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001247360A Expired - Fee Related JP3582650B2 (ja) 2001-08-16 2001-08-16 位相変調装置とその位相変調方法、及び位相変調プログラム

Country Status (3)

Country Link
US (1) US7031403B2 (ja)
JP (1) JP3582650B2 (ja)
GB (1) GB2380375B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209493A (ja) 2002-01-11 2003-07-25 Nec Corp 符号分割多元接続通信方式及び方法
US7283011B2 (en) * 2003-10-10 2007-10-16 Atmel Corporation Method for performing dual phase pulse modulation
US7103110B2 (en) * 2003-10-10 2006-09-05 Atmel Corporation Dual phase pulse modulation encoder circuit
US6947493B2 (en) * 2003-10-10 2005-09-20 Atmel Corporation Dual phase pulse modulation decoder circuit
JP4360235B2 (ja) * 2004-03-12 2009-11-11 日本電気株式会社 多値変調方法とシステム
US7079577B2 (en) * 2004-09-08 2006-07-18 Atmel Corporation Wide window decoder circuit for dual phase pulse modulation
US7649956B2 (en) 2004-10-27 2010-01-19 Nec Corporation Modulation and demodulation system, modulator, demodulator and phase modulation method and phase demodulation method used therefor
US7583772B2 (en) * 2005-02-22 2009-09-01 Broadcom Corporation System for shifting data bits multiple times per clock cycle
US8234023B2 (en) * 2009-06-12 2012-07-31 General Electric Company System and method for regulating speed, power or position of a powered vehicle
FR2967319B1 (fr) * 2010-11-04 2012-10-26 Alcatel Lucent Procede de conversion d'un signal numerique en impulsions optiques
EP3767904A1 (en) * 2013-10-29 2021-01-20 Samsung Electronics Co., Ltd. A method and system using ternary sequences for simultaneous transmission to coherent and non-coherent recievers
EP3076625B1 (de) * 2015-03-31 2017-09-27 Airbus Defence And Space Gmbh Verfahren und system zur erhöhung der datenrate und/oder robustheit bei der übertragung von ternär vorkodierten signalen
US9977852B2 (en) * 2015-11-04 2018-05-22 Chronos Tech Llc Application specific integrated circuit interconnect
US11550982B2 (en) 2015-11-04 2023-01-10 Chronos Tech Llc Application specific integrated circuit interconnect
US9977853B2 (en) 2015-11-04 2018-05-22 Chronos Tech Llc Application specific integrated circuit link
US10073939B2 (en) 2015-11-04 2018-09-11 Chronos Tech Llc System and method for application specific integrated circuit design
US10331835B2 (en) 2016-07-08 2019-06-25 Chronos Tech Llc ASIC design methodology for converting RTL HDL to a light netlist
US10181939B2 (en) 2016-07-08 2019-01-15 Chronos Tech Llc Systems and methods for the design and implementation of an input and output ports for circuit design
US10637592B2 (en) 2017-08-04 2020-04-28 Chronos Tech Llc System and methods for measuring performance of an application specific integrated circuit interconnect
US11087057B1 (en) 2019-03-22 2021-08-10 Chronos Tech Llc System and method for application specific integrated circuit design related application information including a double nature arc abstraction

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1539389A (en) 1975-12-30 1979-01-31 Standard Telephones Cables Ltd Data transmission
JPS6032375B2 (ja) 1977-05-27 1985-07-27 富士通株式会社 符号変換方式
JPS55159661A (en) 1979-05-30 1980-12-11 Nec Corp Transmission system of ternary code
DE3245885A1 (de) 1982-12-11 1984-06-14 Deutsche Bundespost, vertreten durch den Präsidenten des Fernmeldetechnischen Zentralamtes, 6100 Darmstadt Bandbreitesparendes quadratur-amlituden-modulations (qam)-system
GB2183971B (en) 1985-12-05 1989-10-04 Stc Plc Data transmission system
US5402272A (en) * 1990-10-04 1995-03-28 Matsushita Electric Industrial Co., Ltd. Digital signal magnetic recording/reproducing apparatus using amplitude phase shift keying and frequency-multiplexing
JP2751632B2 (ja) 1990-11-28 1998-05-18 日本電気株式会社 多値変復調通信システム及びその方法
JP2751633B2 (ja) 1990-11-28 1998-05-18 日本電気株式会社 多値変復調通信方法及びそのシステム
JP3060531B2 (ja) 1990-11-28 2000-07-10 日本電気株式会社 多値直交振幅変調方法およびその装置
US5438592A (en) * 1994-03-31 1995-08-01 At&T Corp. PI/4-DQPSK phase state encoder/decoder
JP3097075B2 (ja) 1997-12-03 2000-10-10 日本電気株式会社 一定振幅変調器
JP3512025B2 (ja) 2001-08-16 2004-03-29 日本電気株式会社 多値変復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法

Also Published As

Publication number Publication date
US7031403B2 (en) 2006-04-18
JP2003060721A (ja) 2003-02-28
GB2380375A (en) 2003-04-02
GB0219175D0 (en) 2002-09-25
GB2380375B (en) 2004-06-30
US20030035496A1 (en) 2003-02-20

Similar Documents

Publication Publication Date Title
JP3582650B2 (ja) 位相変調装置とその位相変調方法、及び位相変調プログラム
US6243422B1 (en) Waveform shaping method and equipment
US6025758A (en) Method and apparatus for performing digital data signal modulation
WO2002065724A1 (fr) Procede de modulation de niveaux multiples, procede de demodulation de niveaux multiples, et procede de modulation/demodulation de niveaux multiples
US7630453B2 (en) Multi-level modulation method and system
JP3613219B2 (ja) 変調装置、通信システム、変調プログラム
JP4738330B2 (ja) 変調装置、変調方法及び復調装置
US6611567B1 (en) Method and apparatus for pulse shaping
JP3843891B2 (ja) 多値変調装置と多値復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法
US4873500A (en) Phase accumulation continuous phase modulator
JP2751633B2 (ja) 多値変復調通信方法及びそのシステム
JP3512025B2 (ja) 多値変復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法
JP3852390B2 (ja) 変調方法と変調装置及び復調方法と復調装置並びに変復調システム
US6430232B1 (en) Phase constellation modulator
CN1464655A (zh) 一种新的正交频分多址系统的调制方法
JP3060531B2 (ja) 多値直交振幅変調方法およびその装置
JP3864826B2 (ja) 多値変調装置及び多値復調装置と多値変復調通信システムとプログラム並びに変復調方法
JPS62133842A (ja) 多値直交振幅変調方式
JPH0773288B2 (ja) ディジタル変調回路
JP3864828B2 (ja) 多値変調装置及び多値復調装置と多値変復調通信システムとプログラム並びに変復調方法
JPH0648830B2 (ja) 変調装置
JPH09307529A (ja) スペクトル拡散多重通信方法
JP3864827B2 (ja) 多値変調装置及び多値復調装置と多値変復調通信システムとプログラム並びに変復調方法
JPH06112981A (ja) ディジタル変調回路
CN100542153C (zh) 调制和解调系统、调制器、解调器及相位调制和解调方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070806

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees