JPH0648830B2

JPH0648830B2 - 変調装置

Info

Publication number: JPH0648830B2
Application number: JP60262846A
Authority: JP
Inventors: ▲やす▼玄 ▲吉▼田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-11-21
Filing date: 1985-11-21
Publication date: 1994-06-22
Anticipated expiration: 2009-06-22
Also published as: JPS62122360A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は変調装置に関し、特に多値直交振幅変調方式に
用いる変調装置に関する。

〔従来の技術〕

多値直交振幅変調方式は、搬送波帯占有帯域幅の単位周
波数当りの情報伝送量が大きく電波を有効に利用できる
ので、無線伝送において現在広く使用されるようになっ
た。

２ⁿ値（ｎは自然数）の直交振幅変調方式は、符号伝送
速度をとすると、ｎなる情報量を伝送することがで
きる。

〔発明が解決しようとする問題点〕

従来知られている多値直交振幅変調システムの多値数は
８値・１６値・３２値・６４値・２５６値のように２ⁿ
値で制限されており、２ⁿ値からはずれた多値数を有す
るシステムについての提案はない。

そのため、占有帯域幅を固定して情報伝送速度を少し増
加させたシステム、いいかえれば占有帯域幅を変化させ
ずに小量の情報量を付加伝送するシステム、あるいは同
じ情報伝送速度で占有帯域幅を少し減少させたシステム
は、２ⁿ値の制限のため実現することがむつかしかっ
た。

この問題点を解決する、２ⁿの形にならない多値数を扱
うことのできる自由度の高い多値直交振幅変調方式が考
えられる。本発明の目的は、かかる多値直交振幅変調方
式を実現するうえで必要な変調装置を提供することにあ
る。

〔問題点を解決するための手段〕

本発明の変調装置は、（２ⁿ＋α）値（ｎは自然数、α
はα≧２ⁿ／ｍである整数。但しｍは自然数）の直交振
幅変調波を伝送する変復調方式に用いられる変調装置で
あって、符号伝送速度が₁であるｎ列の主データ信号
と、符号伝送速度が₁／ｍである副データ信号とを受
けて（ｎ＋Ｘ）列（Ｘはｎが奇数のとき１、偶数のとき
２）の合成データ信号に変換する符号変換手段と、前記
合成データ信号を２列の多値信号に変換するディジタル
−アナログ変換手段と、前記２列の多値信号を（２ⁿ＋
α）値の直交振幅変調波に変換する直交振幅変調手段と
を具備して構成される。

〔実施例〕

以下実施例を示す図面を参照して本発明について詳細に
説明する。

第１図は、本発明の変調装置の第一の実施例を示すブロ
ック図である。

第１図に示す実施例は、データ信号Ｄ₀₁〜Ｄ₀₈を入力し
主データ信号Ｄ₁₁〜Ｄ₁₈・副データ信号ＳＵＢ・フレー
ム信号Ｆを出力する速度変換部１１と、主データ信号Ｄ
₁₁〜Ｄ₁₈の一部であるデータ信号Ｄ₁₃〜Ｄ₁₈と副データ
信号ＳＵＢ・フレーム信号Ｆとを入力し識別信号ａ〜ｄ
を出力するデコーダ１２と、データ信号Ｄ₁₃〜Ｄ₁₈・識
別信号ａ〜ｄを入力しデータ信号Ｄ₂₃〜Ｄ₃₀を出力する
送信符号変換部１３と、識別信号ａ〜ｄを入力し信号Ｓ
₁〜Ｓ₇を出力する論理回路１４と、データ信号Ｄ₂₃〜Ｄ
₃₀・信号Ｓ₁〜Ｓ₇を入力しデータ信号Ｄ₃₃〜Ｄ₄₀を出力
するＴＳ入換え部１５と、主データ信号Ｄ₁₁〜Ｄ₁₈の一
部であるデータ信号Ｄ₁₁・Ｄ₁₂を入力しデータ信号Ｄ₄₁
・Ｄ₄₂を出力する送信差動論理回路１６と、データ信号
Ｄ₃₃〜Ｄ₄₂を入力しデータ信号Ｄ₄₃〜Ｄ₅₀を出力する符
号変換部１７と、データ信号Ｄ₄₁〜Ｄ₅₀を入力し多値信
号Ｐ₁・Ｑ₁を出力するＤ−Ａ変換回路１８と、多値信号
Ｐ₁・Ｑ₁を入力し変調信号Ｍを出力する直交変調器１９
とを具備して構成されている。

第２図は、第１図に示す実施例の動作を説明するための
タイムチャートである。

速度変換部１１は、８列のデータ信号Ｄ₀₁〜Ｄ₀₈を速度
変換しまた列変換して、符号伝送速度が₁である８列
のデータ信号Ｄ₁₁〜Ｄ₁₈と符号伝送速度が₁／４であ
る副データ信号ＳＵＢとを出力する。また、データ信号
Ｄ₁₁・Ｄ₁₂には、（たとえば）２４×４タイムスロット
ごとに副データ信号ＳＵＢのタイムスロットの開始情報
を表すための付加ビット（フレームパルス）を挿入し、
さらにこの付加ビット（フレームパルス）を挿入したタ
イムスロットと同じタイミングでフレーム信号Ｆを出力
する。第２図において、データ信号Ｄ₁₁・Ｄ₁₂ならびに
Ｄ₁₃〜Ｄ₁₈は、副データ信号ＳＵＢの１タイムスロット
に対応する４タイムスロットごとに区切られており、ま
たこれら区切りの中で各タイムスロットに先頭から１〜
４と順番を記入してある。データ信号Ｄ₁₁・Ｄ₁₂でＦと
書かれたタイムスロットは付加ビット（フレームパル
ス）の挿入されたタイムスロットである。副データ信号
ＳＵＢとしては論理値“１”・“１”・“０”・“１”
……“１”……が例示されている。

第３図は第１図に示す実施例が出力する変調信号Ｍのと
る信号点配置を示す説明図である。

第３図は信号平面ＰＱの第一象現のみを示しており、第
二・三・四象限においては、第一象限の信号点配置を原
点を中心として反時計方向に９０度・１８０度・２７０
度回転した信号点配置になっている。第一象限について
見れば、８列のデータ信号に対応する２⁸／４＝６４個
の（丸印の）信号点とα／４＝２⁸／４／４＝１６個の
（三角印の）信号点とがある。丸印の信号点を１６個ず
つ４グループに分割し、これら４グループにそれぞれ領
域Ａ〜Ｄと名前を付ける。三角印の信号点は領域Ｅの信
号点と呼ぶ。第二〜四象限についても同様に領域Ａ〜Ｅ
をきめる。

デコーダ１２は、データ信号Ｄ₁₃〜Ｄ₁₈の状態が第３図
に図示した領域Ａ〜Ｄのうちいずれに属するかを一区切
り４タイムスロットのうち特定のタイムスロット（第２
図には一番目のタイムスロットを特定のタイムスロット
とする場合を例示した）において識別し、このタイムス
ロットにおいて、識別した領域Ａ〜Ｄに対応した識別信
号ａ〜ｄを、副データ信号ＳＵＢの状態に対応して出力
する（第２図には副データ信号ＳＵＢが論理値“１”の
とき識別信号ａ〜ｄが出力される場合を例示した）。な
おデータ信号Ｄ₁₁・Ｄ₁₂は信号点がどの象限にあるかを
きめるデータ信号であり、この識別には関係しない。第
２図において、データ信号Ｄ₁₃〜Ｄ₁₈のデータ列のうち
前述した特定タイムスロット上にＡ・Ｃ・Ｂ・Ｂ……Ｄ
……と付記されているが、これはそれぞれの特定タイム
スロットが、第３図における同じ参照符号をもつ領域に
属していることを表わしている。

第４図は、送信符号変換部１３の一具体例の詳細を示す
ブロック図である。

第４図に示す送信符号変換部１３は、６列のデータ信号
Ｄ₁₃〜Ｄ₁₈を８列のデータ信号Ｄ₂₃〜Ｄ₃₀に符号変換す
る論理回路１３Ａ〜１３Ｄと、ＮＯＲ回路１３３の出力
とデータ信号Ｄ₁₃〜Ｄ₁₈とを入力しデータ信号Ｄ₂₃〜Ｄ
₃₀を出力するスイッチ１３１と、論理回路１３Ａ〜１３
Ｄの出力を識別信号ａ〜ｄにより制御されてオンオフす
る４個のスイッチ１３２と、識別信号ａ〜ｄを入力する
ＮＯＲ回路１３３とを備えて構成されており、スイッチ
１３１・１３２の各８本の出力線はそれぞれ対応するデ
ータ信号ごとに共通に接続されている。

論理回路１３Ａは、領域Ａに属する信号点を領域Ｅの信
号点に１対１で信号点変換するように、データ信号Ｄ₁₃
〜Ｄ₁₈をデータ信号Ｄ₂₃〜Ｄ₃₀に符号変換する。論理回
路１３Ａに対応するスイッチ１３２は、識別信号ａが論
理値“１”のときデータ信号Ｄ₂₃〜Ｄ₃₀を出力し、論理
値“０”のときは出力をしない。論理回路１３Ｂ・１３
Ｃ・１３Ｄとこれらに対応するスイッチ１３２とは、領
域Ｂ・Ｃ・Ｄの信号点を領域Ｅの信号点に信号点変換す
るように同様な符号変換および出力のオンオフをする。
識別信号ａ〜ｄがすべて論理値“０”であるときＮＯＲ
回路１３３は論理値“１”を出力し、このときのみスイ
ッチ１３１は、データ信号Ｄ₂₃〜Ｄ₂₈としてデータ信号
Ｄ₁₃〜Ｄ₁₈をそのまま出力し、またデータ信号Ｄ₂₉・Ｄ
₃₀として論理値“０”を出力する。

以上第４図に示す具体例で説明したように、送信符号変
換部１３は６列のデータ信号Ｄ₁₃〜Ｄ₁₈を８列のデータ
信号Ｄ₂₃〜Ｄ₃₀に符号変換する。なお送信符号変換部１
３は、データ信号Ｄ₁₃〜Ｄ₁₈と識別信号ａ〜ｄとでアド
レス指定してデータ信号Ｄ₂₃〜Ｄ₃₀を読出すＲＯＭによ
って構成することもできる。

以上説明したようにして、８列のデータ信号Ｄ₁₁〜Ｄ₁₈
が１０列のデータ信号Ｄ₁₁・Ｄ₁₂・₂₃〜Ｄ₃₀に符号変換
される。第２図においてデータ信号Ｄ₂₃〜Ｄ₃₀にＥと書
かれたタイムスロットは、そのタイムスロットにおいて
信号点が領域Ｅに信号点変換されたことを示している。

領域Ｅに変換された信号が変換前にはどんな信号であっ
たか（すなわち領域Ａ〜Ｄのうちどれか）の情報を伝送
しなければ、復調側で領域Ｅの信号を正しく元に戻すこ
とができないので、次に述べるような操作をする。

第５図は、ＴＳ入換え部１５の詳細を示すブロック図で
ある。

ＴＳ入換え部１５は、８列のデータ信号Ｄ₂₃〜Ｄ₃₀を１
タイムスロットずつ順次遅延して出力する遅延回路Ｔ₁
〜Ｔ₇と、論理回路１４の出力である信号Ｓ₁〜Ｓ₇に制
制されて遅延回路Ｔ₁〜Ｔ₇の一つの出力を選択しデータ
信号Ｄ₃₃〜Ｄ₄₀として出力するセレクタ１５１とを備え
て構成されている。

第５図を参照して論理回路１４・ＴＳ入換え部１５の動
作について説明する（この説明は、デコーダ１２が識別
信号ａ〜ｄを出力する特定タイムスロットが一区切り４
タイムスロットのうち一番目のタイムスロットである場
合のものである）。

論理回路１４は、識別信号ａ〜ｄの入力情況に対応して
第２図に図示するように論理値“１”の信号Ｓ₁〜Ｓ₇を
出力する論理回路である。信号Ｓ₁〜Ｓ₇のうち一つが常
に出力しており、二つ以上同時に出力することはない。

ＴＳ入換え部１５においてセレクタ１５１は、入力した
信号Ｓ₁〜Ｓ₇と同じサフィックスをもつ遅延回路Ｔ₁〜
Ｔ₇の出力を選択出力する。

論理回路１４は、識別信号ａが入力するとそのタイムス
ロットを含み一区切りの４タイムスロットにおいて信号
Ｓ₄を出力する。その結果ＴＳ入換え部１５は、この４
タイムスロットにおいて各タイムスロットの順序を保持
したままデータ信号Ｄ₂₃〜Ｄ₃₀をデータ信号Ｄ₃₃〜Ｄ₄₀
として出力する。識別信号ｃが入力すると論理回路は、
そのタイムスロット（識別信号ａ〜ｄが入力するのは一
番目のタイムスロットである）において信号Ｓ₂を、そ
のタイムスロットが属する一区切りの４タイムスロット
のうち三番目のタイムスロットにおいて信号Ｓ₆を、二
番目・四番目のタイムスロットにおいて信号Ｓ₄を出力
する。その結果ＴＳ入換え部１５は、データ信号Ｄ₂₃〜
Ｄ₃₀の一番目のタイムスロットと三番目のタイムスロッ
トとを入換えデータ信号Ｄ₃₃〜Ｄ₄₀として出力する。同
様にして識別信号ｂ・ｄが入力すると論理回路１４・Ｔ
Ｓ入換え部１５は、データ信号Ｄ₂₃〜Ｄ₃₀の一番目のタ
イムスロットと二番目・四番目のタイムスロットとを入
換える。一番目のタイムスロットにおいて識別信号ａ〜
ｄが入力しなければ、そのタイムスロットを含む４タイ
ムスロットにおいて信号Ｓ₄が出力されタイムスロット
の入換えはされない。このようにしてタイムスロットの
入換えられたデータ信号Ｄ₃₃〜Ｄ₄₀を第２図に例示して
ある。

復調の際領域Ｅの信号点が一区切りの４タイムスロット
のうちどの順番にあるかを知れば、その信号点が送信符
号変換部１３において領域Ａ〜Ｄのうちどの領域の信号
点から変換されたものであるかがわかる。

送信差動論理回路１６は、信号点がどの象限にあるかを
きめるデータ信号Ｄ₁₁・Ｄ₁₂を、復調の際４相位相不確
定性に影響されないように差動変換しデータ信号Ｄ₄₁〜
Ｄ₄₂として出力する。

符号変換部１７は、信号平面上において各象限の信号点
に対応する（Ｄ₁₁・Ｄ₁₂を除く）データ信号が原点を中
心として９０度ごとに回転対称になるように、データ信
号Ｄ₃₃〜Ｄ₄₀をデータ信号Ｄ₄₃〜Ｄ₅₀に符号変換する。
この符号変換において、データ信号Ｄ₃₃〜Ｄ₄₀に対応す
る信号点が第二象限または第四象限にあるときはデータ
信号Ｄ₃₃〜Ｄ₄₀のＰ軸成分とＱ軸成分とを入換える必要
がある。詳細については文献（たとえば桑原守二監修
「ディジタルマイクロ波通信」（昭和59−５−25）企画
センターＰ．30〜31）を参照されたい。符号変換部１７
による符号変換により、データ信号Ｄ₄₃〜Ｄ₅₀は復調の
際４相位相不確定性の影響を受けない。

符号変換部１７は上記のように信号点変換をするので、
すでに述べたデコーダ１２・送信符号変換部１３の動作
はこの信号点変換を考慮して行なわれる。

Ｄ−Ａ変換回路１８は、データ信号Ｄ₄₁〜Ｄ₅₀をＰ軸成
分Ｄ₄₁・Ｄ₄₃・Ｄ₄₅・Ｄ₄₇・Ｄ₄₉とＱ軸成分Ｄ₄₂・Ｄ₄₄
・Ｄ₄₆・Ｄ₄₈・Ｄ₅₀とに分け、各成分をディジタル−ア
ナログ変換し多値信号Ｐ₁・Ｑ₁として出力する。この変
換において、データ信号Ｄ₄₉・Ｄ₅₀が論理値“０”であ
るときは多値信号Ｐ₁・Ｑ₁は１６値となり、データ信号
Ｄ₄₉・Ｄ₅₀が論理値“１”であるときは多値信号Ｐ₁・
Ｑ₁は１６値の上下に各１レベルを加えた１８値とな
る。このようなディジタル−アナログ変換は、その方法
の一例をあげると、４桁のＤ−Ａ変換回路に下から二番
目の桁をもう一つ追加し、下から四・三・二番目の桁に
（たとえばＰ軸成分の場合）データ信号Ｄ₄₁・Ｄ₄₃・Ｄ
₄₅を入力し、追加した桁にデータ信号Ｄ₄₇を入力し、デ
ータ信号Ｄ₄₇の反転値とデータ信号Ｄ₄₉との排他的論理
和を一番下の桁に入力することにより行なうことができ
る。

直交変調器１９は、搬送波信号を多値信号Ｐ₁・Ｑ₁で直
交振幅変調し、第３図に示す信号点配置をとる変調信号
Ｍとして出力する。第２図において変調信号Ｍのハッチ
ングしたタイムスロットは、信号点が領域Ｅにあり、信
号レベルが高いことを示している。

以上説明したように第１図に示す実施例は、データ信号
Ｄ₀₁〜Ｄ₀₈を符号伝送速度が₁であるｎ＝８列の主デ
ータ信号Ｄ₁₁〜Ｄ₁₈を符号伝送速度が₁／ｍ＝₁／４
である副データ信号ＳＵＢとに変換した後、主データ信
号Ｄ₁₁〜Ｄ₁₈と副データ信号ＳＵＢとを（符号伝送速度
が₁である）ｎ＋Ｘ＝８＋２＝１０列のデータ信号Ｄ
₄₁〜Ｄ₅₀に変換し、データ信号Ｄ₄₁〜Ｄ₅₀を２列の多値
信号Ｐ₁・Ｑ₁に変換し、多値信号Ｐ₁・Ｑ₁を２ⁿ＋α＝
２ⁿ＋２ⁿ／ｍ＝２⁸＋２⁸／４＝２５６＋６４＝３２０値
の変調信号Ｍに変換する。

第６図は、第１図に示す実施例が出力する変調信号Ｍを
復調する復調装置の一例を示すブロック図である。

第６図に示す復調装置は、変調信号Ｍを入力し多値信号
Ｐ₂・Ｑ₂を出力する直交検波器２９と、多値信号Ｐ₂・
Ｑ₂を入力しデータ信号Ｄ₄₃〜Ｄ₅₂を出力するＡ−Ｄ変
換回路２８と、データ信号Ｄ₄₃〜Ｄ₅₂を入力しデータ信
号Ｄ₃₃〜Ｄ₄₀を出力する符号変換部２７と、データ信号
Ｄ₅₁・Ｄ₅₂を入力しデータ信号Ｄ₁₁・Ｄ₁₂を出力する受
信差動論理回路２６と、データ信号Ｄ₁₁・Ｄ₁₂を入力し
フレーム信号Ｆを出力するフレーム同期部３０と、デー
タ信号Ｄ₃₃〜Ｄ₄₀・フレーム信号Ｆを入力し識別信号ａ
〜ｄ・副データ信号ＳＵＢを出力するデコーダ２２と、
データ信号Ｄ₃₃〜Ｄ₄₀・識別信号ａ〜ｄを入力しデータ
信号Ｄ₅₃〜Ｄ₅₈を出力する受信符号変換部２３と、識別
信号ａ〜ｄを入力し信号Ｓ₁〜Ｓ₇を出力する論理回路２
４と、データ信号Ｄ₅₃〜Ｄ₅₈・信号Ｓ₁〜Ｓ₇を入力しデ
ータ信号Ｄ₁₃〜Ｄ₁₈を出力するＴＳ入換え部２５と、デ
ータ信号Ｄ₁₁・Ｄ₁₂を遅延して出力する遅延回路３１
と、主データ信号Ｄ₁₁・Ｄ₁₈・副データ信号ＳＵＢを入
力しデータ信号Ｄ₀₁〜Ｄ₀₈を出力する速度変換部２１と
を具備して構成されている。なお第６図において、（符
号伝送誤りによる相違は無視して）第１図におけると同
じである信号には同じ参照符号をつけてある。また第１
図における構成要素と、その参照番号に値１０を加えた
参照番号を持つ第６図における構成要素とは、たがいに
何等かの逆変換の機能をもつかあるいは類似の機能をも
っている。

第７図は、第６図に示す復調装置の動作を説明するため
のタイムチャートである。

直交検波器２９は、変調信号Ｍを直交検波し多値信号Ｐ
₂・Ｑ₂を出力する。Ａ−Ｄ変換回路２８は、Ｄ−Ａ変換
回路１８が行なうディジタル−アナログ変換の逆変換に
相当するアナログ−ディジタル変換機能をもっており、
多値信号Ｐ₂・Ｑ₂をデータ信号Ｄ₅₁・Ｄ₅₂・Ｄ₄₃〜Ｄ₅₀
に変換する。データ信号Ｄ₅₁・Ｄ₅₂は第１図におけるデ
ータ信号Ｄ₄₁・Ｄ₄₂に対応する信号であるが、直交検波
器２９の４相位相不確定性の影響を受けるのでデータ信
号Ｄ₄₁・Ｄ₄₂とは必ずしも一致しない。

符号変換部２７は、符号変換部１７が行なう符号変換の
逆変換によりデータ信号Ｄ₄₃〜Ｄ₅₀をデータ信号Ｄ₃₃〜
Ｄ₄₀に符号変換する。受信差動論理回路２６は、送信差
動論理回路１６が行なう差動変換の逆変換によりデータ
信号Ｄ₅₁・Ｄ₅₂をデータ信号Ｄ₁₁・Ｄ₁₂に変換する。こ
の変換により、データ信号Ｄ₁₁・Ｄ₁₂は４相位相不確定
性の影響を除かれたデータ信号となる。

フレーム同期部３０は、データ信号Ｄ₁₁・Ｄ₁₂に挿入さ
れている付加ビット（フレームパルス）を検出して、フ
レームパルスの挿入されているタイムスロットと同じタ
イミングでフレーム信号Ｆを出力する。これは主データ
信号Ｄ₁₁〜Ｄ₁₈にかかわるデータ信号と副データ信号Ｓ
ＵＢとの位置関係を明確にするためのタイミング情報と
して使われる。

デコーダ２２は、データ信号Ｄ₃₃〜Ｄ₄₀の状態が第３図
に図示した領域Ｅに属するタイムスロットを検出し、検
出したタイムスロットが副データ信号ＳＵＢの１タイム
スロットに対応するデータ信号Ｄ₃₃〜Ｄ₄₀の４タイムス
ロットのうち何番目のタイムスロットであるかをフレー
ム信号Ｆにより識別し、識別した順番が一〜四番目であ
るときそのタイムスロットにおいて識別信号ａ〜ｄを出
力する。識別信号ａ〜ｄの出力の様子を第７図に例示し
た。

デコーダ２２はまた、一区切りの４タイムスロット中領
域Ｅに属するタイムスロットを検出したかしなかったか
に対応して副データ信号ＳＵＢの状態を決定し出力す
る。この決定は第１図に示す実施例のデコーダ１２にお
ける識別信号ａ〜ｄの出力と副データ信号ＳＵＢの状態
との対応関係に一致させる。第７図には、領域Ｅに属す
るタイムスロットを検出したとき副データ信号ＳＵＢを
論理値“１”、検出しなかったとき副データ信号ＳＵＢ
を論理値“０”とする場合を例示した。

受信符号変換部２３は、識別信号ａが入力したタイムス
ロットにおいては、送信符号変換部１３が行なった信号
点変換と同じ対応関係で領域Ｅの信号点を領域Ａの信号
点に１対１で信号点変換するように８列のデータ信号Ｄ
₃₃〜Ｄ₄₀を６列のデータ信号Ｄ₅₃〜Ｄ₅₈に符号変換す
る。識別信号ｂ〜ｄが入力したタイムスロットにおいて
は領域Ｂ〜Ｄの信号点に信号点変換するように同様な符
号変換を行なう。識別信号ａ〜ｄのいずれも入力しない
タイムスロットにおいてはデータ信号Ｄ₃₃〜Ｄ₃₈をデー
タ信号Ｄ₅₃〜Ｄ₅₈として出力する。受信符号変換部２３
は第４図に示す送信符号変換部１３とほぼ同じ構成で実
現できるが、入力は８列であり出力は６列である。論理
回路１３Ａ〜１３Ｄに対応してこれらと逆の符号変換機
能を持つ４個の論理回路を備える。スイッチ１３１に対
応して入力からデータ信号Ｄ₃₉・Ｄ₄₀を取除く機能をも
つスイッチを備える。このスイッチのオンオフ状態はス
イッチ１３１と同じである。スイッチ１３２に対応して
同じオンオフ状態をもつ入出力６列のスイッチ４個を備
える。このほかＮＯＲ回路１３２と同じＮＯＲ回路を備
え、これら４個の論理回路・５個のスイッチ・ＮＯＲ回
路を第４図におけると同様に接続すればよい。受信符号
変換部２３はまた、送信符号変換部１３と同様にＲＯＭ
によって構成することもできる。

論理回路２４は、識別信号ａ〜ｄの入力情況に対応し
て、論理回路１４の出力と同じ信号Ｓ₁〜Ｓ₇を出力する
（ただし識別信号ａ〜ｄの入力タイミングは論理回路２
４と論理回路１４では異なっている）。

ＴＳ入換え部２５は、入出力が６列である点を除いては
ＴＳ入換え部１５と同一構成・同一機能であり、データ
信号Ｄ₅₃〜Ｄ₅₈のタイムスロットを入換えてデータ信号
Ｄ₁₃〜Ｄ₁₈として出力する。

遅延回路３１はデータ信号Ｄ₁₁・Ｄ₁₂とデータ信号Ｄ₁₃
〜Ｄ₁₈との間のビットずれを合わせるための遅延回路で
ある。

速度変換部２１は、データ信号Ｄ₁₁・Ｄ₁₂から付加ビッ
ト（フレームパルス）を取除き、８列の主データ信号Ｄ
₁₁〜Ｄ₁₈と副データ信号ＳＵＢとを速度変換しまた列変
換して、８列のデータ信号Ｄ₀₁〜Ｄ₀₈として出力する。

以上説明したように第６図に示す復調装置は、３２０値
の変調信号を直交検波し、検波出力である多値信号Ｐ₂
・Ｑ₂を１０列のデータ信号Ｄ₅₁・Ｄ₅₂・Ｄ₄₃〜Ｄ₅₀に
変換し、データ信号Ｄ₅₁・Ｄ₅₂・Ｄ₄₃〜Ｄ₅₀を符号伝送
速度が₁である８列の主データ信号Ｄ₁₁〜Ｄ₁₈と符号
伝送速度が₁／４である副データ信号ＳＵＢとに変換
した後、主データ信号Ｄ₁₁〜Ｄ₁₈と副データ信号ＳＵＢ
とをデータ信号Ｄ₀₁〜Ｄ₀₈に変換する。

以上、第１図に示す実施例は２ⁿ＋α＝２ⁿ＋２ⁿ／ｍ＝
２⁸＋２⁸／４＝３２０値という２ⁿの形にならない多値
数の直交振幅変調波である変調信号Ｍを出力できるこ
と、および変調信号Ｍは第６図に示す復調装置により復
調できることを説明した。

第１図に示す実施例を用いる多値直交振幅変調方式の情
報伝送速度は（８₁＋₁／４）であり、変調波の符号
伝送速度は₁である。従来の２⁸＝２５６値多値直交振
幅変調方式で変調波の符号伝送速度を₁とすれば情報
伝送速度は８₁となる。したがって第１図に示す実施
例を用いて多値数を２５６値から３２０値に増加するこ
とにより、同じ符号伝送速度で、すなわち占有帯域幅を
変化させずに情報伝送速度を（８₁＋₁／４）／（８
₁）＝３３／３２倍にすることができる。情報伝送速
度を同じにすれば占有帯域幅を３２／３３倍に減少する
ことができる。

なお、第１図に示す実施例の速度変換部１１は、入力と
してデータ信号Ｄ₀₁〜Ｄ₀₈を受け主データ信号Ｄ₁₁〜Ｄ
₁₈・副データ信号ＳＵＢを出力する構成となっている
が、システムによっては１列を受ける場合もあり多種の
構成が考えられる。速度変換部１１が有する変換機能は
本発明の変調装置の必須要素ではない。

また第１図に示す実施例においては、送信符号変換部１
３で符号変換を行なった後ＴＳ入換え部１５でタイムス
ロットの入換えを行なっているが、この順序を逆にして
タイムスロットの入換え後に符号変換をしてもよい。

第８図は、本発明の変調装置の第二の実施例を示すブロ
ック図、第９図は、第８図に示す実施例が出力する変調
信号Ｍ₁のとる信号点配置を示す説明図である。

第８図に示す実施例は、第１図に示す実施例から速度変
換部１１を取除き、デコーダ１２・送受信符号変換部１
３・論理回路１４・ＴＳ入換え部１５・Ｄ−Ａ変換回路
１８をデコーダ３２・送信符号変換部３３・論理回路３
４・ＴＳ入換え部３５・Ｄ−Ａ変換回路３８におきかえ
て構成されている。

第８図に示す実施例は、ｎ＝８列の主データ信号Ｄ₁₁〜
Ｄ₁₈と符号伝送速度が主データ信号Ｄ₁₁〜Ｄ₁₈の符号伝
送速度の１／ｍ＝１／２である副データ信号ＳＵＢとを
入力し、２ⁿ＋α＝２ⁿ＋２ⁿ／ｍ＝２⁸＋２⁸／２＝３８
４値の変調信号Ｍ₁を出力する変調装置である。

第９図に第一象限の部分を示すように、変調信号Ｍ₁の
とる信号点は、８列のデータ信号に対応する２⁸＝２５
６個の（丸印の）信号点と、α＝１２８個の（三角印
の）信号点とを含んでいる。

ｍ＝２であるので、丸印の信号点はα＝１２８個ずつの
二つのグループに分けられ、識別信号もａ・ｂと二つに
なる。送信符号変換部３３における符号変換はこれら二
つのグループの信号点をそれぞれ三角印の信号点に信号
点変換するように行なわれる。副データ信号ＳＵＢの１
タイムスロットに主データ信号Ｄ₁₁〜Ｄ₁₈の２タイムス
ロットが対応するので、ＴＳ入換え部３５によるタイム
スロットの入換えはこの２タイムスロットごとに行なわ
れ、論理回路３４が出力すべき信号はＳ₁〜Ｓ₃の３個と
なる。Ｄ−Ａ変換回路３８は、データ信号Ｄ₄₁〜Ｄ₅₀を
２２値の多値信号Ｐ₃・Ｑ₃にディジタル−アナログ変換
する。その他の動作は第１図に示す実施例におけると同
様である。

多値直交振幅変調方式に第８図に示す実施例を用いて多
値数を２５６値から３８４値に増加することにより、占
有帯域幅を変化させずに情報伝送速度を（８＋１／２）
／８＝１７／１６倍にすることができ、また同じ情報伝
送速度で占有帯域幅を１６／１７倍に減少することがで
きる。

第１０図は、本発明の変調装置の第三の実施例を示すブ
ロック図、第１１図は、第１０図に示す実施例が出力す
る変調信号Ｍ₂のとる信号点配置を示す説明図である。

第１０図に示す実施例は、第１図に示す実施例から速度
変換部１１を取除き、デコーダ１２・送信符号変換部１
３・論理回路１４・ＴＳ入換え部１５・符号変換部１７
・Ｄ−Ａ変換回路１８をデコーダ４２・送信符号変換部
４３・論理回路４４・ＴＳ入換え部４５・符号変換部４
７・Ｄ−Ａ変換回路４８におきかえて構成されている。

第１０図に示す実施例は、ｎ＝６列の主データ信号Ｄ₁₁
〜Ｄ₁₆と符号伝送速度が主データ信号Ｄ₁₁〜Ｄ₁₆の符号
伝送速度の１／ｍ＝１／４である副データ信号ＳＵＢと
を入力し、２ⁿ＋α＝２ⁿ＋２ⁿ／ｍ＝２⁶＋２⁶／４＝８
０値の変調信号Ｍ₂を出力する変調装置である。

第１１図に第一象限の部分を示すように、変調信号Ｍ₂
のとる信号点は、６列のデータ信号に対応する２⁶＝６
４個の（丸印の）信号点と、α＝１６個の（三角印の）
信号点とを含んでいる。

ｍ＝４であるので丸印の信号点はα＝１６個ずつの四つ
のグループに分けられ、識別信号もａ〜ｄと四つにな
る。送信符号変換部４３における符号変換はこれら四つ
のグループの信号点をそれぞれ三角印の信号点に信号点
変換するように行なわれる。副データ信号ＳＵＢの１タ
イムスロットに主データ信号Ｄ₁₁〜Ｄ₁₆の４タイムスロ
ットが対応するので、ＴＳ入換え部４５によるタイムス
ロットの入換えはこの４タイムスロットごとに行なわ
れ、論理回路４４が出力すべき信号はＳ₁〜Ｓ₇の７個と
なる。Ｄ−Ａ変換回路４８は、データ信号Ｄ₄₁〜Ｄ₄₈を
１０値の多値信号Ｐ₄・Ｑ₄にディジタル−アナログ変換
する。その他の動作は第１図に示す実施例におけると同
様である。

多値直交振幅変調方式に第１０図に示す実施例を用いて
多値数を６４値から８０値に増加することにより、占有
帯域幅を変化させずに情報伝送速度を（６＋１／４）／
６＝２５／２４倍にすることができ、また同じ情報伝送
速度で占有帯域幅を２４／２５倍に減少することができ
る。

第１２図は、本発明の変調装置の第四の実施例を示すブ
ロック図、第１３図は、第１２図に示す実施例が出力す
る変調信号Ｍ₃のとる信号点配置を示す説明図である。

第１２図に示す実施例は、第１図に示す実施例から速度
変換部１１を取除き、デコーダ１２・送信符号変換部１
３・論理回路１４・ＴＳ入換え部１５・符号変換部１７
・Ｄ−Ａ変換回路１８をデコーダ５２・送信符号変換部
５３・論理回路５４・ＴＳ入換え部５５・符号変換部５
７・Ｄ−Ａ変換回路５８におきかえて構成されている。

第１２図に示す実施例は、ｎ＝４列の主データ信号Ｄ₁₁
〜Ｄ₁₄と符号伝送速度が主データ信号Ｄ₁₁〜Ｄ₁₄の符号
伝送速度の１／ｍ＝１／２である副データ信号ＳＵＢと
を入力し、２ⁿ＋α＝２ⁿ＋２ⁿ／ｍ＝２⁴＋２⁴／２＝２
４値の変調信号Ｍ₃を出力する変調装置である。

第１３図に第一象限の部分を示すように、変調信号Ｍ₃
のとる信号点は、４列のデータ信号に対応する２⁴＝１
６個の（丸印の）信号点と、α＝８個の（三角印の）信
号点とを含んでいる。

ｍ＝２であるので、丸印の信号点はα＝８個ずつの二つ
のグループに分けられ、識別信号もａ・ｂと二つにな
る。送信符号変換部５３における符号変換はこれら二つ
のグループの信号点をそれぞれ三角印の信号点に信号点
変換するように行なわれる。副データ信号ＳＵＢの１タ
イムスロットに主データ信号Ｄ₁₁〜Ｄ₁₄の２タイムスロ
ットが対応するので、ＴＳ入換え部５５によるタイムス
ロットの入換えはこの２タイムスロットごとに行なわ
れ、論理回路５４が出力すべき信号はＳ₁〜Ｓ₃の３個と
なる。Ｄ−Ａ変換回路５８は、データ信号Ｄ₄₁〜Ｄ₄₆を
６値の多値信号Ｐ₅・Ｑ₅にディジタル−アナログ変換す
る。その他の動作は第１図に示す実施例におけると同様
である。

多値直交振幅変調方式に第１２図に示す実施例を用いて
多値数を１６値から２４値に増加することにより、占有
帯域幅を変化させずに情報伝送速度を（４＋１／２）／
４＝９／８倍にすることができ、また同じ情報伝送速度
で占有帯域幅を８／９倍に減少することができる。

第二〜第四の実施例においても、送信符号変換部による
符号変換とＴＳ入換え部によるタイムスロットの入換え
との順序を逆にすることもできる。

以上四つの実施例により本発明について説明したが、２
ⁿ／ｍが整数になる範囲においてはｍ・ｎがいかなる
（自然数としての）値であっても、α＝２ⁿ／ｍとする
ことにより本発明の変調装置を実現できることはあきら
かである。２ⁿ／ｍが整数とならない場合は、たとえば
２ⁿ／ｍより大きい最小の整数をαとし、ｎ列のデータ
信号に対応する２ⁿ個の信号点をα個または（α−１）
個の信号点を含むｍ個のグループに分けることにより本
発明の変調装置を実現することができる。

〔発明の効果〕

以上詳細に説明したように本発明によれば、占有帯域幅
を変化させずに情報伝送速度を少し増加させたり、ある
いは同じ情報伝送速度で占有帯域幅を少し減少させるこ
とができる（２ⁿ＋α）値という２ⁿの形にならない多値
直交振幅変調波を伝送する変復調方式を実現するうえで
必要な変調装置を提供することができる。

【図面の簡単な説明】

第１図は、本発明の変調装置の第一の実施例を示すブロ
ック図、第２図は、第１図に示す実施例の動作を説明するための
タイムチャート、第３図は、第１図に示す実施例が出力する変調装置のと
る信号点配置を示す説明図、第４図は、第１図における送信符号変換部１３の詳細を
示すブロック図、第５図は、第１図におけるＴＳ入換え部１５の詳細を示
すブロック図、第６図は、第１図に示す実施例が出力する変調信号を復
調する復調装置の一例を示すブロック図、第７図は、第６図に示す復調装置の動作を説明するため
のタイムチャート、第８図は・第１０図・第１２図は、本発明の変調装置の
第二・第三・第四の実施例を示すブロック図、第９図・第１１図・第１３図は、第８図・第１０図・第
１２図に示す実施例が出力する変調信号のとる信号点配
置を示す説明図である。１２……デコーダ、１３……送信符号変換部、１４……
論理回路、１５……ＴＳ入換え部、１８……Ｄ−Ａ変換
回路、１９……直交変調器。

Claims

【特許請求の範囲】

【請求項１】（２ⁿ＋α）値（ｎは自然数、αはα≧２ⁿ
／ｍである整数。但しｍは自然数）の直交振幅変調波を
伝送する変復調方式に用いられる変調装置であって、符号伝送速度が₁であるｎ列の主データ信号と、符号
伝送速度が₁／ｍである副データ信号とを受けて（ｎ
＋Ｘ）列（Ｘはｎが奇数のとき１、偶数のとき２）の合
成データ信号に変換する符号変換手段と、前記合成データ信号を２列の多値信号に変換するディジ
タル−アナログ変換手段と、前記２列の多値信号を（２ⁿ＋α）値の直交振幅変調波
に変換する直交振幅変調手段とを具備することを特徴とする変調装置。
【請求項２】前記符号変換手段は、前記副データ信号の１タイムスロットに対応する前記主
データ信号のｍタイムスロットのうちあらかじめ定めた
一つの特定タイムスロットにおいて、前記主データ信号
を２ⁿ値直交振幅変調波に変換した際に信号平面上で占
める信号点が、前記２ⁿ値直交振幅変調波として可能な
２ⁿ個の信号点をα個以下の信号点を含むグループに分
割したｍグループのうちいずれのグループに属するかを
識別し識別信号を得る識別手段と、前記識別信号に応じて前記特定タイムスロットの信号点
を前記２ⁿ個の信号点に属しないα個の信号点にあらか
じめ定めた対応関係で信号点変換し、（ｎ＋Ｘ）列の変
換データ信号を得る列変換手段と、前記識別信号に応じて前記変換データ信号を論理操作
し、前記ｍタイムスロット内で前記特定タイムスロット
の位置を入換えて前記合成データ信号として出力するタ
イムスロット入換え手段とを備える特許請求の範囲第１項記載の変調装置。
【請求項３】前記符号変換手段は、前記副データ信号の１タイムスロットに対応する前記主
データ信号のｍタイムスロットのうちあらかじめ定めた
一つの特定タイムスロットにおいて、前記主データ信号
を２ⁿ値直交振幅変調波に変換した際に信号平面上で占
める信号点が、前記２ⁿ値直交振幅変調波として可能な
２ⁿ個の信号点をα個以下の信号点を含むグループに分
割したｍグループのうちいずれのグループに属するかを
識別し識別信号を得る識別手段と、前記識別信号に応じて前記主データ信号を論理操作し、
前記ｍタイムスロット内で前記特定タイムスロットの位
置を入換えて入換えデータ信号として出力するタイムス
ロット入換え手段と、前記識別信号に応じて前記タイムスロット入換え手段の
出力を論理操作し、前記特定タイムスロットの信号点を
前記２ⁿ個の信号点に属しないα個の信号点にあらかじ
め定めた対応関係で信号点変換し、前記合成データ信号
として出力する列変換手段とを備える特許請求の範囲第１項記載の変調装置。