JPH0648831B2 - 復調装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は復調装置に関し、特に多値直交振幅変調方式に
用いる復調装置に関する。

〔従来の技術〕

多値直交振幅変調方式は、搬送波帯占有帯域幅の単位周
波数当りの情報伝送量が大きく電波を有効に利用できる
ので、無線伝送において現在広く使用されるようになっ
た。

２^ｎ値（ｎは自然数）の直交振幅変調方式は、符号伝送
速度とすると、ｎなる情報量を伝送することができ
る。

〔発明が解決しようとする問題点〕

従来知られている多値直交振幅変調システムの多値数は
８値・１６値・３２値・６４値・２５６値のように２^ｎ
値で制限されており、２^ｎ値からはずれた多値数を有す
るシステムについての提案はない。

そのため、占有帯域幅を固定して情報伝送速度を少し増
加させたシステム、いいかえれば占有帯域幅を変化させ
ずに小量の情報量を付加伝送するシステム、あるいは同
じ情報伝送速度で占有帯域幅を少し減少させたシステム
は、２^ｎ値の制限のため実現することがむつかしかっ
た。

本発明の目的は、上記の欠点を解決して２^ｎの形になら
ない多値数をも扱うことのできる自由度の高い多値直交
振幅変調システムに用いられる復調装置を提供すること
にある。

〔問題点を解決する手段〕

本発明の復調装置は、符号伝送速度が₁であるｎ列
（ｎは自然数）の主データ信号と、符号伝送速度が₁
／ｍ（ｍは自然数）である副データ信号とで搬送波信号
を変調することによって、２^ｎ個の信号点からなる第１
の信号点群とこの第１の信号点群の外側に配置したα個
（αはα≧２^ｎ／ｍである整数）の信号点からなる第２
の信号点群とを有する信号点配置を持つ（２^ｎ＋α）値
直交振幅変調波を復調する復調装置において、前記（２
^ｎ＋α）値直交振幅変調波を直交検波する直交検波手段
と、前記直交検波手段の出力から（ｎ＋Ｘ）列（Ｘはｎ
が奇数のとき１，偶数のとき２）の合成データ信号を得
るアナログ−ディジタル変換手段と、前記合成データ信
号から前記（２^ｎ＋α）値直交振幅変調波の信号点が前
記第１の信号点群に属するか前記第２の信号点群に属す
るかを判別し、前記第２の信号点群に属する場合はその
タイムスロットの位置を検出し、これら判別出力及び検
出出力を論理操作することにより前記主データ信号と前
記副データ信号とを得る符号変換手段とを具備して構成
される。

〔実施例〕

以下実施例を示す図面を参照して本発明について詳細に
説明する。

第１図は、本発明の復調装置の第一の実施例を示すブロ
ック図、第２図は、第１図に示す実施例が復調する変調
信号を出力する変調装置の一例を示すブロック図であ
る。

まず第２図に示す変調装置について説明する。

第２図に示す変調装置は、データ信号Ｄ₀₁〜Ｄ₀₈を入力
し主データ信号Ｄ₁₁〜Ｄ₁₈・副データ信号ＳＵＢ・フレ
ーム信号Ｆを出力する速度変換部１１と、主データ信号
Ｄ₁₁〜Ｄ₁₈の一部であるデータ信号Ｄ₁₃〜Ｄ₁₈と副デー
タ信号ＳＵＢ・フレーム信号Ｆとを入力し識別信号ａ〜
ｄを出力するデコーダ１２と、データ信号Ｄ₁₃〜Ｄ₁₈・
識別信号ａ〜ｄを入力しデータ信号Ｄ₂₃〜Ｄ₃₀を出力す
る送信符号変換部１３と、識別信号ａ〜ｄを入力し信号
Ｓ₁〜Ｓ₇を出力する論理回路１４と、データ信号Ｄ₂₃〜
Ｄ₃₀・信号Ｓ₁〜Ｓ₇を入力しデータ信号Ｄ₃₃〜Ｄ₄₀を出
力するＴＳ入換え部１５と、主データ信号Ｄ₁₁〜Ｄ₁₈の
一部であるデータ信号Ｄ₁₁・Ｄ₁₂を入力しデータ信号Ｄ
₄₁・Ｄ₄₂を出力する送信差動論理回路１６と、データ信
号Ｄ₃₃〜Ｄ₄₀を入力しデータ信号Ｄ₄₃〜Ｄ₅₀を出力する
符号変換部１７と、データ信号Ｄ₄₁〜Ｄ₅₀を入力し多値
信号Ｐ₁・Ｑ₁を出力するＤ−Ａ変換回路１８と、多値信
号Ｐ₁・Ｑ₁を入力し変調信号Ｍを出力する直交変調器１
９とを具備して構成されている。

第３図は、第２図に示す変調装置の動作を説明するため
のタイムチャートである。

速度変換部１１は、８列のデータ信号Ｄ₀₁〜Ｄ₀₈を速度
変換しまた列変換して、符号伝送速度が₁である８列
の主データ信号Ｄ₁₁〜Ｄ₁₈と符号伝送速度が₁／４で
ある副データ信号ＳＵＢとを出力する。また、データ信
号Ｄ₁₁・Ｄ₁₂には、（たとえば）２４×４タイムスロッ
トごとに副データ信号ＳＵＢのタイムスロットの開始情
報を表すための付加ビット（フレームパルス）を挿入
し、さらにこの付加ビット（フレームパルス）を挿入し
たタイムスロットと同じタイミングでフレーム信号Ｆを
出力する。第３図において、データ信号Ｄ₁₁・Ｄ₁₂なら
びにＤ₁₃〜Ｄ₁₈は、副データ信号ＳＵＢの１タイムスロ
ットに対応する４タイムスロットごとに区切られてお
り、またこれら区切りの中で各タイムスロットに先頭か
ら１〜４と順番を記入してある。データ信号Ｄ₁₁・Ｄ₁₂
でＦと書かれたタイムスロットは付加ビット（フレーム
パルス）の挿入されたタイムスロットである。副データ
信号ＳＵＢとしては論理値“１”・“１”・“０”・
“１”……“１”……が例示されている。

第４図は、第２図に示す変調装置が出力する変調信号Ｍ
のとる信号点配置を示す説明図である。

第４図は信号平面ＰＱの第一象限のみを示しており、第
二・三・四象限においては、第一象限の信号点配置を原
点を中心として反時計方向に９０度・１８０度・２７０
度回転した信号点配置になっている。第一象限について
見れば、８列のデータ信号に対応する２⁸／４＝６４個
の（丸印の）信号点とα／４＝２⁸／４／４＝１６個の
（三角印の）信号点とがある。丸印の信号点を１６個ず
つ４グループに分割し、これら４グループにそれぞれ領
域Ａ〜Ｄと名前を付ける。三角印の信号点は領域Ｅの信
号点と呼ぶ。第二〜四象限についても同様に領域Ａ〜Ｅ
をきめる。

デコーダ１２は、データ信号Ｄ₁₃〜Ｄ₁₈の状態が第４図
に図示した領域Ａ〜Ｄのうちいずれに属するかを一区切
り４タイムスロットのうち特定のタイムスロット（第３
図には一番目のタイムスロットを特定のタイムスロット
とする場合を例示した）において識別し、このタイムス
ロットにおいて、識別した領域Ａ〜Ｄに対応した識別信
号ａ〜ｄを、副データ信号ＳＵＢの状態に対応して出力
する（第３図には副データ信号ＳＵＢが論理値“１”の
とき識別信号ａ〜ｄが出力される場合を例示した）。な
おデータ信号Ｄ₁₁・Ｄ₁₂は信号点がどの象限にあるかを
きめるデータ信号であり、この識別には関係しない。第
３図において、データ信号Ｄ₁₃〜Ｄ₁₈のデータ列のうち
前述した特定タイムスロット上にＡ・Ｃ・Ｂ・Ｂ……Ｄ
……と付記されているが、これはそれぞれの特定タイム
スロットが、第４図における同じ参照符号をもつ領域に
属していることを表わしている。

第５図は、送信符号変換部１３の一具体例の詳細を示す
ブロック図である。

第５図に示す送信符号変換部１３は、６列のデータ信号
Ｄ₁₃〜Ｄ₁₈を８列のデータ信号Ｄ₂₃〜Ｄ₃₀に符号変換す
る論理回路１３Ａ〜１３Ｄと、ＮＯＲ回路１３３の出力
とデータ信号Ｄ₁₃〜Ｄ₁₈とを入力しデータ信号Ｄ₂₃〜Ｄ
₃₀を出力するスイッチ１３１と、論理回路１３Ａ〜１３
Ｄの出力を識別信号ａ〜ｄにより制御されてオンオフす
る４個のスイッチ１３２と、識別信号ａ〜ｄを入力する
ＮＯＲ回路１３３とを備えて構成されており、スイッチ
１３１・１３２の各８本の出力線はそれぞれ対応するデ
ータ信号ごとに共通に接続されている。

論理回路１３Ａは、領域Ａに属する信号点を領域Ｅの信
号点に１対１で信号点変換するように、データ信号Ｄ₁₃
〜Ｄ₁₈をデータ信号Ｄ₂₃〜Ｄ₃₀に符号変換する。論理回
路１３Ａに対応するスイッチ１３２は、識別信号ａが論
理値“１”のときデータ信号Ｄ₂₃〜Ｄ₃₀を出力し、論理
値“０”のときは出力をしない。論理回路１３Ｂ・１３
Ｃ・１３Ｄとこれらに対応するスイッチ１３２とは、領
域Ｂ・Ｃ・Ｄの信号点を領域Ｅの信号点に信号点変換す
るように同様な符号変換および出力のオンオフをする。
識別信号ａ〜ｄがすべて論理値“０”であるときＮＯＲ
回路１３３は論理値“１”を出力し、このときのみスイ
ッチ１３１は、データ信号Ｄ₂₃〜Ｄ₂₈としてデータ信号
Ｄ₁₃〜Ｄ₁₈をそのまま出力し、またデータ信号Ｄ₂₉・Ｄ
₃₀として論理値“０”を出力する。

以上第５図に示す具体例で説明したように、送信符号変
換部１３は６列のデータ信号Ｄ₁₃〜Ｄ₁₈を８列のデータ
信号Ｄ₂₃〜Ｄ₃₀に符号変換する。なお送信符号変換部１
３は、データ信号Ｄ₁₃〜Ｄ₁₈と識別信号ａ〜ｄとでアド
レス指定してデータ信号Ｄ₂₃〜Ｄ₃₀を読み出すＲＯＭに
よって構成することもできる。

以上説明したようにして、８列のデータ信号Ｄ₁₁〜Ｄ₁₈
が１０列のデータ信号Ｄ₁₁・Ｄ₁₂・Ｄ₂₃〜Ｄ₃₀に符号変
換される。第３図においてデータ信号Ｄ₂₃〜Ｄ₃₀にＥと
書かれたタイムスロットは、そのタイムスロットにおい
て信号点が領域Ｅに信号点変換されたことを示してい
る。

領域Ｅに変換された信号が変換前にはどんな信号であっ
たか（すなわち領域Ａ〜Ｄのうちどれか）の情報を伝送
しなければ、復調側で領域Ｅの信号を正しく元に戻すこ
とができないので、次に述べるような操作をする。

第６図は、ＴＳ入換え部１５の詳細を示すブロック図で
ある。

ＴＳ入換え部１５は、８列のデータ信号Ｄ₂₃〜Ｄ₃₀を１
タイムスロットずつ順次遅延して出力する遅延回路Ｔ₁
〜Ｔ₇と、論理回路１４の出力である信号Ｓ₁〜Ｓ₇に制
御されて遅延回路Ｔ₁〜Ｔ₇の一つの出力を選択しデータ
信号Ｄ₃₃〜Ｄ₄₀として出力するセレクタ１５１とを備え
て構成されている。

第６図を参照して論理回路１４・ＴＳ入換え部１５の動
作について説明する（この説明は、デコーダ１２が識別
信号ａ〜ｄを出力する特定タイムスロットが一区切り４
タイムスロットのうち一番目のタイムスロットである場
合のものである）。

論理回路１４は、識別信号ａ〜ｄの入力情況に対応して
第３図に図示するように論理値“１”の信号Ｓ₁〜Ｓ₇を
出力する論理回路である。信号Ｓ₁〜Ｓ₇のうち一つが常
に出力しており、二つ以上同時に出力することはない。

ＴＳ入換え部１５においてセレクタ１５１は、入力した
信号Ｓ₁〜Ｓ₇と同じサフィックスをもつ遅延回路Ｔ₁〜
Ｔ₇の出力を選択出力する。

論理回路１４は、識別信号ａが入力するとそのタイムス
ロットを含む一区切りの４タイムスロットにおいて信号
Ｓ₄を出力する。その結果ＴＳ入換え部１５は、この４
タイムスロットにおいて各タイムスロットの順序を保持
したままデータ信号Ｄ₂₃〜Ｄ₃₀をデータ信号Ｄ₃₃〜Ｄ₄₀
として出力する。識別信号ｃが入力すると論理回路１４
は、そのタイムスロット（識別信号ａ〜ｄが入力するの
は一番目のタイムスロットである）において信号Ｓ
₂を、そのタイムスロットが属する一区切りの４タイム
スロットのうち三番目のタイムスロットにおいて信号Ｓ
₆を、二番目・四番目のタイムスロットにおいて信号Ｓ₄
を出力する。その結果ＴＳ入換え部１５は、データ信号
Ｄ₂₃〜Ｄ₃₀の一番目のタイムスロットと三番目のタイム
スロットとを入換えデータ信号Ｄ₃₃〜Ｄ₄₀として出力す
る。同様にして識別信号ｂ・ｄが入力すると論理回路１
４・ＴＳ入換え部１５は、データ信号Ｄ₂₃〜Ｄ₃₀の一番
目のタイムスロットと二番目・四番目のタイムスロット
とを入換える。一番目のタイムスロットにおいて識別信
号ａ〜ｄが入力しなければ、そのタイムスロットを含む
４タイムスロットにおいて信号Ｓ₄が出力されタイムス
ロットの入換えはされない。このようにしてタイムスロ
ットの入換えられたデータ信号Ｄ₃₃〜Ｄ₄₀を第３図に例
示してある。

復調の際領域Ｅの信号点が一区切りの４タイムスロット
のうちどの順番にあるかを知れば、その信号点が送信符
号変換部１３において領域Ａ〜Ｄのうちどの領域の信号
点から変換されたものであるかがわかる。

送信差動論理回路１６は、信号点がどの象限にあるかを
きめるデータ信号Ｄ₁₁・Ｄ₁₂を、復調の際４相位相不確
定性に影響されないように差動変換しデータ信号Ｄ₄₁〜
Ｄ₄₂として出力する。

符号変換部１７は、信号平面上において各象限の信号点
に対応する（Ｄ₁₁・Ｄ₁₂を除く）データ信号が原点を中
心として９０度ごとに回転対称になるように、データ信
号Ｄ₃₃〜Ｄ₄₀をデータ信号Ｄ₄₃〜Ｄ₅₀に符号変換する。
この符号変換において、データ信号Ｄ₃₃〜Ｄ₄₀に対応す
る信号点が第二象限または第四象限にあるときはデータ
信号Ｄ₃₃〜Ｄ₄₀のＰ軸成分とＱ軸成分とを入換える必要
がある。詳細については文献（たとえば桑原守二監修
「ディジタルマイクロ波通信」（昭和５９−５−２５）
企画センターＰ．３０〜３１）を参照されたい。符号変
換部１７による符号変換により、データ信号Ｄ₄₃〜Ｄ₅₀
は復調の際４相位相不確性の影響を受けない。

符号変換部１７は上記のように信号点変換をするので、
すでに述べたデコーダ１２・送信符号変換部１３の動作
はこの信号点変換を考慮して行なわれる。

Ｄ−Ａ変換回路１８は、データ信号Ｄ₄₁〜Ｄ₅₀をＰ軸成
分Ｄ₄₁・Ｄ₄₃・Ｄ₄₅・Ｄ₄₇・Ｄ₄₉とＱ軸成分Ｄ₄₂・Ｄ₄₄
・Ｄ₄₆・Ｄ₄₈・Ｄ₅₀とに分け、各成分をディジタル−ア
ナログ変換し多値信号Ｐ₁・Ｑ₁として出力する。この変
換において、データ信号Ｄ₄₉・Ｄ₅₀が論理値“０”であ
るときは多値信号Ｐ₁・Ｑ₁は１６値となり、データ信号
Ｄ₄₉・Ｄ₅₀が論理値“１”であるときは多値信号Ｐ₁・
Ｑ₁は１６値の上下に各１レベルを加えた１８値とな
る。このようなディジタル−アナログ変換は、その方法
の一例をあげると、４桁のＤ−Ａ変換回路に下から二番
目の桁をもう一つ追加し、下から四・三・二番目の桁に
（たとえばＰ軸成分の場合）データ信号Ｄ₄₁・Ｄ₄₃・Ｄ
₄₅を入力し、追加した桁にデータ信号Ｄ₄₇を入力し、デ
ータ信号Ｄ₄₇の反転値とデータ信号Ｄ₄₉との排他的論理
和を一番下の桁に入力することにより行なうことができ
る。

直交変調器１９は、搬送波信号を多値信号Ｐ₁・Ｑ₁で直
交振幅変調し、第４図に示す信号点配置をとる変調信号
Ｍとして出力する。第３図において変調信号Ｍのハッチ
ングしたタイムスロットは、信号点が領域Ｅにあり、信
号レベルが高いことを示している。

以上説明したように第２図に示す変調装置は、データ信
号Ｄ₀₁〜Ｄ₀₈を符号伝送速度が₁であるｎ＝８列の主
データ信号Ｄ₁₁〜Ｄ₁₈と符号伝送速度が₁／ｍ＝₁／
４である副データ信号ＳＵＢとに変換した後、主データ
信号Ｄ₁₁〜Ｄ₁₈と副データ信号ＳＵＢとを（符号伝送速
度が₁である）ｎ＋Ｘ＝８＋２＝１０列のデータ信号
Ｄ₄₁〜Ｄ₅₀に変換し、データ信号Ｄ₄₁〜Ｄ₅₀を２列の多
値信号Ｐ₁・Ｑ₁に変換し、多値信号Ｐ₁・Ｑ₁を２^ｎ＋α
＝２^ｎ＋２^ｎ／ｍ＝２⁸＋２⁸／４＝２５６＋６４＝３２
０値の変調信号Ｍに変換する。

次に第１図に示す実施例について説明する。

第１図に示す実施例は、変調信号Ｍを入力し多値信号Ｐ
₂・Ｑ₂を出力する直交検波器２９と、多値信号Ｐ₂・Ｑ₂
を入力しデータ信号Ｄ₅₁・Ｄ₅₂・Ｄ₄₃〜Ｄ₅₀を出力する
Ａ−Ｄ変換回路２８と、データ信号Ｄ₄₃〜Ｄ₅₀を入力し
データ信号Ｄ₃₃〜Ｄ₄₀を出力する符号変換部２７と、デ
ータ信号Ｄ₅₁・Ｄ₅₂を入力しデータ信号Ｄ₁₁・Ｄ₁₂を出
力する受信差動論理回路２６と、データ信号Ｄ₁₁・Ｄ₁₂
を入力しフレーム信号Ｆを出力するフレーム同期部３０
と、データ信号Ｄ₃₃〜Ｄ₄₀・フレーム信号Ｆを入力し識
別信号ａ〜ｄ・副データ信号ＳＵＢを出力するデコーダ
２２と、データ信号Ｄ₃₃〜Ｄ₄₀・識別信号ａ〜ｄを入力
しデータ信号Ｄ₅₃〜Ｄ₅₈を出力する受信符号変換部２３
と、識別信号ａ〜ｄを入力し信号Ｓ₁〜Ｓ₇を出力する論
理回路２４と、データ信号Ｄ₅₃〜Ｄ₅₈・信号Ｓ₁〜Ｓ₇を
入力しデータ信号Ｄ₁₃〜Ｄ₁₈を出力するＴＳ入換え部２
５と、データ信号Ｄ₁₁・Ｄ₁₂を遅延して出力する遅延回
路３１と、主データ信号Ｄ₁₁〜Ｄ₁₈・副データ信号ＳＵ
Ｂを入力しデータ信号Ｄ₀₁〜Ｄ₀₈を出力する速度変換部
２１とを具備して構成されている。なお第１図におい
て、（符号伝送誤りによる相違は無視して）第２図にお
けると同じである信号には同じ参照符号をつけてある。
また第２図における構成要素と、その参照番号に値１０
を加えた参照符号を持つ第１図における構成要素とは、
たがいに何等かの逆変換の機能をもつかあるいは類似の
機能をもっている。

第７図は、第１図に示す実施例の動作を説明するための
タイムチャートである。

直交検波器２９は、変調信号Ｍを直交検波し多値信号Ｐ
₂・Ｑ₂を出力する。Ａ−Ｄ変換回路２８は、Ｄ−Ａ変換
回路１８が行なうディジタル−アナログ変換の逆変換に
相当するアナログ−ディジタル変換機能をもっており、
多値信号Ｐ₂・Ｑ₂をデータ信号Ｄ₅₁・Ｄ₅₂・Ｄ₄₃〜Ｄ₅₀
に変換する。データ信号Ｄ₅₁・Ｄ₅₂は第２図におけるデ
ータ信号Ｄ₄₁・Ｄ₄₂に対応する信号であるが、直交検波
器２９の４相位相不確定性の影響を受けるのでデータ信
号Ｄ₄₁・Ｄ₄₂とは必ずしも一致しない。

符号変換部２７は、符号変換部１７が行なう符号変換部
の逆変換によりデータ信号Ｄ₄₃〜Ｄ₅₀をデータ信号Ｄ₃₃
〜Ｄ₄₀に符号変換する。受信差動論理回路２６は、送信
差動論理回路１６が行なう差動変換の逆変換によりデー
タ信号Ｄ₅₁・Ｄ₅₂をデータ信号Ｄ₁₁・Ｄ₁₂に変換する。
この変換により、データ信号Ｄ₁₁・Ｄ₁₂は４相位相不確
定性の影響を除かれたデータ信号となる。

フレーム同期部３０は、データ信号Ｄ₁₁・Ｄ₁₂に挿入さ
れている付加ビット（フレームパルス）を検出して、フ
レームパルスの挿入されているタイムスロットと同じタ
イミングでフレーム信号Ｆを出力する。これは主データ
信号Ｄ₁₁〜Ｄ₁₈にかかわるデータ信号と副データ信号Ｓ
ＵＢとの位置関係を明確にするためのタイミング情報と
して使われる。

デコーダ２２は、データ信号Ｄ₃₃〜Ｄ₄₀の状態が第４図
に図示した領域Ｅに属するタイムスロットを検出し、検
出したタイムスロットが副データ信号ＳＵＢの１タイム
スロットに対応するデータ信号Ｄ₃₃〜Ｄ₄₀の４タイムス
ロットのうち何番目のタイムスロットであるかをフレー
ム信号Ｆにより識別し、識別した順番が一〜四番目であ
るときそのタイムスロットにおいて識別信号ａ〜ｄを出
力する。識別信号ａ〜ｄの出力の様子を第７図に例示し
た。

デコーダ２２はまた、一区切りの４タイムスロット中領
域Ｅに属するタイムスロットを検出したかしなかったか
に対応して副データ信号ＳＵＢの状態を決定し出力す
る。この決定は第２図に示す変調装置のデコーダ１２に
おける識別信号ａ〜ｄの出力と副データ信号ＳＵＢの状
態との対応関係に一致させる。第７図には、領域Ｅに属
するタイムスロットを検出したとき副データ信号ＳＵＢ
を論理値“１”、検出しなかったとき副データ信号ＳＵ
Ｂを論理値“０”とする場合を例示した。

受信符号変換部２３は、識別信号ａが入力したタイムス
ロットにおいては、送信符号変換部１３が行なった信号
点変換と同じ対応関係で領域Ｅの信号点を領域Ａの信号
点に１対１で信号点変換するように８列のデータ信号Ｄ
₃₃〜Ｄ₄₀を６列のデータ信号Ｄ₅₃〜Ｄ₅₈に符号変換す
る。識別信号ｂ〜ｄが入力したタイムスロットにおいて
は領域Ｂ〜Ｄの信号点に信号点変換するように同様な符
号変換を行なう。識別信号ａ〜ｄのいずれも入力しない
タイムスロットにおいてはデータ信号Ｄ₃₃〜Ｄ₃₈をデー
タ信号Ｄ₅₃〜Ｄ₅₈として出力する。受信符号変換部２３
は第５図に示す送信符号変換部１３とほぼ同じ構成で実
現できるが、入力は８列であり出力は６列である。論理
回路１３Ａ〜１３Ｄに対応してこれらと逆の符号変換機
能を持つ４個の論理回路を備える。スイッチ１３１に対
応して入力からデータ信号Ｄ₃₉・Ｄ₄₀を取除く機能をも
つスイッチを備える。このスイッチのオンオフ機能はス
イッチ１３１と同じである。スイッチ１３２に対応して
同じオンオフ機能をもつ入出力６列のスイッチ４個を備
える。このほかＮＯＲ回路１３２と同じＮＯＲ回路を備
え、これら４個の論理回路・５個のスイッチ・ＮＯＲ回
路を第５図におけると同様に接続すればよい。受信符号
変換部２３はまた、送信符号変換部１３と同様にＲＯＭ
によって構成することもできる。

論理回路２４は、識別信号ａ〜ｄの入力情況に対応し
て、論理回路１４の出力と同じ信号Ｓ₁〜Ｓ₇を出力する
（ただし識別信号ａ〜ｄの入力タイミングは論理回路２
４と論理回路１４では異なっている）。

ＴＳ入換え部２５は、入出力が６列である点を除いては
ＴＳ入換え部１５と同一構成・同一機能であり、データ
信号Ｄ₅₃〜Ｄ₅₈のタイムスロットを入換えてデータ信号
Ｄ₁₃〜Ｄ₁₈として出力する。

遅延回路３１はデータ信号Ｄ₁₁・Ｄ₁₂とデータ信号Ｄ₁₃
〜Ｄ₁₈との間のビットずれを合わせるための遅延回路で
ある。

速度変換部２１は、データ信号Ｄ₁₁・Ｄ₁₂から付加ビッ
ト（フレームパルス）を取除き、８列の主データ信号Ｄ
₁₁〜Ｄ₁₈と副データ信号ＳＵＢとを速度変換しまた列変
換して、８列のデータ信号Ｄ₀₁〜Ｄ₀₈として出力する。

以上説明したように第１図に示す実施例は、３２０値の
変調信号を直交検波し、検波出力である多値信号Ｐ₂・
Ｑ₂を１０列のデータ信号Ｄ₅₁・Ｄ₅₂・Ｄ₄₃〜Ｄ₅₀に変
換し、データ信号Ｄ₅₁・Ｄ₅₂・Ｄ₄₃〜Ｄ₅₀を符号伝送速
度が₁である８列の主データ信号Ｄ₁₁〜Ｄ₁₈と符号伝
送速度が₁／４である副データ信号ＳＵＢとに変換し
た後、主データ信号Ｄ₁₁〜Ｄ₁₈と副データ信号ＳＵＢと
をデータ信号Ｄ₀₁〜Ｄ₀₈に変換する。

以上、第１図に示す実施例は２^ｎ＋α＝２^ｎ＋２^ｎ／ｍ
＝２⁸＋２⁸／４＝３２０値という２ⁿの形にならない多
値数の直交振幅変調波である変調信号Ｍを復調できるこ
と、および変調信号Ｍは第２図に示す変調装置により出
力できることを説明した。

第１図に示す実施例を用いる多値直交振幅変調方式の情
報伝送速度は（８₁＋₁／４）であり、変調波の符号
伝送速度は₁である。従来の２⁸＝２５６値多値直交振
幅変・調方式で変調波の符号伝送速度を₁とすれば情
報伝送速度は８₁となる。したがって第１図に示す実
施例を用いて多値数を２５６値から３２０値に増加する
ことにより、同じ符号伝送速度で、すなわち占有帯域幅
を変化させずに情報伝送速度を（８₁＋₁／４）／
（８₁）＝３３／３２倍にすることができる。情報伝
送速度を同じにすれば占有帯域幅を３２／３３倍に減少
することができる。

なお、第１図に示す実施例の速度変換部２１は、入力と
して主データ信号Ｄ₁₁〜Ｄ₁₈・副データ信号ＳＵＢを受
けデータ信号Ｄ₀₁〜Ｄ₀₈を出力する構成となっている
が、システムによっては１列を出力する場合もあり多種
の構成が考えられる。速度変換部２１が有する変換機能
は本発明の復調装置の必須要素ではない。

また第１図に示す実施例においては、受信符号変換部２
３で符号変換を行なった後ＴＳ入換え部２５でタイムス
ロットの入換えを行なっているが、この順序を逆にして
タイムスロットの入換え後に符号変換をしてもよい。

第８図は、本発明の復調装置の第二の実施例を示すブロ
ック図、第９図は、第８図に示す実施例が復調する変調
信号Ｍ₁のとる信号点配置を示す説明図である。第８図
に示す実施例は、第１図に示す実施例から速度変換部２
１を取除き、デコーダ２２・受信符号変換部２３・論理
回路２４・ＴＳ入換え部２５・Ａ−Ｄ変換回路２８をデ
コーダ３２・受信符号変換部３３・論理回路３４・ＴＳ
入換え部３５・Ａ−Ｄ変換回路３８におきかえて構成さ
れている。

第８図に示す実施例は、ｎ＝８列の主データ信号Ｄ₁₁〜
Ｄ₁₈と符号伝送速度が主データ信号Ｄ₁₁〜Ｄ₁₈の符号伝
送速度１／ｍ＝１／２である副データ信号ＳＵＢとで変
調された、２^ｎ＋α＝２^ｎ＋２^ｎ／ｍ＝２⁸＋２⁸／２＝
３８４値の変調信号Ｍ₁を復調する復調装置である。

第９図に第一象限の部分を示すように、変調信号Ｍ₁の
とる信号点は、８列のデータ信号に対応する２⁸＝２５
６個の（丸印の）信号点と、α＝１２８個の（三角印
の）信号点とを含んでいる。

ｍ＝２であるので、丸印の信号点はα＝１２８個ずつの
二つのグループに分けられ、識別信号もａ・ｂと二つに
なる。受信符号変換部３３における符号変換は三角印の
信号点をこれら二つのグループのいずれかの信号点に信
号点変換するように行なわれる。副データ信号ＳＵＢの
１タイムスロットに主データ信号Ｄ₁₁〜Ｄ₁₈の２タイム
スロットが対応するので、ＴＳ入換え部３５によるタイ
ムスロットの入換えはこの２タイムスロットごとに行な
われ、論理回路３４が出力すべき信号はＳ₁〜Ｓ₃の３個
となる。Ａ−Ｄ変換回路３８は、２２値の多値信号Ｐ₃
・Ｑ₃をデータ信号Ｄ₅₁・Ｄ₅₂・Ｄ₄₃〜Ｄ₅₀にアナログ
−ディジタル変換する。その他の動作は第１図に示す実
施例におけると同様である。

多値直交振幅変調方式に第８図に示す実施例を用いて多
値数を２５６値から３８４値に増加することにより、占
有帯域幅を変化させずに情報伝送速度を（８＋１／２）
／８＝１７／１６倍にすることができ、また同じ情報伝
送速度で占有帯域幅を１６／１７倍に減少することがで
きる。

第１０図は、本発明の復調装置の第三の実施例を示すブ
ロック図、第１１図は、第１０図に示す実施例が復調す
る変調信号Ｍ₂のとる信号点配置を示す説明図である。

第１０図に示す実施例は、第１図に示す実施例から速度
変換部２１を取除き、デコーダ２２・受信符号変換部２
３・論理回路２４・ＴＳ入換え部２５・符号変換部２７
・Ａ−Ｄ変換回路２８をデコーダ４２・受信符号変換部
４３・論理回路４４・ＴＳ入換え部４５・符号変換部４
７・Ａ−Ｄ変換回路４８におきかえて構成されている。

第１０図に示す実施例は、ｎ＝６列の主データ信号Ｄ₁₁
〜Ｄ₁₆と符号伝送速度が主データ信号Ｄ₁₁〜Ｄ₁₆の符号
伝送速度の１／ｍ＝１／４である副データ信号ＳＵＢと
で変調された、２^ｎ＋α＝２^ｎ＋２^ｎ／ｍ＝２⁶＋２⁶／
４＝８０値の変調信号Ｍ₂を復調する復調装置である。

第１１図に第一象限の部分を示すように、変調信号Ｍ₂
のとる信号点は、６列のデータ信号に対応する２⁶＝６
４個の（丸印の）信号点と、α＝１６個の（三角印の）
信号点とを含んでいる。

ｍ＝４であるので、丸印の信号点はα＝１６個ずつの四
つのグループに分けられ、識別信号もａ〜ｄと四つにな
る。送信符号変換部４３における符号変換は三角印の信
号点をこれら四つのグループのいずれかの信号点に信号
点変換するように行なわれる。副データ信号ＳＵＢの１
タイムスロットに主データ信号Ｄ₁₁〜Ｄ₁₆の４タイムス
ロットが対応するので、ＴＳ入換え部４５によるタイム
スロットの入換えはこの４タイムスロットごとに行なわ
れ、論理回路４４が出力すべき信号はＳ₁〜Ｓ₇の７個と
なる。Ａ−Ｄ変換回路４８は、１０値の多値信号Ｐ₄・
Ｑ₄をデータ信号Ｄ₅₁・Ｄ₅₂・Ｄ₄₃〜Ｄ₄₈にアナログ−
ディジタル変換する。その他の動作は第１図に示す実施
例におけると同様である。

多値直交振幅変調方式に第１０図に示す実施例を用いて
多値数を６４値から８０値に増加することにより、占有
帯域幅を変化させずに情報伝送速度を（６＋１／４）／
６＝２５／２４倍にすることができ、また同じ情報伝送
速度で占有帯域幅を２４／２５倍に減少することができ
る。

第１２図は、本発明の復調装置の第四の実施例を示すブ
ロック図、第１３図は、第１２図に示す実施例が復調す
る変調信号Ｍ₃のとる信号点配置を示す説明図である。

第１２図に示す実施例は、第１図に示す実施例から速度
変換部２１を取除き、デコーダ２２・受信符号変換部２
３・論理回路２４・ＴＳ入換え部２５・符号変換部２７
・Ａ−Ｄ変換回路２８をデコーダ５２・受信符号変換部
５３・論理回路５４・ＴＳ入換え部５５・符号変換部５
７・Ａ−Ｄ変換回路５８におきかえて構成されている。

第１２図に示す実施例は、ｎ＝４列の主データ信号Ｄ₁₁
〜Ｄ₁₄と符号伝送速度が主データ信号Ｄ₁₁〜Ｄ₁₄の符号
伝送速度の１／ｍ＝１／２である副データ信号ＳＵＢと
で変調された、２^ｎ＋α＝２^ｎ＋２^ｎ／ｍ＝２⁴＋２⁴／
２＝２４値の変調信号Ｍ₃を復調する復調装置である。

第１３図に第一象限の部分を示すように、変調信号Ｍ₃
のとる信号点は、４列のデータ信号に対応する２⁴＝１
６個（丸印の）信号点と、α＝８個の（三角印の）信号
点とを含んでいる。

ｍ＝２であるので、丸印の信号点はα＝８個ずつ二つの
グループに分けられ、識別信号もａ・ｂと二つになる。
受信符号変換部５３における符号変換は三角印の信号点
をこれら二つのグループのいずれかの信号点に信号点変
換するように行なわれる。副データ信号ＳＵＢの１タイ
ムスロットに主データ信号Ｄ₁₁〜Ｄ₁₄の２タイムスロッ
トが対応するので、ＴＳ入換え部５５によるタイムスロ
ットの入換えはこの２タイムスロットごとに行なわれ、
論理回路５４が出力すべき信号はＳ₁〜Ｓ₃の３個とな
る。Ａ−Ｄ変換回路５８は、６値の多値信号Ｐ₅・Ｑ₅を
データ信号Ｄ₅₁・Ｄ₅₂・Ｄ₄₃〜Ｄ₄₆にアナログ−ディジ
タル変換する。その他の動作は第１図に示す実施例にお
けると同様である。

多値直交振幅変調方式に第１２図に示す実施例を用いて
多値数を１６値から２４値に増加することにより、占有
帯域幅を変化させずに情報伝送速度を（４＋１／２）／
４＝９／８倍にすることができ、また同じ情報伝送速度
で占有帯域幅を８／９倍に減少することができる。

第二〜第四の実施例においても、受信符号変換部による
符号変換とＴＳ入換え部によるタイムスロットの入換え
との順序を逆にすることもできる。

以上四つの実施例により本発明について説明したが、２
^ｎ／ｍが整数になる範囲においてはｍ・ｎがいかなる
（自然数としての）値であっても、α＝２^ｎ／ｍとする
ことにより本発明の復調装置を実現できることはあきら
かである。２^ｎ／ｍが整数とならない場合は、たとえば
２^ｎ／ｍより大きい最小の整数をαとし、ｎ列のデータ
信号に対応する２^ｎ個の信号点をα個または（α−１）
個の信号点を含むｍ個のグループに分けることにより本
発明の復調装置を実現することができる。

〔発明の効果〕

以上詳細に説明したように、本発明を用いれば（２^ｎ＋
α）値という２^ｎの形にならない多値数の直交振幅変調
波をも復調できる復調装置を提供することができるとい
う効果があり、本発明の復調装置を多値直交振幅変調方
式に用いれば、占有帯域幅を変化させずに情報伝送速度
を少し増加させたいとき、あるいは同じ情報伝送速度で
占有帯域幅を少し減少させたいとき多値数をきめこまか
く設定することができるという効果がある。

【図面の簡単な説明】

第１図は、本発明の復調装置の第一の実施例を示すブロ
ック図、 第２図は、第１図に示実施例が復調する変調信号を出力
する変調装置の一例を示すブロック図、 第３図は、第２図に示す変調装置の動作を説明するため
のタイムチャート、 第４図は、第２図に示す変調装置が出力する変調信号の
とる信号点配置を示す説明図、 第５図は、第２図における送信符号変換部１３の詳細を
示すブロック図、 第６図は、第２図におけるＴＳ入換え部１５の詳細を示
すブロック図、 第７図は、第１図に示す実施例の動作を説明するための
タイムチャート、 第８図・第１０図・第１２図は、本発明の復調装置の第
二・第三・第四の実施例を示すブロック図、 第９図・第１１図・第１３図は、第８図・第１０図・第
１２図に示す実施例が復調する変調信号のとる信号点配
置を示す説明図である。 ２２……デコーダ、２３……受信符号変換部、２４……
論理回路、２５……ＴＳ入換え部、２８……Ａ−Ｄ変換
回路、２９……直交検波器、３０……フレーム同期部。

Claims (3)

【特許請求の範囲】
1. 【請求項１】符号伝送速度がｆ_１であるｎ列（ｎは自然
   数）の主データ信号と、符号伝送速度がｆ_１／ｍ（ｍは
   自然数）である副データ信号とで搬送波信号を変調する
   ことによって、２^ｎ個の信号点からなる第１の信号点群
   とこの第１の信号点群の外側に配置したα個（αはα≧
   ２^ｎ／ｍである整数）の信号点からなる第２の信号点群
   とを有する信号点配置を持つ（２^ｎ＋α）値直交振幅変
   調波を復調する復調装置において、 前記（２^ｎ＋α）値直交振幅変調波を直交検波する直交
   検波手段と、 前記直交検波手段の出力から（ｎ＋Ｘ）列（Ｘはｎが奇
   数のとき１，偶数のとき２）の合成データ信号を得るア
   ナログ−ディジタル変換手段と、 前記合成データ信号から前記（２^ｎ＋α）値直交振幅変
   調波の信号点が前記第１の信号点群に属するか前記第２
   の信号点群に属するかを判別し、前記第２の信号点群に
   属する場合はそのタイムスロットの位置を検出し、これ
   ら判別出力及び検出出力を論理操作することにより前記
   主データ信号と前記副データ信号とを得る符号変換手段
   と を具備することを特徴とする復調装置。
2. 【請求項２】前記符号変換手段は、 前記合成データ信号から前記主データ信号と前記副デー
   タ信号との位置関係を示すタイミング情報を抽出するタ
   イミング抽出手段と、 前記合成データ信号に対応する前記（２^ｎ＋α）値直交
   振幅変調波が信号平面上で占める信号点が２^ｎ値直交振
   幅変調波としての２^ｎ個の信号点に含まれない特定タイ
   ムスロットを検出し前記副データ信号を再生するととも
   に、前記特定タイムスロットが前記副データ信号の１タ
   イムスロットに対応するｍタイムスロットのうちいずれ
   の位置かを前記タイミング情報に基づいて識別し識別信
   号を得る識別手段と、 前記識別信号に応じて前記特定タイムスロットの信号を
   あらかじめ定められた対応関係で信号変換してｎ列の変
   換データ信号を得る信号変換手段と、 前記識別信号に応じて前記信号変換手段の出力における
   前記特定タイムスロットの位置を前記ｍタイムスロット
   内で入換えて前記主データ信号を得るタイムスロット入
   換え手段と を備える特許請求の範囲第１項記載の復調装置。
3. 【請求項３】前記符号変換手段は、 前記合成データ信号から前記主データ信号と前記副デー
   タ信号との位置関係を示すタイミング情報を抽出するタ
   イミング抽出手段と、 前記合成データ信号に対応する前記（２^ｎ＋α）値直交
   振幅変調波が信号平面上で占める信号点が２^ｎ値直交振
   幅変調波としての２^ｎ個の信号点に含まれない特定タイ
   ムスロットを検出し前記副データ信号を再生するととも
   に、前記特定タイムスロットが前記副データ信号の１タ
   イムスロットに対応するｍタイムスロットのうちいずれ
   の位置かを前記タイミング情報に基づいて識別し識別信
   号を得る識別手段と、 前記識別信号に応じて前記特定タイムスロットの位置を
   前記ｍタイムスロット内で入換えるタイムスロット入換
   え手段と、 前記識別信号に応じて前記タイムスロット入換え手段の
   出力における前記特定タイムスロットの信号をあらかじ
   め定められた対応関係で信号変換して前記主データ信号
   を得る信号変換手段と を備える特許請求の範囲第１項記載の復調装置。