JP3512025B2 - 多値変復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法 - Google Patents
多値変復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法Info
- Publication number
- JP3512025B2 JP3512025B2 JP2001246891A JP2001246891A JP3512025B2 JP 3512025 B2 JP3512025 B2 JP 3512025B2 JP 2001246891 A JP2001246891 A JP 2001246891A JP 2001246891 A JP2001246891 A JP 2001246891A JP 3512025 B2 JP3512025 B2 JP 3512025B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- value
- modulation
- multilevel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、多値変復調技術に
関し、特に、送信データを複数の変調シンボルに割り当
てる多値変調および多値復調装置と多値変復調通信シス
テム，および多値変復調プログラムならびに多値変調方
法に関する。
関し、特に、送信データを複数の変調シンボルに割り当
てる多値変調および多値復調装置と多値変復調通信シス
テム，および多値変復調プログラムならびに多値変調方
法に関する。
【０００２】
【従来の技術】多値変調技術は従来より、特にデジタル
マイクロ波通信等で用いられ、従来は４ＱＡＭ，１６Ｑ
ＡＭ，３２ＱＡＭ，６４ＱＡＭ，１２８ＱＡＭ，２５６
ＱＡＭ等の，２ｎＱＡＭ方式（ｎは自然数）が多く用い
られている。従来は一般に回路の簡便さからこれら変調
方式が採用されているが，近年は周波数の有効利用，送
信電力の有効利用に対する要求が強くなりつつある。す
なわち，デジタルマイクロ波通信回線として確保する周
波数帯域を極力狭く抑えつつ，必要とされるデータ伝送
容量を無駄なく確保することが求められている。これ
は，例えば１６ＱＡＭ方式では要求されるデータ伝送容
量を実現することはできないために，３２ＱＡＭ方式を
採用することとしたものの，３２ＱＡＭ方式ではデータ
伝送容量の余裕が大きく，周波数帯域を無駄に占有す
る，といった状況を改善したいという要求である。
マイクロ波通信等で用いられ、従来は４ＱＡＭ，１６Ｑ
ＡＭ，３２ＱＡＭ，６４ＱＡＭ，１２８ＱＡＭ，２５６
ＱＡＭ等の，２ｎＱＡＭ方式（ｎは自然数）が多く用い
られている。従来は一般に回路の簡便さからこれら変調
方式が採用されているが，近年は周波数の有効利用，送
信電力の有効利用に対する要求が強くなりつつある。す
なわち，デジタルマイクロ波通信回線として確保する周
波数帯域を極力狭く抑えつつ，必要とされるデータ伝送
容量を無駄なく確保することが求められている。これ
は，例えば１６ＱＡＭ方式では要求されるデータ伝送容
量を実現することはできないために，３２ＱＡＭ方式を
採用することとしたものの，３２ＱＡＭ方式ではデータ
伝送容量の余裕が大きく，周波数帯域を無駄に占有す
る，といった状況を改善したいという要求である。
【０００３】このような要請に応えるものとして、例え
ば、特開平０４−１９６９４５号公報の「多値変復調通
信方法及びそのシステム」に開示される技術がある。こ
れによれば，一つの入力データを２または２以上の数の
変調シンボルに割当てる，一般的な構成が提案されてい
る。
ば、特開平０４−１９６９４５号公報の「多値変復調通
信方法及びそのシステム」に開示される技術がある。こ
れによれば，一つの入力データを２または２以上の数の
変調シンボルに割当てる，一般的な構成が提案されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら，この先
例では一般的な構成を示したのみで，入力信号列を複数
の変調シンボルに割り当てる場合の具体的な構成法は開
示されていなかった。従って，例えば多値数を２
（ｐ＋０．５）程度（ｐは任意の正の整数）にとりたい
ような場合，どのようにして実現することができるかに
ついては示されておらず，多値数を自由に設定する方式
を実現するには困難があった。
例では一般的な構成を示したのみで，入力信号列を複数
の変調シンボルに割り当てる場合の具体的な構成法は開
示されていなかった。従って，例えば多値数を２
（ｐ＋０．５）程度（ｐは任意の正の整数）にとりたい
ような場合，どのようにして実現することができるかに
ついては示されておらず，多値数を自由に設定する方式
を実現するには困難があった。
【０００５】本発明の第１の目的は、上記従来技術の欠
点を解決し、より柔軟に変調周波数を設定することので
きる多値変復調装置と多値変復調通信システムおよびそ
の変復調プログラムならびに変復調方法を提供すること
である。
点を解決し、より柔軟に変調周波数を設定することので
きる多値変復調装置と多値変復調通信システムおよびそ
の変復調プログラムならびに変復調方法を提供すること
である。
【０００６】本発明の第２の目的は、上記従来技術の欠
点を解決し、周波数の有効利用と共に２ｎＱＡＭ方式に
比べて少ない所要の信号対雑音比で２（ｎ−０．５）Ｑ
ＡＭが実現できる多値変復調装置と多値変復調通信シス
テムおよびその変復調プログラムならびに変復調方法を
提供することである。
点を解決し、周波数の有効利用と共に２ｎＱＡＭ方式に
比べて少ない所要の信号対雑音比で２（ｎ−０．５）Ｑ
ＡＭが実現できる多値変復調装置と多値変復調通信シス
テムおよびその変復調プログラムならびに変復調方法を
提供することである。
【０００７】
【課題を解決するための手段】本発明の多値変調装置
は，２ｐ＋１列の入力データ信号を２つのｐ＋１列の信
号に変換してそれぞれを位相平面上に割当て，この２つ
の位相平面を一組として時分割多重し，多値変調して送
出する。このとき，一組を成す２つの位相平面上の座標
の割当てに所定の関係を持たせることで，ひとつの変調
シンボルに対してｐ＋０．５ビットが割り当てられる構
成を実現する。
は，２ｐ＋１列の入力データ信号を２つのｐ＋１列の信
号に変換してそれぞれを位相平面上に割当て，この２つ
の位相平面を一組として時分割多重し，多値変調して送
出する。このとき，一組を成す２つの位相平面上の座標
の割当てに所定の関係を持たせることで，ひとつの変調
シンボルに対してｐ＋０．５ビットが割り当てられる構
成を実現する。
【０００８】
【発明の実施の形態】以下，本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【０００９】本発明では，ｐを任意の正の整数として，
２ｐ＋１列の入力信号を２つの変調シンボルに割り当て
る多値変調方式において，第１の変調シンボルにおいて
は（３／２）×２ｐ個の信号点を用い，第２の変調シン
ボルにおいては，第１の変調シンボルの内の２ｐ個の信
号点に対して（３／２）×２ｐ個の信号点を用い，第１
の変調シンボルの残りの２（ｐ−１）個の信号点に対し
て２ｐ個の信号点を用いることを特徴としている。本発
明の変調方式は，ｐを任意の整数としたとき，次の式が
成り立つことに基づいている。
２ｐ＋１列の入力信号を２つの変調シンボルに割り当て
る多値変調方式において，第１の変調シンボルにおいて
は（３／２）×２ｐ個の信号点を用い，第２の変調シン
ボルにおいては，第１の変調シンボルの内の２ｐ個の信
号点に対して（３／２）×２ｐ個の信号点を用い，第１
の変調シンボルの残りの２（ｐ−１）個の信号点に対し
て２ｐ個の信号点を用いることを特徴としている。本発
明の変調方式は，ｐを任意の整数としたとき，次の式が
成り立つことに基づいている。
【００１０】
２（２ｐ＋１）＝（３／２）×２ｐ×２ｐ＋２ｐ×２（ｐ−１） … 式
（１）
この式（１）の右辺第１項は，（３／２）×２ｐＱＡＭ
を２ｐ回，２ｐＱＡＭを２（ｐ−１）回実行すること
で，総数が２（２ｐ＋１）回に等しくなることを意味す
る。すなわち，ひとつの変調シンボルに対して，ｐ＋
０．５ビットが割り当てられる動作を実行する。このこ
とから本発明によれば，ＱＡＭ方式において，多値数を
２（ｎ＋０．５）とすることが可能となる。
を２ｐ回，２ｐＱＡＭを２（ｐ−１）回実行すること
で，総数が２（２ｐ＋１）回に等しくなることを意味す
る。すなわち，ひとつの変調シンボルに対して，ｐ＋
０．５ビットが割り当てられる動作を実行する。このこ
とから本発明によれば，ＱＡＭ方式において，多値数を
２（ｎ＋０．５）とすることが可能となる。
【００１１】図１は，本発明の第１の実施の形態による
多値変調装置１００の構成を示すブロック図である。図
１を参照すると，本実施の形態の多値変調装置１００
は，入力端子１と，第１のデータ変換回路２と，第２の
データ変換回路３と，並列直列変換回路４と，多値変調
器５と，出力端子６とを備えている。
多値変調装置１００の構成を示すブロック図である。図
１を参照すると，本実施の形態の多値変調装置１００
は，入力端子１と，第１のデータ変換回路２と，第２の
データ変換回路３と，並列直列変換回路４と，多値変調
器５と，出力端子６とを備えている。
【００１２】第１のデータ変換回路２，および第２のデ
ータ変換回路３は，入力端子１に入力された入力データ
信号１０を変換する。第１のデータ変換回路２は入力信
号１０の値に応じて（３／２）×２ｐ種の値を示すｐ＋
１列の信号２１を出力する。第２のデータ変換回路３
は，入力端子１に入力された入力データ信号１０の値に
応じてｐ＋１列の信号３１を出力する。ここで，第１の
データ変換回路が予め定めた２ｐ種の値（これらを集合
Ａと称する）を出力する場合には，これに対応して予め
定めた（３／２）×２ｐ種の値を出力し，第１のデータ
変換回路が集合Ａ以外の２（ｐ−１）種の値（これらを
集合Ｂと称する）を出力する場合には，予め定めた２ｐ
種の値を出力する。
ータ変換回路３は，入力端子１に入力された入力データ
信号１０を変換する。第１のデータ変換回路２は入力信
号１０の値に応じて（３／２）×２ｐ種の値を示すｐ＋
１列の信号２１を出力する。第２のデータ変換回路３
は，入力端子１に入力された入力データ信号１０の値に
応じてｐ＋１列の信号３１を出力する。ここで，第１の
データ変換回路が予め定めた２ｐ種の値（これらを集合
Ａと称する）を出力する場合には，これに対応して予め
定めた（３／２）×２ｐ種の値を出力し，第１のデータ
変換回路が集合Ａ以外の２（ｐ−１）種の値（これらを
集合Ｂと称する）を出力する場合には，予め定めた２ｐ
種の値を出力する。
【００１３】並列直列変換回路４は，上記の信号２１，
３１を入力して時分割多重化し，ｐ＋１列の多重化信号
４１を出力する。多値変調器５は，多重化信号４１を多
値変調し，出力端子６へ出力する。
３１を入力して時分割多重化し，ｐ＋１列の多重化信号
４１を出力する。多値変調器５は，多重化信号４１を多
値変調し，出力端子６へ出力する。
【００１４】図２は，本発明の第１の実施の形態による
多値復調装置２００の構成を示すブロック図である。図
２を参照すると，本実施の形態の多値復調装置２００
は，入力端子１１と，多値復調器１２と，直列並列変換
回路１３と，データ逆変換回路１４と，出力端子１５と
を備えている。
多値復調装置２００の構成を示すブロック図である。図
２を参照すると，本実施の形態の多値復調装置２００
は，入力端子１１と，多値復調器１２と，直列並列変換
回路１３と，データ逆変換回路１４と，出力端子１５と
を備えている。
【００１５】多値復調器１２は，入力端子１１に入力さ
れた通信信号１１１を復調し，ｐ＋１列の受信復調デー
タ列信号１２１を出力する。直列並列変換回路１３は，
受信復調データ列信号１２１を時分割多重分離して，そ
れぞれｐ＋１列の第１の復調データ列信号１３１と，第
２の復調データ列信号１３２とを出力する。データ逆変
換回路１４は，第１の復調データ列信号１３１と，第２
の復調データ列信号１３２とを入力し，２ｐ＋１列の復
調データ信号１４１を出力する。ここでデータ逆変換回
路１４は，第１の復調データ列信号１３１として（３／
２）×２ｐ種の値を示す信号を受け，第２の復調データ
列信号１３２として，第１の復調データ列信号１３１が
予め定めた２ｐ種の値（集合Ａ）である場合にはこれに
対応して予め定めた（３／２）×２ｐ種の値を示す信号
を受け，第１の復調データ列信号１３１が前記集合Ａ以
外の２（ｐ−１）種の値（集合Ｂ）である場合にはこれ
に対応して予め定めた２ｐ種の値を示す信号を受けて，
第１の復調データ列信号１３１の示す値と第２のデータ
列信号１３２の示す値とに基づいて予め定めた復調デー
タ値を生成し，これを２ｐ＋１列の復調データ信号とし
て出力する。
れた通信信号１１１を復調し，ｐ＋１列の受信復調デー
タ列信号１２１を出力する。直列並列変換回路１３は，
受信復調データ列信号１２１を時分割多重分離して，そ
れぞれｐ＋１列の第１の復調データ列信号１３１と，第
２の復調データ列信号１３２とを出力する。データ逆変
換回路１４は，第１の復調データ列信号１３１と，第２
の復調データ列信号１３２とを入力し，２ｐ＋１列の復
調データ信号１４１を出力する。ここでデータ逆変換回
路１４は，第１の復調データ列信号１３１として（３／
２）×２ｐ種の値を示す信号を受け，第２の復調データ
列信号１３２として，第１の復調データ列信号１３１が
予め定めた２ｐ種の値（集合Ａ）である場合にはこれに
対応して予め定めた（３／２）×２ｐ種の値を示す信号
を受け，第１の復調データ列信号１３１が前記集合Ａ以
外の２（ｐ−１）種の値（集合Ｂ）である場合にはこれ
に対応して予め定めた２ｐ種の値を示す信号を受けて，
第１の復調データ列信号１３１の示す値と第２のデータ
列信号１３２の示す値とに基づいて予め定めた復調デー
タ値を生成し，これを２ｐ＋１列の復調データ信号とし
て出力する。
【００１６】次に，本実施の形態の多値変調装置１００
および多値復調装置２００の動作について，図面を参照
して説明する。
および多値復調装置２００の動作について，図面を参照
して説明する。
【００１７】図３は，本実施の形態の多値変調装置１０
０の各部の内部における，信号の変換を示すタイミング
チャートである。図３の（１）は図１の入力データ信号
１０を示す。図３の横軸は時間軸であり，入力データ信
号１０は一定の時間毎に変化することを示している。図
３の（２Ａ）および（２Ｂ）は，それぞれ図１の第１の
データ変換回路２の出力する信号２１と第２のデータ変
換回路３の出力する信号３１を示している。図３の
（３）は，図１の並列直列変換回路４の出力する多重化
信号４１を示す。図３（３）では，同図（２Ａ）と（２
Ｂ）の信号を時分割多重し，（２Ａ）の信号を（３）の
Ａ期間に，（２Ｂ）の信号を（３）のＢ期間に，それぞ
れ出力している様子を示している。
０の各部の内部における，信号の変換を示すタイミング
チャートである。図３の（１）は図１の入力データ信号
１０を示す。図３の横軸は時間軸であり，入力データ信
号１０は一定の時間毎に変化することを示している。図
３の（２Ａ）および（２Ｂ）は，それぞれ図１の第１の
データ変換回路２の出力する信号２１と第２のデータ変
換回路３の出力する信号３１を示している。図３の
（３）は，図１の並列直列変換回路４の出力する多重化
信号４１を示す。図３（３）では，同図（２Ａ）と（２
Ｂ）の信号を時分割多重し，（２Ａ）の信号を（３）の
Ａ期間に，（２Ｂ）の信号を（３）のＢ期間に，それぞ
れ出力している様子を示している。
【００１８】図４は，２ｐ＋１列の入力信号（２値信
号）１０の値と，出力端子６に出力される信号の値の対
応を，一例としてｐ＝４の場合について示す。図４を参
照すると，ｐ＝４より入力信号を９列（９ビット構成）
としている。
号）１０の値と，出力端子６に出力される信号の値の対
応を，一例としてｐ＝４の場合について示す。図４を参
照すると，ｐ＝４より入力信号を９列（９ビット構成）
としている。
【００１９】２つの変調シンボルのうち，第１の変調シ
ンボルは，１から２４までの値をとる。そして，第１の
変調シンボルの値が１から１６までの値をとる場合は，
第２の変調シンボルは１から２４までの値をとり，第１
の変調シンボルが１７から２４までの値をとる場合は第
２の変調シンボルは１から１６までの値をとることとし
ている。
ンボルは，１から２４までの値をとる。そして，第１の
変調シンボルの値が１から１６までの値をとる場合は，
第２の変調シンボルは１から２４までの値をとり，第１
の変調シンボルが１７から２４までの値をとる場合は第
２の変調シンボルは１から１６までの値をとることとし
ている。
【００２０】このとき，２つの変調シンボルによって表
現できる信号の種類は，１６×２４＋８×１６＝５１２
となる。ここで，第１項の１６×２４の１６は，第１の
変調シンボルが１から１６までの値をとることを示して
おり，２４は，第１のシンボルの値の，１から１６のそ
れぞれに対して，第２の変調シンボルが１から２４まで
の値をとることを示している。また，第２項の８×１６
の８は，第１の変調シンボルが１７から２４までの値を
とることを示しており，１６は，第１の変調シンボルの
１７から２４までのそれぞれに対して，第２の変調シン
ボルが１から１６の値をとることを示している。このよ
うに，入力信号と第１，第２の変調シンボルの対応は一
義的に定めることができるので，第１，第２のデータ変
換回路はＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）
デバイスなどに所定のデータテーブルを格納するなどの
構成を採用することにより，容易に実現することができ
る。なお，本発明は任意の正の整数ｐに対して有効であ
り，図４をもって，本発明がｐ＝４の場合に限定される
ものでないことはいうまでもない。
現できる信号の種類は，１６×２４＋８×１６＝５１２
となる。ここで，第１項の１６×２４の１６は，第１の
変調シンボルが１から１６までの値をとることを示して
おり，２４は，第１のシンボルの値の，１から１６のそ
れぞれに対して，第２の変調シンボルが１から２４まで
の値をとることを示している。また，第２項の８×１６
の８は，第１の変調シンボルが１７から２４までの値を
とることを示しており，１６は，第１の変調シンボルの
１７から２４までのそれぞれに対して，第２の変調シン
ボルが１から１６の値をとることを示している。このよ
うに，入力信号と第１，第２の変調シンボルの対応は一
義的に定めることができるので，第１，第２のデータ変
換回路はＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）
デバイスなどに所定のデータテーブルを格納するなどの
構成を採用することにより，容易に実現することができ
る。なお，本発明は任意の正の整数ｐに対して有効であ
り，図４をもって，本発明がｐ＝４の場合に限定される
ものでないことはいうまでもない。
【００２１】図５は，多値変調器５の出力する変調信号
の第１，第２の変調シンボルを，位相平面上のいわゆる
コンスタレーションとして表現した信号図である。図５
では，Ａ１，Ｂ１およびＡ３８４，Ｂ３８４は，入力信
号の値が１から３８４までの間をとる場合の，第１シン
ボル，第２シンボルのとり得る座標を示している。すな
わち，Ａ１は入力信号の値が１の場合の第１シンボルの
とり得る座標，Ｂ１は入力信号の値が１の場合の第２シ
ンボルのとり得る座標を示し，Ａ３８４は入力信号の値
が３８４の場合の第１シンボルのとり得る座標，Ｂ３８
４は入力信号の値が３８４の場合の第２シンボルのとり
得る座標を示し，この値域では第１，第２のシンボルは
ともに２４個の座標をとり得ることを示している（ただ
し，第１シンボルは２４個のうち，特定の１６個の座標
に限定する）。そして，入力信号の値が３８５から５１
２までの値域では，第１シンボルは２４個の座標のう
ち，入力値が３８４以下の場合にはとらないこととして
いた８個の座標を取ることとし，第２シンボルは１６個
の座標しかとらないことを示す。
の第１，第２の変調シンボルを，位相平面上のいわゆる
コンスタレーションとして表現した信号図である。図５
では，Ａ１，Ｂ１およびＡ３８４，Ｂ３８４は，入力信
号の値が１から３８４までの間をとる場合の，第１シン
ボル，第２シンボルのとり得る座標を示している。すな
わち，Ａ１は入力信号の値が１の場合の第１シンボルの
とり得る座標，Ｂ１は入力信号の値が１の場合の第２シ
ンボルのとり得る座標を示し，Ａ３８４は入力信号の値
が３８４の場合の第１シンボルのとり得る座標，Ｂ３８
４は入力信号の値が３８４の場合の第２シンボルのとり
得る座標を示し，この値域では第１，第２のシンボルは
ともに２４個の座標をとり得ることを示している（ただ
し，第１シンボルは２４個のうち，特定の１６個の座標
に限定する）。そして，入力信号の値が３８５から５１
２までの値域では，第１シンボルは２４個の座標のう
ち，入力値が３８４以下の場合にはとらないこととして
いた８個の座標を取ることとし，第２シンボルは１６個
の座標しかとらないことを示す。
【００２２】［本発明の他の実施の形態］本発明は，任
意の正の整数ｐにおいて実施可能な，一般的な形で構成
法を示していることから，例えば６ＱＡＭ，１２ＱＡ
Ｍ，２４ＱＡＭ，４８ＱＡＭ，９６ＱＡＭなど，多くの
方式に適用することができる。
意の正の整数ｐにおいて実施可能な，一般的な形で構成
法を示していることから，例えば６ＱＡＭ，１２ＱＡ
Ｍ，２４ＱＡＭ，４８ＱＡＭ，９６ＱＡＭなど，多くの
方式に適用することができる。
【００２３】図６は，そうした他のＱＡＭ方式を構成す
る場合の具体例を示す。図６では，第１および第２の変
調シンボルの多値数，およびそれらの繰り返し数を示し
ている。例えば，１５０［Ｍｂｐｓ］の伝送レートで通
信したいが，周波数帯域が３５［Ｍｓｙｍｂｏｌ／ｓｅ
ｃ］程度しかない場合には，３２ＱＡＭでは３０．０
［Ｍｓｙｍｂｏｌ／ｓｅｃ］となるために帯域の余りが
大きくなるが，１６ＱＡＭでは３７．５［Ｍｓｙｍｂｏ
ｌ／ｓｅｃ］しかとれないために，帯域が不足する。こ
のような場合に図６に示す２４ＱＡＭを適用すれば，３
３．３［Ｍｓｙｍｂｏｌ／ｓｅｃ］の変調速度が確保で
きるので，帯域の利用効率よく伝送することが可能とな
る。
る場合の具体例を示す。図６では，第１および第２の変
調シンボルの多値数，およびそれらの繰り返し数を示し
ている。例えば，１５０［Ｍｂｐｓ］の伝送レートで通
信したいが，周波数帯域が３５［Ｍｓｙｍｂｏｌ／ｓｅ
ｃ］程度しかない場合には，３２ＱＡＭでは３０．０
［Ｍｓｙｍｂｏｌ／ｓｅｃ］となるために帯域の余りが
大きくなるが，１６ＱＡＭでは３７．５［Ｍｓｙｍｂｏ
ｌ／ｓｅｃ］しかとれないために，帯域が不足する。こ
のような場合に図６に示す２４ＱＡＭを適用すれば，３
３．３［Ｍｓｙｍｂｏｌ／ｓｅｃ］の変調速度が確保で
きるので，帯域の利用効率よく伝送することが可能とな
る。
【００２４】また，さらに別の実施の形態として，本発
明の多値変復調装置に制御手段を持たせ，多値変調，お
よび多値復調におけるデータ変換テーブルをＲＡＭ（Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）デバイスな
どにより構成し，ＲＡＭに格納するデータ変換テーブル
を制御手段により変更可能に構成することができる。こ
うして変調装置と復調装置のデータ変換テーブルを相互
に対応させて変更することで，送受信するデータの値
と，通信信号の符号（コンスタレーション上の座標）の
関係を任意に変更することができ，送受信データの秘匿
性を高めることができる。
明の多値変復調装置に制御手段を持たせ，多値変調，お
よび多値復調におけるデータ変換テーブルをＲＡＭ（Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）デバイスな
どにより構成し，ＲＡＭに格納するデータ変換テーブル
を制御手段により変更可能に構成することができる。こ
うして変調装置と復調装置のデータ変換テーブルを相互
に対応させて変更することで，送受信するデータの値
と，通信信号の符号（コンスタレーション上の座標）の
関係を任意に変更することができ，送受信データの秘匿
性を高めることができる。
【００２５】図７の多値変調装置３００は，図１の多値
変調装置１００に多値変調制御手段７を追加したもので
ある。その他の部分は図１と共通であるため，図１と共
通の符合を付してある。図７の多値変調制御手段７は，
第１のデータ変換回路２と，第２のデータ変換回路３と
を制御し，データ変換テーブルを変更する。
変調装置１００に多値変調制御手段７を追加したもので
ある。その他の部分は図１と共通であるため，図１と共
通の符合を付してある。図７の多値変調制御手段７は，
第１のデータ変換回路２と，第２のデータ変換回路３と
を制御し，データ変換テーブルを変更する。
【００２６】図８の多値復調装置４００は，図２の多値
復調装置２００に多値復調制御手段１６を追加したもの
である。その他の部分は図２と共通であるため，図２と
共通の符合を付してある。図８の多値復調制御手段１６
は，データ逆変換回路１４を制御し，データ逆変換テー
ブルを変更する。
復調装置２００に多値復調制御手段１６を追加したもの
である。その他の部分は図２と共通であるため，図２と
共通の符合を付してある。図８の多値復調制御手段１６
は，データ逆変換回路１４を制御し，データ逆変換テー
ブルを変更する。
【００２７】また，図７の第１のデータ変換回路２およ
び第２のデータ変換回路３を多値変調制御手段７の入出
力デバイスにて構成し，第１および第２のデータ変換回
路のデータ変換機能を，多値変調制御手段７の有するコ
ンピュータにて行うように構成してもよい。この場合に
は，多値変調制御手段７の制御プログラムにてデータ変
換処理を行うよう構成する。
び第２のデータ変換回路３を多値変調制御手段７の入出
力デバイスにて構成し，第１および第２のデータ変換回
路のデータ変換機能を，多値変調制御手段７の有するコ
ンピュータにて行うように構成してもよい。この場合に
は，多値変調制御手段７の制御プログラムにてデータ変
換処理を行うよう構成する。
【００２８】図９は，このように構成した場合に，多値
変調制御手段７のコンピュータで実行すべきプログラム
のフローチャートである。多値変調制御手段７は，Ｓ１
にて入力データ信号を入力する。続いてＳ２で，入力デ
ータ信号の値に対応する第１の変換データを生成し，Ｓ
３で第２の変換データを生成する。これらの変換データ
は，例えば図４に示した変換テーブルを参照することに
より容易に生成することができる。Ｓ４では，第１，第
２の変換データを順次並列直列変換回路４に出力させ
る。図９はひとつの入力データを変換する処理を示して
いる。図３のタイミングチャートに示したように入力デ
ータ信号が順次供給されるにしたがってこのフローチャ
ートに示す処理を繰り返し実行させることによって，順
次変調信号を送出するよう制御できることはいうまでも
ない。
変調制御手段７のコンピュータで実行すべきプログラム
のフローチャートである。多値変調制御手段７は，Ｓ１
にて入力データ信号を入力する。続いてＳ２で，入力デ
ータ信号の値に対応する第１の変換データを生成し，Ｓ
３で第２の変換データを生成する。これらの変換データ
は，例えば図４に示した変換テーブルを参照することに
より容易に生成することができる。Ｓ４では，第１，第
２の変換データを順次並列直列変換回路４に出力させ
る。図９はひとつの入力データを変換する処理を示して
いる。図３のタイミングチャートに示したように入力デ
ータ信号が順次供給されるにしたがってこのフローチャ
ートに示す処理を繰り返し実行させることによって，順
次変調信号を送出するよう制御できることはいうまでも
ない。
【００２９】同様にして，図８のデータ逆変換回路１４
を多値復調制御手段１６の入出力デバイスにて構成し，
データ逆変換回路のデータ逆変換機能を，多値復調制御
手段１６の有するコンピュータにて行うように構成して
もよい。この場合には，多値復調制御手段１６の制御プ
ログラムにてデータ逆変換処理を行うよう構成する。
を多値復調制御手段１６の入出力デバイスにて構成し，
データ逆変換回路のデータ逆変換機能を，多値復調制御
手段１６の有するコンピュータにて行うように構成して
もよい。この場合には，多値復調制御手段１６の制御プ
ログラムにてデータ逆変換処理を行うよう構成する。
【００３０】図１０は，このように構成した場合に，多
値復調制御手段１６のコンピュータで実行すべきプログ
ラムのフローチャートである。多値復調制御手段１６
は，Ｓ１１にて第１の復調データを入力し，Ｓ１２にて
第２の復調データを入力する。続いてＳ１３にて第１お
よび第２の復調データに対応する復調データ値を生成す
る。この逆変換データは，例えば図４に示した変換テー
ブルの逆変換テーブルを作成し，これを参照することに
より容易に生成することができる。Ｓ１４では，復調デ
ータ値を２ｐ＋１列の復調データ信号として出力させ
る。図１０は一組の復調データを入力し変換する処理を
示している。復調データが順次供給されるにしたがって
このフローチャートに示す処理を繰り返し実行させるこ
とによって，順次復調データ信号を出力するよう制御で
きることはいうまでもない。
値復調制御手段１６のコンピュータで実行すべきプログ
ラムのフローチャートである。多値復調制御手段１６
は，Ｓ１１にて第１の復調データを入力し，Ｓ１２にて
第２の復調データを入力する。続いてＳ１３にて第１お
よび第２の復調データに対応する復調データ値を生成す
る。この逆変換データは，例えば図４に示した変換テー
ブルの逆変換テーブルを作成し，これを参照することに
より容易に生成することができる。Ｓ１４では，復調デ
ータ値を２ｐ＋１列の復調データ信号として出力させ
る。図１０は一組の復調データを入力し変換する処理を
示している。復調データが順次供給されるにしたがって
このフローチャートに示す処理を繰り返し実行させるこ
とによって，順次復調データ信号を出力するよう制御で
きることはいうまでもない。
【００３１】
【発明の効果】以上説明したように，本発明では２ｐ＋
１列の入力データを，２つの変調シンボルに割り当てた
後，その２つの変調シンボルを時間軸上で多重化するこ
とで，１系統の変調シンボル列によってｐ＋０．５列の
２値データ列を伝送しているので，ＱＡＭ方式の多値数
を約２（ｐ＋０．５）とすることを可能としている。こ
れにより，２ｎＱＡＭでは周波数帯域に余裕があり過ぎ
だが２（ｎ−１）ＱＡＭでは要求される周波数帯域を超
えてしまう場合に，それらの中間の変調方式を提供する
事ができる。その結果，周波数をより有効に利用できる
だけでなく，２ｎＱＡＭに比べて少ない所要の信号対雑
音比で２（ｎ−０．５）ＱＡＭが実現でき，電力の有効
利用にもなるという効果が得られる。
１列の入力データを，２つの変調シンボルに割り当てた
後，その２つの変調シンボルを時間軸上で多重化するこ
とで，１系統の変調シンボル列によってｐ＋０．５列の
２値データ列を伝送しているので，ＱＡＭ方式の多値数
を約２（ｐ＋０．５）とすることを可能としている。こ
れにより，２ｎＱＡＭでは周波数帯域に余裕があり過ぎ
だが２（ｎ−１）ＱＡＭでは要求される周波数帯域を超
えてしまう場合に，それらの中間の変調方式を提供する
事ができる。その結果，周波数をより有効に利用できる
だけでなく，２ｎＱＡＭに比べて少ない所要の信号対雑
音比で２（ｎ−０．５）ＱＡＭが実現でき，電力の有効
利用にもなるという効果が得られる。
【図１】本発明の第１の実施の形態による多値変調装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の第１の実施の形態による多値復調装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】本発明の第１の実施の形態による多値変調装置
の各部の信号の変換を示すタイミングチャートである。
の各部の信号の変換を示すタイミングチャートである。
【図４】本発明の第１の実施の形態による多値変調装置
の第１および第２のデータ変換回路のデータ変換テーブ
ルの構成例を示す説明図である。
の第１および第２のデータ変換回路のデータ変換テーブ
ルの構成例を示す説明図である。
【図５】本発明の第１の実施の形態による多値変調信号
においてコンスタレーション上とり得る座標を示した説
明図である。
においてコンスタレーション上とり得る座標を示した説
明図である。
【図６】本発明の他の実施の形態を構成する場合のＱＡ
Ｍ変調方式を構成するパラメータの具体例を示す図であ
る。
Ｍ変調方式を構成するパラメータの具体例を示す図であ
る。
【図７】本発明のその他の実施の形態による多値変調装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図８】本発明のその他の実施の形態による多値復調装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図９】本発明のその他の実施の形態による多値変調装
置の多値変調制御手段の有するコンピュータに実行させ
るべきプログラムの一例のフローチャートである。
置の多値変調制御手段の有するコンピュータに実行させ
るべきプログラムの一例のフローチャートである。
【図１０】本発明のその他の実施の形態による多値復調
装置の多値復調制御手段の有するコンピュータに実行さ
せるべきプログラムの一例のフローチャートである。
装置の多値復調制御手段の有するコンピュータに実行さ
せるべきプログラムの一例のフローチャートである。
１００ 多値変調装置
１ 入力端子
２ 第１のデータ変換回路
３ 第２のデータ変換回路
４ 並列直列変換回路
５ 多値変調器
６ 出力端子
７ 多値変調制御手段
１１ 入力端子
１２ 多値復調器
１３ 直列並列変換回路
１４ データ逆変換回路
１６ 多値復調制御手段
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/34
H04L 27/36
Claims (9)
- 【請求項１】 ２ｐ＋１列（ｐは任意の正の整数）の入
力データ信号を多値変調し通信信号を出力する多値変調
装置において、 前記入力データ信号を入力し変換する第１および第２の
データ変換回路と，前記第１および第２のデータ変換回
路の出力信号を時分割多重する並列直列変換回路と，前
記並列直列変換回路の出力信号を多値変調し通信信号を
出力する多値変調器とを有し，前記第１のデータ変換回
路は前記入力データ信号の値に応じて（３／２）×２ ｐ
種の値を示す信号を出力し，前記第２のデータ変換回路
は前記入力データ信号に基づき，前記第１のデータ変換
回路が予め定めた２ｐ種の値（以下，この２ｐ種の値を
「集合Ａ」と記す）を示す信号を出力する場合には，予
め定めた（３／２）×２ｐ種の値を示す信号を出力し，
前記第１のデータ変換回路が前記集合Ａ以外の２
（ｐ−１）種の値（以下，この２（ｐ−１）種の値を
「集合Ｂ」と記す）を示す信号を出力する場合には，予
め定めた２ｐ種の値を示す信号を出力するよう構成した
ことを特徴とする，多値変調装置。 - 【請求項２】 通信信号を復調し，２ｐ＋１列（ｐは任
意の正の整数）の復調データ信号を出力する多値復調装
置において、 前記通信信号を復調し，受信復調データ列信号を出力す
る多値復調器と，前記復調データ列信号を時分割多重分
離して第１の復調データ列信号と第２の復調データ列信
号とを出力する直列並列変換回路と，前記第１の復調デ
ータ列信号と前記第２のデータ列信号とを入力し２ｐ＋
１列の前記復調データ信号を出力するデータ逆変換回路
とを有し，前記データ逆変換回路は，前記第１の復調デ
ータ列信号として（３／２）×２ ｐ種の値を示す信号を
受け，前記第２の復調データ列信号として，前記第１の
復調データ列信号が予め定めた２ｐ種の値（以下，この
２ｐ種の値を「集合Ａ」と記す）である場合には予め定
めた（３／２）×２ｐ種の値を示す信号を受け，前記第
１の復調データ列信号が前記集合Ａ以外の２（ｐ−１）
種の値（以下，この２（ｐ−１）種の値を「集合Ｂ」と
記す）である場合には予め定めた２ｐ種の値を示す信号
を受けて，前記第１の復調データ列信号の示す値と前記
第２のデータ列信号の示す値とに基づき予め定めた２ｐ
＋１列の復調データ信号を出力するよう構成したことを
特徴とする，多値復調装置。 - 【請求項３】 請求項１に記載の多値変調装置と，請求
項２に記載の多値復調装置とを含んで構成したことを特
徴とする，多値変復調通信システム。 - 【請求項４】 請求項１に記載の多値変調装置におい
て，さらに前記第１および第２のデータ変換回路を制御
する多値変調制御手段を有し，前記多値変調制御手段
は，前記第１および第２のデータ変換回路の前記入力デ
ータ信号と出力値との対応を，変更可能としたことを特
徴とする多値変調装置。 - 【請求項５】 請求項２に記載の多値復調装置におい
て，さらに前記データ逆変換回路を制御する多値復調制
御手段を有し，前記多値復調制御手段は，前記データ逆
変換回路の入力する前記第１の復調データ列信号および
前記第２の復調データ列信号と出力値との対応を，変更
可能としたことを特徴とする多値復調装置。 - 【請求項６】 請求項４に記載の多値変調装置と，請求
項５に記載の多値復調装置とを含んで構成したことを特
徴とする，多値変復調通信システム。 - 【請求項７】 コンピュータを制御することにより、２
ｐ＋１列（ｐは任意の正の整数）の入力データ信号を多
値変調する多値変調プログラムにおいて、前記入力デー
タ信号を第１および第２の変換データに変換する処理を
実行させ，前記第１の変換データとして前記入力データ
信号の値に応じて（３／２）×２ ｐ種の値をとらせ，前
記第２の変換データとして前記入力データ信号の値に応
じて，前記第１の変換データが予め定めた２ｐ種の値
（以下，この２ｐ種の値を「集合Ａ」と記す）をとる場
合には予め定めた（３／２）×２ｐ種の値をとらせ，前
記第１の変換データが前記集合Ａ以外の予め定めた２
（ｐ−１）種の値（以下，この２（ｐ−１ ）種の値を
「集合Ｂ」と記す）をとる場合には予め定めた２ｐ種の
値をとらせ，前記第１の変換データと前記第２の変換デ
ータとを，順次多値変調器へ出力させることを特徴とす
る多値変調プログラム。 - 【請求項８】 コンピュータを制御することにより通信
信号を多値復調し，２ｐ＋１列（ｐは任意の正の整数）
の復調データ信号を出力する多値復調プログラムにおい
て、 前記通信信号を第１および第２の復調データ列信号とし
て入力し，２ｐ＋１列の前記復調データ信号に変換する
処理を実行させ，前記第１の復調データ列信号として
（３／２）×２ｐ種の値を示す信号を受け，前記第２の
復調データ列信号として，前記第１の復調データ列信号
が予め定めた２ｐ種の値（以下，この２ｐ種の値を「集
合Ａ」と記す）である場合には予め定めた（３／２）×
２ｐ種の値を示す信号を受け，前記第１の復調データ列
信号が前記集合Ａ以外の２（ｐ−１）種の値（以下，こ
の２（ｐ−１）種の値を「集合Ｂ」と記す）である場合
には予め定めた２ｐ種の値を示す信号を受けて，前記第
１の復調データ列信号の示す値と前記第２のデータ列信
号の示す値とに基づき予め定めた復調データ値をとり，
前記復調データ値を２ｐ＋１列の復調データ信号として
出力させることを特徴とする多値復調プログラム。 - 【請求項９】 ２ｐ＋１列（ｐは任意の正の整数）の入
力信号を２つの変調シンボルに割り当てる多値変復調方
法において、 第１の変調シンボルは（３／２）×２ｐ個の信号点を用
い、 第２の変調シンボルは，前記第１の変調シンボルが予め
定めた２ｐ個の信号点（以下，この２ｐ個の点を「集合
Ａ」と記す）をとる場合には予め前記入力信号に対応し
て定めた（３／２）×２ｐ個の信号点をとり，前記第１
の変調シンボルが前記集合Ａ以外の２（ｐ−１）個の点
（以下，この２（ｐ−１）個の点を「集合Ｂ」と記す）
をとる場合には予め前記入力信号に対応して定めた２ｐ
個の点をとることを特徴とする多値変調方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246891A JP3512025B2 (ja) | 2001-08-16 | 2001-08-16 | 多値変復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246891A JP3512025B2 (ja) | 2001-08-16 | 2001-08-16 | 多値変復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060724A JP2003060724A (ja) | 2003-02-28 |
| JP3512025B2 true JP3512025B2 (ja) | 2004-03-29 |
Family
ID=19076335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001246891A Expired - Fee Related JP3512025B2 (ja) | 2001-08-16 | 2001-08-16 | 多値変復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3512025B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3582650B2 (ja) | 2001-08-16 | 2004-10-27 | 日本電気株式会社 | 位相変調装置とその位相変調方法、及び位相変調プログラム |
| JP3596678B2 (ja) | 2001-11-06 | 2004-12-02 | 日本電気株式会社 | 通信システム及び通信方法 |
| EP1326360B1 (en) | 2002-01-08 | 2008-10-15 | Nec Corporation | Communication system and method using multilevel modulation |
| JP2003209493A (ja) | 2002-01-11 | 2003-07-25 | Nec Corp | 符号分割多元接続通信方式及び方法 |
| JP4360235B2 (ja) | 2004-03-12 | 2009-11-11 | 日本電気株式会社 | 多値変調方法とシステム |
| JP4718222B2 (ja) * | 2005-04-06 | 2011-07-06 | パナソニック株式会社 | データ送信装置、データ受信装置、並びにデータ通信装置 |
| JP5652030B2 (ja) * | 2010-07-22 | 2015-01-14 | 富士通株式会社 | 光導波路デバイス、光受信機及び光受信方法 |
-
2001
- 2001-08-16 JP JP2001246891A patent/JP3512025B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003060724A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646935A (en) | Hierarchical quadrature frequency multiplex signal format and apparatus for transmission and reception thereof | |
| JP2001358692A (ja) | 直交周波数分割多重変復調回路 | |
| JPH08331095A (ja) | 通信システム | |
| JPH05219021A (ja) | 直交周波数分割多重ディジタル信号伝送方式およびそれに用いる送信装置並びに受信装置 | |
| US7349460B2 (en) | MC/MC-DS dual-mode adaptive multi-carrier code division multiple access (CDMA) apparatus and method thereof | |
| JP3582650B2 (ja) | 位相変調装置とその位相変調方法、及び位相変調プログラム | |
| JP3512025B2 (ja) | 多値変復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法 | |
| JP3613219B2 (ja) | 変調装置、通信システム、変調プログラム | |
| EP1735982B1 (en) | Generating higher order modulation using qpsk modulations | |
| JP3843891B2 (ja) | 多値変調装置と多値復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法 | |
| NZ201808A (en) | Digital transmitter:vector component addressing of memory | |
| US6259728B1 (en) | Data communication system and method | |
| US7230994B2 (en) | Multi-level modulation apparatus, multi-level demodulation apparatus, multi-level modulation/demodulation communication system, program and modulation/demodulation method | |
| JP3786129B2 (ja) | 直交周波数分割多重変復調回路 | |
| JPH04196945A (ja) | 多値変復調通信方法及びそのシステム | |
| JP3864826B2 (ja) | 多値変調装置及び多値復調装置と多値変復調通信システムとプログラム並びに変復調方法 | |
| JPH0453469B2 (ja) | ||
| JP3864828B2 (ja) | 多値変調装置及び多値復調装置と多値変復調通信システムとプログラム並びに変復調方法 | |
| JP3864827B2 (ja) | 多値変調装置及び多値復調装置と多値変復調通信システムとプログラム並びに変復調方法 | |
| JP3852390B2 (ja) | 変調方法と変調装置及び復調方法と復調装置並びに変復調システム | |
| KR100901406B1 (ko) | 인코더 및 인코딩 방법 | |
| JP4336797B2 (ja) | 移動通信システム、基地局装置及びそれに用いる変調方法 | |
| JP2003204313A (ja) | 無線通信装置及び無線通信方法 | |
| US20040190439A1 (en) | Method and circuit arrangement for the secure transmission in digital transmission systems | |
| JPH07162375A (ja) | ディジタル伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031229 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |