JPH06244882A - ディジタル変調器 - Google Patents
ディジタル変調器Info
- Publication number
- JPH06244882A JPH06244882A JP2528193A JP2528193A JPH06244882A JP H06244882 A JPH06244882 A JP H06244882A JP 2528193 A JP2528193 A JP 2528193A JP 2528193 A JP2528193 A JP 2528193A JP H06244882 A JPH06244882 A JP H06244882A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- digital
- signal sequence
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 入力のＩｃｈ、Ｑｃｈが独立でないＩＦ信号
に対し、小規模なディジタル変調器を得る。 【構成】 入力信号列に対応する所定の信号列を記憶す
るメモリと上記第１の出力信号及び第２の出力信号列を
生成する再配列器と、上記第１及び第２の出力信号列を
波形整形する各波形整形フィルタと、ディジタル変調の
ための正弦波値を生成するディジタル変調発振器と、上
記各フィルタの出力と上記ディジタル変調用正弦波とを
乗算・加算するインタリーバ手段とを備えた。 また、
上記の再配列器を２入力４出力にし、それ以降の構成要
素も複数にし、入力信号Ｉｃｈ、Ｑｃｈに対し４サブ系
列で処理する構成とした。
に対し、小規模なディジタル変調器を得る。 【構成】 入力信号列に対応する所定の信号列を記憶す
るメモリと上記第１の出力信号及び第２の出力信号列を
生成する再配列器と、上記第１及び第２の出力信号列を
波形整形する各波形整形フィルタと、ディジタル変調の
ための正弦波値を生成するディジタル変調発振器と、上
記各フィルタの出力と上記ディジタル変調用正弦波とを
乗算・加算するインタリーバ手段とを備えた。 また、
上記の再配列器を２入力４出力にし、それ以降の構成要
素も複数にし、入力信号Ｉｃｈ、Ｑｃｈに対し４サブ系
列で処理する構成とした。
Description
【０００１】
【産業上の利用分野】この発明は、ディジタルの多値信
号を信号処理し、波形整形してアナログ信号として出力
するディジタル変調器に関するものである。
号を信号処理し、波形整形してアナログ信号として出力
するディジタル変調器に関するものである。
【０００２】
【従来の技術】従来、必要な変調されたアナログ信号を
得るために、ディジタル信号を用いた方法が幾つか考え
られている。図１５は従来のディジタル変調器の一例を
示した構成図である。１ａ、１ｂはシフトレジスタ、２
はクロック発生回路、３ａ、３ｂは出力信号値が書き込
まれたＲＯＭ、１１は出力選択用セレクタ、４はＤ／Ａ
変換器である。この回路はπ／４シフトＱＰＳＫ変調器
に使用された例である。次にこの動作を説明する。一般
に、π／４シフトＱＰＳＫ変調器は、入力のデータ信号
に対して信号マッピング回路で位相平面上にマッピング
され、同相成分信号とその直交成分信号とに分けられ
る。これらの成分信号は、図１５のディジタル変調器で
アナログ信号に変えられ、その出力は、直交変調回路で
必要な変調出力として取り出される。
得るために、ディジタル信号を用いた方法が幾つか考え
られている。図１５は従来のディジタル変調器の一例を
示した構成図である。１ａ、１ｂはシフトレジスタ、２
はクロック発生回路、３ａ、３ｂは出力信号値が書き込
まれたＲＯＭ、１１は出力選択用セレクタ、４はＤ／Ａ
変換器である。この回路はπ／４シフトＱＰＳＫ変調器
に使用された例である。次にこの動作を説明する。一般
に、π／４シフトＱＰＳＫ変調器は、入力のデータ信号
に対して信号マッピング回路で位相平面上にマッピング
され、同相成分信号とその直交成分信号とに分けられ
る。これらの成分信号は、図１５のディジタル変調器で
アナログ信号に変えられ、その出力は、直交変調回路で
必要な変調出力として取り出される。
【０００３】一般的には、π／４シフトのように、入力
信号の値が多数の組み合わせがあり得る場合には、対応
するアナログ信号を生成するために多数のメモリ領域を
用いなければならない。図１５に示す構成例では、これ
を大幅に減らすため、出力信号値が書き込まれたＲＯＭ
には１種類のディジタル値が書き込まれているだけであ
る。そしてシフトレジスタを２つ設けて、入力信号を分
けて入力し、ＲＯＭに書かれた値を選択して出力させる
ようにする。セレクタがこれらのＲＯＭ出力を交互に切
り換えてＤ／Ａに出力するので、ＲＯＭの記憶容量は少
なくて済む。
信号の値が多数の組み合わせがあり得る場合には、対応
するアナログ信号を生成するために多数のメモリ領域を
用いなければならない。図１５に示す構成例では、これ
を大幅に減らすため、出力信号値が書き込まれたＲＯＭ
には１種類のディジタル値が書き込まれているだけであ
る。そしてシフトレジスタを２つ設けて、入力信号を分
けて入力し、ＲＯＭに書かれた値を選択して出力させる
ようにする。セレクタがこれらのＲＯＭ出力を交互に切
り換えてＤ／Ａに出力するので、ＲＯＭの記憶容量は少
なくて済む。
【０００４】図１６は、従来の他のディジタル変調器の
構成を示す図である。図１５の従来例ではベースバンド
信号までのディジタル信号処理であったが、この例では
ＩＦ（中間周波数）信号までをディジタル信号処理で実
現している。すなわち、補間回路、セレクタ、反転回路
で構成されている。同相成分信号のＩチャネルと、直交
成分信号のＱチャネルがＣＯＳとＳＩＮで直交性がある
ことを利用し、つまりＣＯＳとＳＩＮの１周期のサンプ
ル値は同一値を切り換えて利用できることに着目し、変
調のためのＣＯＳ、ＳＩＮ振幅の値を共通のＲＯＭから
読み出すようにしたものである。
構成を示す図である。図１５の従来例ではベースバンド
信号までのディジタル信号処理であったが、この例では
ＩＦ（中間周波数）信号までをディジタル信号処理で実
現している。すなわち、補間回路、セレクタ、反転回路
で構成されている。同相成分信号のＩチャネルと、直交
成分信号のＱチャネルがＣＯＳとＳＩＮで直交性がある
ことを利用し、つまりＣＯＳとＳＩＮの１周期のサンプ
ル値は同一値を切り換えて利用できることに着目し、変
調のためのＣＯＳ、ＳＩＮ振幅の値を共通のＲＯＭから
読み出すようにしたものである。
【０００５】図において、本願特許に関係ある部分とし
て、１３はセレクタ、１４はＣＯＳ及びＳＩＮサンプル
値発生回路、１５は乗算器である。この動作は以下のよ
うになる。入力信号のＩｃｈ、Ｑｃｈ信号は、ディジタ
ルフィルタを通り、更に補間回路で平滑化される。この
ロールオフ出力とキャルア正弦波サンプルとの乗算が乗
算器１５で行われるが、まず正弦波サンプルを１周期で
４サンプルとする。サンプル角を０、π／２、π、３π
／２度とすると、ＣＯＳ、ＳＩＮはそれぞれ１、０、−
１、０と、０、１、０、−１となる。このことからサン
プル値発生回路１４は、実は１と−１と０を発生するば
よい。更に、上記角度ではＳＩＮ、ＣＯＳは一方が１ま
たは−１の時は、他方は０であるので、乗算と同時加算
は乗算だけでよい。つまりＣＯＳまたはＳＩＮを選択す
るだけでよい。こうしてセレクタ１３と乗算器１５がデ
ィジタル変調を表現することになる。
て、１３はセレクタ、１４はＣＯＳ及びＳＩＮサンプル
値発生回路、１５は乗算器である。この動作は以下のよ
うになる。入力信号のＩｃｈ、Ｑｃｈ信号は、ディジタ
ルフィルタを通り、更に補間回路で平滑化される。この
ロールオフ出力とキャルア正弦波サンプルとの乗算が乗
算器１５で行われるが、まず正弦波サンプルを１周期で
４サンプルとする。サンプル角を０、π／２、π、３π
／２度とすると、ＣＯＳ、ＳＩＮはそれぞれ１、０、−
１、０と、０、１、０、−１となる。このことからサン
プル値発生回路１４は、実は１と−１と０を発生するば
よい。更に、上記角度ではＳＩＮ、ＣＯＳは一方が１ま
たは−１の時は、他方は０であるので、乗算と同時加算
は乗算だけでよい。つまりＣＯＳまたはＳＩＮを選択す
るだけでよい。こうしてセレクタ１３と乗算器１５がデ
ィジタル変調を表現することになる。
【０００６】
【発明が解決しようとする課題】従来のディジタル変調
器は、以上のように構成されており、キャリア正弦波サ
ンプル値までもディジタルで取り扱う場合でも、入力信
号のＩｃｈ、Ｑｃｈが独立の変調方式の場合にのみ適用
可能であり、もっと小規模なシステムで前サンプル時と
の差動動作をするディジタル位相変調の場合には適用で
きないという課題があった。
器は、以上のように構成されており、キャリア正弦波サ
ンプル値までもディジタルで取り扱う場合でも、入力信
号のＩｃｈ、Ｑｃｈが独立の変調方式の場合にのみ適用
可能であり、もっと小規模なシステムで前サンプル時と
の差動動作をするディジタル位相変調の場合には適用で
きないという課題があった。
【０００７】この発明は上記のような課題を解消するた
めになされたもので、Ｉｃｈ（ＣＯＳ）、Ｑｃｈ（ＳＩ
Ｎ）が独立でなくてもＩＦ信号をディジタル信号処理に
より実現できる、小規模なディジタル変調器を得ること
を目的とする。
めになされたもので、Ｉｃｈ（ＣＯＳ）、Ｑｃｈ（ＳＩ
Ｎ）が独立でなくてもＩＦ信号をディジタル信号処理に
より実現できる、小規模なディジタル変調器を得ること
を目的とする。
【０００８】
【課題を解決するための手段】この発明に係るディジタ
ル変調器は、入力信号列に対応する所定の信号列を記憶
するメモリと上記所定の信号列から第１の出力信号列及
び上記第１の出力信号列と定まった位相関係にある第２
の出力信号列を生成するスイッチで構成される再配列器
と、上記第１及び第２の出力信号列を波形整形する各波
形整形フィルタと、ディジタル変調のための正弦波値を
生成するデジタル変調発振器と、上記各フィルタの出力
と上記ディジタル変調用正弦波とを乗算・加算するイン
ターリーバ手段とを備えた。また請求項２の発明は、請
求項１の発明の再配列器を複数にし、それ以降の構成要
素も複数にしたもので、第１の入力信号列に対応する第
１の所定の信号列を記憶する第１のメモリと上記第１の
所定の信号列から第１の出力信号列及び第１の出力列と
定まった位相関係にある第２の出力信号列を生成する第
１及び第２のスイッチと、同様な構成で第２の入力信号
列に対して上記第１の入力信号列対応の第１、第２出力
信号列と同等な第３、第４の出力信号列を生成する第２
のメモリと第３及び第４のスイッチで構成される再配列
器と、上記第１ないし第４の出力信号列を波形整形する
各波形整形フィルタと、ディジタル変調のための複数の
正弦波値を生成するデジタル変調発振器と、上記各フィ
ルタの出力と上記ディジタル変調用正弦波とを乗算・加
算するインターリーバ手段とを備えた。
ル変調器は、入力信号列に対応する所定の信号列を記憶
するメモリと上記所定の信号列から第１の出力信号列及
び上記第１の出力信号列と定まった位相関係にある第２
の出力信号列を生成するスイッチで構成される再配列器
と、上記第１及び第２の出力信号列を波形整形する各波
形整形フィルタと、ディジタル変調のための正弦波値を
生成するデジタル変調発振器と、上記各フィルタの出力
と上記ディジタル変調用正弦波とを乗算・加算するイン
ターリーバ手段とを備えた。また請求項２の発明は、請
求項１の発明の再配列器を複数にし、それ以降の構成要
素も複数にしたもので、第１の入力信号列に対応する第
１の所定の信号列を記憶する第１のメモリと上記第１の
所定の信号列から第１の出力信号列及び第１の出力列と
定まった位相関係にある第２の出力信号列を生成する第
１及び第２のスイッチと、同様な構成で第２の入力信号
列に対して上記第１の入力信号列対応の第１、第２出力
信号列と同等な第３、第４の出力信号列を生成する第２
のメモリと第３及び第４のスイッチで構成される再配列
器と、上記第１ないし第４の出力信号列を波形整形する
各波形整形フィルタと、ディジタル変調のための複数の
正弦波値を生成するデジタル変調発振器と、上記各フィ
ルタの出力と上記ディジタル変調用正弦波とを乗算・加
算するインターリーバ手段とを備えた。
【０００９】
【作用】この発明におけるディジタル変調器は、再配列
器内のメモリに記憶されている出力信号列値が、入力値
対応で読み出され、更に出力のＩｃｈとＱｃｈの関係か
ら、他チャンネルには対応位相値が選択されて共にフィ
ルタに与えられる。フィルタ出力はディジタル変調・加
算されて（実際にはディジタル変調値が選択されて）、
出力としてＤ／Ａ変換器に与えられる。
器内のメモリに記憶されている出力信号列値が、入力値
対応で読み出され、更に出力のＩｃｈとＱｃｈの関係か
ら、他チャンネルには対応位相値が選択されて共にフィ
ルタに与えられる。フィルタ出力はディジタル変調・加
算されて（実際にはディジタル変調値が選択されて）、
出力としてＤ／Ａ変換器に与えられる。
【００１０】
【実施例】実施例１．従来のディジタル変調器がＩｃ
ｈ、Ｑｃｈでは独立な信号に対して考慮されていたのに
対し、これをＩｃｈ、Ｑｃｈが関連して変化する信号に
対しても適用可能なよう拡張した発明を説明する。図１
は、本発明の第１の実施例を示す図である。本実施例
は、本願のディジタル変調器を狭帯域ＭＳＫ（ＧＭＳＫ
など）及びπ／２シフトＢＰＳＫに適用した例である。
まず、構成を述べる。図において、２１は入力信号系列
Ｉn ｛∈±１｝の入力端子であり、２２は入力データを
再配列してａn 、ｂn 、｛∈±１，０｝２ｃｈに出力す
る再配列器である。２３はａn を入力して、その入力系
列に応じて波形整形されたベースバンド信号を出力する
第１の波形整形フィルタ、同様に２４はｂn を入力し
て、その入力系列に応じて波形整形されたベースバンド
信号を出力する第２の波形整形フィルタである。２５は
波形整形フィルタ２３の出力をＩＦ周波数の１／(4N)倍
周期（Ｎは整数）で補間する第１の補間回路、２６は波
形整形フィルタ４の出力をＩＦ周波数の１／(4N)倍周期
（Ｎは整数）で補間する第２の補間回路である。２７は
コントローラ２８のコントロール信号に従って第１、第
２の補間回路出力を選択・反転し、ディジタルＩＦ変調
信号を作成するインタリーバ・反転回路で、２８は補間
回路動作周期及びＩＦ周波数の１／(4M)倍周期（Ｍは整
数：Ｎ≧Ｍ）でインタリーバ・反転回路２７のコントロ
ール信号を出力するコントローラである。２９はインタ
リーバ・反転回路２７で作成されたディジタルＩＦ変調
信号をＤ／Ａ変換するＤ／Ａ変換器、３０はＤ／Ａ変換
器２９出力の高調波成分を除去する低域通過フィルタ
で、３１は低域通過フィルタ３０出力を外部に出力する
出力端子である。
ｈ、Ｑｃｈでは独立な信号に対して考慮されていたのに
対し、これをＩｃｈ、Ｑｃｈが関連して変化する信号に
対しても適用可能なよう拡張した発明を説明する。図１
は、本発明の第１の実施例を示す図である。本実施例
は、本願のディジタル変調器を狭帯域ＭＳＫ（ＧＭＳＫ
など）及びπ／２シフトＢＰＳＫに適用した例である。
まず、構成を述べる。図において、２１は入力信号系列
Ｉn ｛∈±１｝の入力端子であり、２２は入力データを
再配列してａn 、ｂn 、｛∈±１，０｝２ｃｈに出力す
る再配列器である。２３はａn を入力して、その入力系
列に応じて波形整形されたベースバンド信号を出力する
第１の波形整形フィルタ、同様に２４はｂn を入力し
て、その入力系列に応じて波形整形されたベースバンド
信号を出力する第２の波形整形フィルタである。２５は
波形整形フィルタ２３の出力をＩＦ周波数の１／(4N)倍
周期（Ｎは整数）で補間する第１の補間回路、２６は波
形整形フィルタ４の出力をＩＦ周波数の１／(4N)倍周期
（Ｎは整数）で補間する第２の補間回路である。２７は
コントローラ２８のコントロール信号に従って第１、第
２の補間回路出力を選択・反転し、ディジタルＩＦ変調
信号を作成するインタリーバ・反転回路で、２８は補間
回路動作周期及びＩＦ周波数の１／(4M)倍周期（Ｍは整
数：Ｎ≧Ｍ）でインタリーバ・反転回路２７のコントロ
ール信号を出力するコントローラである。２９はインタ
リーバ・反転回路２７で作成されたディジタルＩＦ変調
信号をＤ／Ａ変換するＤ／Ａ変換器、３０はＤ／Ａ変換
器２９出力の高調波成分を除去する低域通過フィルタ
で、３１は低域通過フィルタ３０出力を外部に出力する
出力端子である。
【００１１】初めに入力信号の一般的な性質を説明す
る。データ系列｛Ｉn ｝によって、π／２シフトＢＰＳ
Ｋ変調された信号波形は以下のように表現できる。これ
を複素表現すれば、（１）式となり、実数表現では
（２）式の形となる。
る。データ系列｛Ｉn ｝によって、π／２シフトＢＰＳ
Ｋ変調された信号波形は以下のように表現できる。これ
を複素表現すれば、（１）式となり、実数表現では
（２）式の形となる。
【００１２】
【数１】
【００１３】ここでｇ（ｔ）は送信ベースバンド信号の
インパルス応答波形、Ｔｓはシンボル周期、ωc はキャ
リア角周波数である。（２）式を変形すると以下の
（３）式となる。いま、データ系列｛Ｉn ｝を２つの系
列｛ａn ｝、｛ｂn ｝に分けて考えると（４）式の表現
となる。これを適用すると、（３）式は（５）式のよう
に書き換えられる。
インパルス応答波形、Ｔｓはシンボル周期、ωc はキャ
リア角周波数である。（２）式を変形すると以下の
（３）式となる。いま、データ系列｛Ｉn ｝を２つの系
列｛ａn ｝、｛ｂn ｝に分けて考えると（４）式の表現
となる。これを適用すると、（３）式は（５）式のよう
に書き換えられる。
【００１４】
【数２】
【００１５】さて、再配列器２２は、データ系列｛Ｉ
n ｝を（４）式に従って、２つのサブ系列｛ａn ｝、
｛ｂn ｝に再配列する。次に、再配列された２つのサブ
系列｛ａn ｝、｛ｂn ｝はそれぞれ波形整形フィルタ２
３、２４に入力され、（６）式で表される帯域制限され
た送信ベースバンド信号｛ａ´K ｝、｛ｂ´K ｝に変換
される。そうすると、実数表現の信号波形は（７）式で
表現される。
n ｝を（４）式に従って、２つのサブ系列｛ａn ｝、
｛ｂn ｝に再配列する。次に、再配列された２つのサブ
系列｛ａn ｝、｛ｂn ｝はそれぞれ波形整形フィルタ２
３、２４に入力され、（６）式で表される帯域制限され
た送信ベースバンド信号｛ａ´K ｝、｛ｂ´K ｝に変換
される。そうすると、実数表現の信号波形は（７）式で
表現される。
【００１６】
【数３】
【００１７】（７）式で、Ｔf は波形整形フィルタ回路
の動作周期、ｋは整数を示す。一般にＴｓ／Ｔf は２以
上の数値が選ばれる。波形整形された信号｛ａ´K ｝
は、補間回路２５に入力される。補間回路２５は、波形
整形フィルタ２３出力をＩＦ周波数の１／(4M)倍周期
（Ｍは整数）で補間する第１の補間回路である。同様
に、２６は波形整形フィルタ２４出力をＩＦ周波数の１
／(4M)倍周期（Ｍは整数）で補間する第２の補間回路で
ある。図２は補間の状態を示す一例であり、オーバーサ
ンプル４の波形整形フィルタ出力をさらに４倍サンプル
に補間している。この場合、ＩＦ周波数はＴｓ／４にな
る。ここで、ａ´K を補間した補間回路２８出力をＡｉ
とし、同様に、ｂ´K を補間した出力をＢｉとする。
の動作周期、ｋは整数を示す。一般にＴｓ／Ｔf は２以
上の数値が選ばれる。波形整形された信号｛ａ´K ｝
は、補間回路２５に入力される。補間回路２５は、波形
整形フィルタ２３出力をＩＦ周波数の１／(4M)倍周期
（Ｍは整数）で補間する第１の補間回路である。同様
に、２６は波形整形フィルタ２４出力をＩＦ周波数の１
／(4M)倍周期（Ｍは整数）で補間する第２の補間回路で
ある。図２は補間の状態を示す一例であり、オーバーサ
ンプル４の波形整形フィルタ出力をさらに４倍サンプル
に補間している。この場合、ＩＦ周波数はＴｓ／４にな
る。ここで、ａ´K を補間した補間回路２８出力をＡｉ
とし、同様に、ｂ´K を補間した出力をＢｉとする。
【００１８】次に、コントローラ２８の動作について説
明する。（５）式より、π／２シフトＢＰＳＫ信号を表
現するには以下の２つの搬送波が必要であることが分か
る。 Ａｃ（ｔ）＝ｃｏｓ（ωc ｔ） Ｂｃ（ｔ）＝−ｓｉｎ（ωc ｔ） 搬送波のサンプル点を、角度０、π／２、π、３π／２
ととっていくことにする。図３に各搬送波のサンプル値
系列を示す。こうすると、各搬送波のサンプル系列値は
交互に値を有しており、ある搬送波が±１の場合は他の
搬送波は必ず０になっている。よって、変調信号は、次
の（８）式、（９）式で表現できる。
明する。（５）式より、π／２シフトＢＰＳＫ信号を表
現するには以下の２つの搬送波が必要であることが分か
る。 Ａｃ（ｔ）＝ｃｏｓ（ωc ｔ） Ｂｃ（ｔ）＝−ｓｉｎ（ωc ｔ） 搬送波のサンプル点を、角度０、π／２、π、３π／２
ととっていくことにする。図３に各搬送波のサンプル値
系列を示す。こうすると、各搬送波のサンプル系列値は
交互に値を有しており、ある搬送波が±１の場合は他の
搬送波は必ず０になっている。よって、変調信号は、次
の（８）式、（９）式で表現できる。
【００１９】 ｓｒ（ｋＴｆ）＝ａ´K ｃｏｓ（ωc ｋＴｆ） −ｂ´K ｓｉｎ（ωc ｋＴｆ） （８） ｓｒ（ｉＴｃ）＝Ａｉｃｏｓ（ωc ｉＴｃ） −Ｂｉｓｉｎ（ωc ｉＴｃ） （９） ここでＴｃは補間回路の動作周期である。また、搬送波
周波数の１／(4M)倍周期で動作する以下の系列は（９）
式と等価である。
周波数の１／(4M)倍周期で動作する以下の系列は（９）
式と等価である。
【００２０】
【数４】
【００２１】つまり、ディジタルＩＦ信号は（１０）式
で表されるように、Ａｉ、Ｂｉを選択して出力し、２サ
ンプル周期で反転させることで実現できる。即ち、コン
トローラ２８はインタリーバ・反転回路２７に、（１
０）式で与えられる動作を実現するための制御信号を送
出する。具体的には、図４にコントローラ２８がインタ
リーバ・反転回路２７に与える制御信号の一例を示す。
で表されるように、Ａｉ、Ｂｉを選択して出力し、２サ
ンプル周期で反転させることで実現できる。即ち、コン
トローラ２８はインタリーバ・反転回路２７に、（１
０）式で与えられる動作を実現するための制御信号を送
出する。具体的には、図４にコントローラ２８がインタ
リーバ・反転回路２７に与える制御信号の一例を示す。
【００２２】インタリーバ・反転回路２７はコントロー
ル信号をうけて、２つの補間回路出力を選択・反転して
出力する。図５に各補問回路出力Ａ（ｔ）、Ｂ（ｔ）出
力とインタリーバ・反転回路２７の出力の一例を示す。
次に、インタリーバ・反転回路２８出力値は、Ｄ／Ａ変
換器２９でＤ／Ａ変換される。そして、Ｄ／Ａ変換器２
９出力信号は、低域通過フィルタ３０で高調波成分が除
去されてアナログＩＦ変調信号になる。この時、低域通
過フィルタ３０は、ＩＦ周波数の４倍以上にある高調波
成分を除去する帯域に設定する。上記説明を周波数対応
で説明しておく。即ち、図６（ａ）にインタリーバ・反
転回路２７出力のスペクトルを、図６（ｂ）にＤ／Ａ変
換器２９出力のスペクトルを、図６（ｃ）に低域通過フ
ィルタ３０出力のスペクトルを示す。
ル信号をうけて、２つの補間回路出力を選択・反転して
出力する。図５に各補問回路出力Ａ（ｔ）、Ｂ（ｔ）出
力とインタリーバ・反転回路２７の出力の一例を示す。
次に、インタリーバ・反転回路２８出力値は、Ｄ／Ａ変
換器２９でＤ／Ａ変換される。そして、Ｄ／Ａ変換器２
９出力信号は、低域通過フィルタ３０で高調波成分が除
去されてアナログＩＦ変調信号になる。この時、低域通
過フィルタ３０は、ＩＦ周波数の４倍以上にある高調波
成分を除去する帯域に設定する。上記説明を周波数対応
で説明しておく。即ち、図６（ａ）にインタリーバ・反
転回路２７出力のスペクトルを、図６（ｂ）にＤ／Ａ変
換器２９出力のスペクトルを、図６（ｃ）に低域通過フ
ィルタ３０出力のスペクトルを示す。
【００２３】実施例２．本実施例は、Ｉｃｈ、Ｑｃｈが
共に特定の関係で順次変化する信号側に適用したディジ
タル変調器の例を説明する。その具体例として、以下、
π／４シフトＱＰＳＫ変調器に適用した例を述べる。図
７は、本発明の実施例２を示す図である。図において、
４１はＩｃｈ入力系列Ｉn ｛±１｝の入力端子で、４２
はＱｃｈ入力系列Ｑn ｛∈±１｝の入力端子、４３は
Ｉ、Ｑ２ｃｈ入力データを再配列して、ａn 、ｂn 、ｃ
n 、ｄn ｛∈±１，０｝４ｃｈを出力する再配列器であ
る。４４はａn を入力して、その入力系列に応じて波形
整形されたベースバンド信号を出力する第１の波形整形
フィルタ、同様に４５、４６、４７はそれぞれｂn 、ｃ
n 、ｄn を入力して、その入力系列に応じて波形整形さ
れたベースバンド信号を出力する第２、第３、第４の波
形整形フィルタである。４８は波形整形フィルタ４４の
出力をＩＦ周波数の１／(8N)倍周期（Ｎは整数）で補間
する第１の補間回路、同様に、４９、５０、５１はそれ
ぞれ波形整形フィルタ４５、４６、４７の出力をＩＦ周
波数の１／(8N)倍周期（Ｎは整数）補間する第２、第
３、第４の補間回路である。５２はコントローラ５３の
コントロール信号に従って第１、第２、第３、第４の補
間回路出力を選択・反転し、ディジタルＩＦ変調信号を
作成するインタリーバ・反転回路であり、５３はＩＦ周
波数の１／(8M)倍周期（Ｍは整数：Ｎ≧Ｍ）でインタリ
ーバ・反転回路５２のコントロール信号を出力するコン
トローラである。５４はインタリーバ・反転回路５２で
作成されたディジタルＩＦ変調信号をＤ／Ａ変換するＤ
／Ａ変換器で、５５はＤ／Ａ変換器５４出力の高調波成
分を除去する低域通過フィルタ、５６は低域通過フィル
タ５５出力を外部に出力する出力端子である。
共に特定の関係で順次変化する信号側に適用したディジ
タル変調器の例を説明する。その具体例として、以下、
π／４シフトＱＰＳＫ変調器に適用した例を述べる。図
７は、本発明の実施例２を示す図である。図において、
４１はＩｃｈ入力系列Ｉn ｛±１｝の入力端子で、４２
はＱｃｈ入力系列Ｑn ｛∈±１｝の入力端子、４３は
Ｉ、Ｑ２ｃｈ入力データを再配列して、ａn 、ｂn 、ｃ
n 、ｄn ｛∈±１，０｝４ｃｈを出力する再配列器であ
る。４４はａn を入力して、その入力系列に応じて波形
整形されたベースバンド信号を出力する第１の波形整形
フィルタ、同様に４５、４６、４７はそれぞれｂn 、ｃ
n 、ｄn を入力して、その入力系列に応じて波形整形さ
れたベースバンド信号を出力する第２、第３、第４の波
形整形フィルタである。４８は波形整形フィルタ４４の
出力をＩＦ周波数の１／(8N)倍周期（Ｎは整数）で補間
する第１の補間回路、同様に、４９、５０、５１はそれ
ぞれ波形整形フィルタ４５、４６、４７の出力をＩＦ周
波数の１／(8N)倍周期（Ｎは整数）補間する第２、第
３、第４の補間回路である。５２はコントローラ５３の
コントロール信号に従って第１、第２、第３、第４の補
間回路出力を選択・反転し、ディジタルＩＦ変調信号を
作成するインタリーバ・反転回路であり、５３はＩＦ周
波数の１／(8M)倍周期（Ｍは整数：Ｎ≧Ｍ）でインタリ
ーバ・反転回路５２のコントロール信号を出力するコン
トローラである。５４はインタリーバ・反転回路５２で
作成されたディジタルＩＦ変調信号をＤ／Ａ変換するＤ
／Ａ変換器で、５５はＤ／Ａ変換器５４出力の高調波成
分を除去する低域通過フィルタ、５６は低域通過フィル
タ５５出力を外部に出力する出力端子である。
【００２４】ところで、データ系列｛Ｉn ，Ｑn ｝によ
って、π／４シフトＱＰＳＫ変調された信号波形は以下
のように表現できる。これを複素表現すれば、（１１）
式となり、また実数表現では（１２）式の形となる。
って、π／４シフトＱＰＳＫ変調された信号波形は以下
のように表現できる。これを複素表現すれば、（１１）
式となり、また実数表現では（１２）式の形となる。
【００２５】
【数５】
【００２６】ここでｇ（ｔ）は送信ベースバンド信号の
インパルス応答波形、Ｔｓはシンボル周期、ωc はキャ
リア角周波数である。（２）式を変形すると以下の（１
３）式となる。またデータ系列｛Ｉn ，Ｑn ｝を４つの
サブ系列｛ａn ｝、｛ｂn ｝、｛ｃn｝、｛ｄn ｝で表
現すると（１４）式のようになる。この時、（１３）式
は（１５）式で表現できる。
インパルス応答波形、Ｔｓはシンボル周期、ωc はキャ
リア角周波数である。（２）式を変形すると以下の（１
３）式となる。またデータ系列｛Ｉn ，Ｑn ｝を４つの
サブ系列｛ａn ｝、｛ｂn ｝、｛ｃn｝、｛ｄn ｝で表
現すると（１４）式のようになる。この時、（１３）式
は（１５）式で表現できる。
【００２７】
【数６】
【００２８】さて、再配列器４３は、データ系列｛Ｉ
n ，Ｑn ｝を（１４）式に従って、４つのサブ系列｛ａ
n ｝、｛ｂn ｝、｛ｃn ｝、｛ｄn ｝に再配列する。図
８に再配列の一例を示す。即ち、再配列器は、実際には
ＲＯＭの記憶値をそのまま、または反転、またはそうで
はなくて“０”をスイッチ選択していく。次に、再配列
された４つのサブ系列｛ａn ｝、｛ｂn ｝、｛ｃn ｝、
｛ｄn ｝はそれぞれ波形整形フィルタ４４、４５、４
６、４７に入力され、（１６）式表現の帯域制限された
送信ベースバンド信号｛ａ´k ｝、｛ｂ´k ｝、｛ｃ´
k ｝、｛ｄ´k ｝に変換される。従って信号波形は（１
７）式で表される。
n ，Ｑn ｝を（１４）式に従って、４つのサブ系列｛ａ
n ｝、｛ｂn ｝、｛ｃn ｝、｛ｄn ｝に再配列する。図
８に再配列の一例を示す。即ち、再配列器は、実際には
ＲＯＭの記憶値をそのまま、または反転、またはそうで
はなくて“０”をスイッチ選択していく。次に、再配列
された４つのサブ系列｛ａn ｝、｛ｂn ｝、｛ｃn ｝、
｛ｄn ｝はそれぞれ波形整形フィルタ４４、４５、４
６、４７に入力され、（１６）式表現の帯域制限された
送信ベースバンド信号｛ａ´k ｝、｛ｂ´k ｝、｛ｃ´
k ｝、｛ｄ´k ｝に変換される。従って信号波形は（１
７）式で表される。
【００２９】
【数７】
【００３０】ここで、Ｔf は波形整形フィルタ回路の動
作周期、ｋは整数を示す。一般にＴｓ／Ｔf は２以上の
数値が選ばれる。図９に波形整形フィルタ４４の構成例
を示す。図９において、６０はサブ系列｛ａn ：±１，
０｝の入力端子で、６１はＴs 周期で動作するシフトレ
ジスタ、６２はＴｓ／Ｎ＝Ｔf 周期で動作するＮ進カウ
ンタ、６３は、シフトレジスタ６１の出力とＮ進カウン
タ６２の出力をアドレスとして、記憶しているベースバ
ンド波形を出力するＲＯＭであり、２４は出力端子であ
る。他の波形整形フィルタ４５、４６、４７も同様な構
成で実現できる。なお、本波形整形フィルタは、通常の
ＦＩＲ及びＩＩＲで構成してもよい。次に、波形整形さ
れた信号｛ａ´k ｝は、補間回路４８に入力される。補
間回路４８は、波形整形フィルタ４４出力をＩＦ周波数
の１／(8M)倍周期（Ｍは整数）で補間する第１の補間回
路である。同様に、４９、５０、５１はそれぞれ波形整
形フィルタ４５、４６、４７出力をＩＦ周波数の１／(8
M)倍周期（Ｍは整数）で補間する第２、第３、第４の補
間回路である。図４は補間の状態を示す一例であり、オ
ーバーサンプル４の波形整形フィルタ出力をさらに８倍
サンプルに補間している。この場合、ＩＦ周波数はＴｓ
／４になる。ここで、ａ´k を補間した補間回路８出力
をＡｉ、同様に、ｂ´k 、ｃ´k 、ｄ´k を補間した出
力をそれぞれＢｉ、Ｃｉ、Ｄｉとする。
作周期、ｋは整数を示す。一般にＴｓ／Ｔf は２以上の
数値が選ばれる。図９に波形整形フィルタ４４の構成例
を示す。図９において、６０はサブ系列｛ａn ：±１，
０｝の入力端子で、６１はＴs 周期で動作するシフトレ
ジスタ、６２はＴｓ／Ｎ＝Ｔf 周期で動作するＮ進カウ
ンタ、６３は、シフトレジスタ６１の出力とＮ進カウン
タ６２の出力をアドレスとして、記憶しているベースバ
ンド波形を出力するＲＯＭであり、２４は出力端子であ
る。他の波形整形フィルタ４５、４６、４７も同様な構
成で実現できる。なお、本波形整形フィルタは、通常の
ＦＩＲ及びＩＩＲで構成してもよい。次に、波形整形さ
れた信号｛ａ´k ｝は、補間回路４８に入力される。補
間回路４８は、波形整形フィルタ４４出力をＩＦ周波数
の１／(8M)倍周期（Ｍは整数）で補間する第１の補間回
路である。同様に、４９、５０、５１はそれぞれ波形整
形フィルタ４５、４６、４７出力をＩＦ周波数の１／(8
M)倍周期（Ｍは整数）で補間する第２、第３、第４の補
間回路である。図４は補間の状態を示す一例であり、オ
ーバーサンプル４の波形整形フィルタ出力をさらに８倍
サンプルに補間している。この場合、ＩＦ周波数はＴｓ
／４になる。ここで、ａ´k を補間した補間回路８出力
をＡｉ、同様に、ｂ´k 、ｃ´k 、ｄ´k を補間した出
力をそれぞれＢｉ、Ｃｉ、Ｄｉとする。
【００３１】次に、コントローラ５３の動作について説
明する。（１５）式より、π／４シフトＱＰＳＫ信号を
表現するには以下の（１８）式の４つの搬送波が必要で
あることが分かる。 Ａｃ（ｔ）＝ｃｏｓ（ωc ｔ） Ｂｃ（ｔ）＝−ｓｉｎ（ωc ｔ） Ｃｃ（ｔ）＝ｃｏｓ（ωc ｔ＋π／４） Ｄｃ（ｔ）＝−ｓｉｎ（ωc ｔ＋π／４） （１８） 図１１に各搬送波のサンプル値系列を示す。この場合
も、実施例１と同様、まず、サンプルは搬送波１周期の
４点で行う。例えば、図１１（ａ）はＡｃ（ｔ）のサン
プル値系列を表しており、の部分は１周期４サンプル
（１，０，−１，０の繰り返し）した場合で、次に、×
の部分は、各サンプル間に０挿入を行った場合である。
これによって、Ａｃ（ｔ）のサンプル値系列は０挿入し
た１周期８サンプル（１，０，０，０，−１，０，０，
０の繰り返し）で表現できる。同様に、図１１（ｂ）、
（ｃ）、（ｄ）で示されるように、Ｂｃ（ｔ）、Ｃｃ
（ｔ）、Ｄｃ（ｔ）も０挿入した１周期８サンプルのサ
ンプル値系列で表現できる。
明する。（１５）式より、π／４シフトＱＰＳＫ信号を
表現するには以下の（１８）式の４つの搬送波が必要で
あることが分かる。 Ａｃ（ｔ）＝ｃｏｓ（ωc ｔ） Ｂｃ（ｔ）＝−ｓｉｎ（ωc ｔ） Ｃｃ（ｔ）＝ｃｏｓ（ωc ｔ＋π／４） Ｄｃ（ｔ）＝−ｓｉｎ（ωc ｔ＋π／４） （１８） 図１１に各搬送波のサンプル値系列を示す。この場合
も、実施例１と同様、まず、サンプルは搬送波１周期の
４点で行う。例えば、図１１（ａ）はＡｃ（ｔ）のサン
プル値系列を表しており、の部分は１周期４サンプル
（１，０，−１，０の繰り返し）した場合で、次に、×
の部分は、各サンプル間に０挿入を行った場合である。
これによって、Ａｃ（ｔ）のサンプル値系列は０挿入し
た１周期８サンプル（１，０，０，０，−１，０，０，
０の繰り返し）で表現できる。同様に、図１１（ｂ）、
（ｃ）、（ｄ）で示されるように、Ｂｃ（ｔ）、Ｃｃ
（ｔ）、Ｄｃ（ｔ）も０挿入した１周期８サンプルのサ
ンプル値系列で表現できる。
【００３２】ここで、図１１（ａ）〜（ｄ）をみると、
各搬送波のサンプル値系列は交互に値を有しており、あ
る搬送波が±１の場合は他の３つの搬送波は必ず０にな
っている。よって、変調信号は、次の（１９）式、（２
０）式で表現できる。 ｓｒ（ｋＴｆ）＝ａ´k ｃｏｓ（ωc ｋＴｆ） −ｂ´k ｓｉｎ（ωc ｋＴｆ） ＋ｃ´k ｃｏｓ（ωc ｋＴｆ＋π／４） −ｄ´k ｓｉｎ（ωc ｋＴｆ＋π／４） （１９） ｓｒ（ｉＴｃ）＝Ａｉｃｏｓ（ωc ｉＴｃ） −Ｂｉｓｉｎ（ωc ｉＴｃ） ＋Ｃｉｃｏｓ（ωc ｉＴｃ＋π／４） −Ｄｉｓｉｎ（ωc ｉＴｃ＋π／４） （２０） ここでＴｃは補間回路の動作周期である。また搬送波周
波数の１／(8M)倍周期で動作する以下の系列は（２０）
式と等価である。
各搬送波のサンプル値系列は交互に値を有しており、あ
る搬送波が±１の場合は他の３つの搬送波は必ず０にな
っている。よって、変調信号は、次の（１９）式、（２
０）式で表現できる。 ｓｒ（ｋＴｆ）＝ａ´k ｃｏｓ（ωc ｋＴｆ） −ｂ´k ｓｉｎ（ωc ｋＴｆ） ＋ｃ´k ｃｏｓ（ωc ｋＴｆ＋π／４） −ｄ´k ｓｉｎ（ωc ｋＴｆ＋π／４） （１９） ｓｒ（ｉＴｃ）＝Ａｉｃｏｓ（ωc ｉＴｃ） −Ｂｉｓｉｎ（ωc ｉＴｃ） ＋Ｃｉｃｏｓ（ωc ｉＴｃ＋π／４） −Ｄｉｓｉｎ（ωc ｉＴｃ＋π／４） （２０） ここでＴｃは補間回路の動作周期である。また搬送波周
波数の１／(8M)倍周期で動作する以下の系列は（２０）
式と等価である。
【００３３】
【数８】
【００３４】つまり、ディジタルＩＦ信号は、（２１）
式のようにＤｉ、Ｂｉ、Ｃｉ、Ａｉを選択して出力し、
４サンプル周期で反転させることで実現できる。即ち、
コントローラ５３はインタリーバ・反転回路５２に（２
１）式で与えられる動作を実現するための制御信号を送
出する。図１２にコントローラ１３がインタリーバ・反
転回路５２に与える制御信号の一例を示す。インタリー
バ・反転回路５２はコントロール信号をうけて、４つの
補間回路出力を選択・反転して出力する。図１３に各補
間回路出力Ａ（ｔ）、Ｂ（ｔ）、Ｃ（ｔ）、Ｄ（ｔ）出
力とインタリーバ・反転回路５２の出力の一例を示す。
次にインタリーバ・反転回路５２出力値は、Ｄ／Ａ変換
器５４でＤ／Ａ変換される。そして、Ｄ／Ａ変換器５４
出力信号は、低域通過フィルタ５５で高調波成分が除去
され、アナログＩＦ変調信号になる。この時、低域通過
フィルタ５５はＩＦ周波数の４倍以上にある高調波成分
を除去する帯域に設定する。上記関係を周波数帯域対応
で説明すると図１４のようになる。即ち、図１４（ａ）
にインタリーバ・反転回路５２出力のスペクトルを、図
１４（ｂ）にＤ／Ａ変換器５４出力のスペクトルを、図
１４（ｃ）に低域通過フィルタ５５出力のスペクトルを
示す。
式のようにＤｉ、Ｂｉ、Ｃｉ、Ａｉを選択して出力し、
４サンプル周期で反転させることで実現できる。即ち、
コントローラ５３はインタリーバ・反転回路５２に（２
１）式で与えられる動作を実現するための制御信号を送
出する。図１２にコントローラ１３がインタリーバ・反
転回路５２に与える制御信号の一例を示す。インタリー
バ・反転回路５２はコントロール信号をうけて、４つの
補間回路出力を選択・反転して出力する。図１３に各補
間回路出力Ａ（ｔ）、Ｂ（ｔ）、Ｃ（ｔ）、Ｄ（ｔ）出
力とインタリーバ・反転回路５２の出力の一例を示す。
次にインタリーバ・反転回路５２出力値は、Ｄ／Ａ変換
器５４でＤ／Ａ変換される。そして、Ｄ／Ａ変換器５４
出力信号は、低域通過フィルタ５５で高調波成分が除去
され、アナログＩＦ変調信号になる。この時、低域通過
フィルタ５５はＩＦ周波数の４倍以上にある高調波成分
を除去する帯域に設定する。上記関係を周波数帯域対応
で説明すると図１４のようになる。即ち、図１４（ａ）
にインタリーバ・反転回路５２出力のスペクトルを、図
１４（ｂ）にＤ／Ａ変換器５４出力のスペクトルを、図
１４（ｃ）に低域通過フィルタ５５出力のスペクトルを
示す。
【００３５】
【発明の効果】以上のようにこの発明によれば、ディジ
タル変調器において、入力信号列に対応する所定の信号
列を記憶するメモリとこの所定の信号列から第１と第２
の出力信号列を生成するスイッチで構成される再配列器
と、各波形整形フィルタと、ディジタル変調発振器と、
これらを乗算・加算するインタリーバ手段とを備えたの
で、主として差動方式に多い入力信号がＩｃｈ、Ｑｃｈ
独立でないディジタル変調器を小規模で実現できる効果
がある。
タル変調器において、入力信号列に対応する所定の信号
列を記憶するメモリとこの所定の信号列から第１と第２
の出力信号列を生成するスイッチで構成される再配列器
と、各波形整形フィルタと、ディジタル変調発振器と、
これらを乗算・加算するインタリーバ手段とを備えたの
で、主として差動方式に多い入力信号がＩｃｈ、Ｑｃｈ
独立でないディジタル変調器を小規模で実現できる効果
がある。
【図１】本発明の一実施例であるディジタル変調器の構
成図である。
成図である。
【図２】実施例１の変調器の補間を説明する図である。
【図３】実施例１における搬送波のサンプリングタイミ
ングを説明する図である。
ングを説明する図である。
【図４】実施例１のコントローラの制御信号を説明する
図である。
図である。
【図５】実施例１の構成の各出力信号を説明する図であ
る。
る。
【図６】実施例１の構成の各出力の周波数スペクトラム
を示す図である。
を示す図である。
【図７】本発明の他の実施例であるディジタル変調器の
構成図である。
構成図である。
【図８】実施例２の再配列器の動作を説明し、出力信号
を示す図である。
を示す図である。
【図９】実施例２の波形整形フィルタの構成図である。
【図１０】実施例２のディジタル変調器の補間を説明す
る図である。
る図である。
【図１１】実施例２における搬送波のサンプリングタイ
ミングを説明する図である。
ミングを説明する図である。
【図１２】実施例２におけるコントローラの制御動作を
説明する図である。
説明する図である。
【図１３】実施例２の構成の各出力信号を説明する図で
ある。
ある。
【図１４】実施例２の構成の各出力の周波数スペクトラ
ムを示す図である。
ムを示す図である。
【図１５】従来のディジタル変調器の一例を示す構成図
である。
である。
【図１６】従来の他のディジタル変調器の例を示す構成
図である。
図である。
２２，４３ 再配列器 ２３，２４ 波形整形フィルタ ２５，２６ 補間回路 ２７，５２ インタリーバ・反転回路 ２８，５３ コントローラ ２９，５４ Ｄ／Ａ変換器 ３０，５５ 低域通過フィルタ ４４，４５，４６，４７ 波形整形フィルタ ４８，４９，５０，５１ 補間回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年６月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【産業上の利用分野】この発明は、ディジタルの多値信
号を信号処理し、波形整形してアナログ変調信号として
出力するディジタル変調器に関するものである。
号を信号処理し、波形整形してアナログ変調信号として
出力するディジタル変調器に関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】従来、必要な変調されたアナログ信号を
得るために、ディジタル信号処理を用いた方法が幾つか
考えられている。図１５は従来のディジタル変調器のベ
ースバンド波形整形部の一例を示した構成図である。１
ａ、１ｂはシフトレジスタ、２はクロック発生回路、３
ａ、３ｂは出力信号値すなわち帯域制限されたベースバ
ンド波形が書き込まれたＲＯＭ、１１は出力選択用セレ
クタ、４はＤ／Ａ変換器である。この回路はπ／４シフ
トＱＰＳＫ変調器に使用された例である。次にこの動作
を説明する。一般に、π／４シフトＱＰＳＫ変調器は、
入力のデータ信号に対して信号マッピング回路で位相平
面上にマッピングされ、同相成分信号とその直交成分信
号とに分けられる。これらの成分信号は、図１５のディ
ジタル変調器でアナログ信号すなわちベースバンド波形
に変えられ、その出力は、直交変調回路で必要な変調出
力として取り出される。
得るために、ディジタル信号処理を用いた方法が幾つか
考えられている。図１５は従来のディジタル変調器のベ
ースバンド波形整形部の一例を示した構成図である。１
ａ、１ｂはシフトレジスタ、２はクロック発生回路、３
ａ、３ｂは出力信号値すなわち帯域制限されたベースバ
ンド波形が書き込まれたＲＯＭ、１１は出力選択用セレ
クタ、４はＤ／Ａ変換器である。この回路はπ／４シフ
トＱＰＳＫ変調器に使用された例である。次にこの動作
を説明する。一般に、π／４シフトＱＰＳＫ変調器は、
入力のデータ信号に対して信号マッピング回路で位相平
面上にマッピングされ、同相成分信号とその直交成分信
号とに分けられる。これらの成分信号は、図１５のディ
ジタル変調器でアナログ信号すなわちベースバンド波形
に変えられ、その出力は、直交変調回路で必要な変調出
力として取り出される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】一般的には、π／４シフトのように、入力
信号の値が多数の組み合わせがあり得る場合には、対応
するベースバンド波形信号を生成するために多数のメモ
リ領域を用いなければならない。図１５に示す構成例で
は、これを大幅に減らすため、出力信号値が書き込まれ
たＲＯＭには１種類のディジタル値が書き込まれている
だけである。そしてシフトレジスタを２つ設けて、入力
信号を分けて入力し、ＲＯＭに書かれた値を選択して出
力させるようにする。セレクタがこれらのＲＯＭ出力を
交互に切り換えてＤ／Ａに出力するので、ＲＯＭの記憶
容量は少なくて済む。
信号の値が多数の組み合わせがあり得る場合には、対応
するベースバンド波形信号を生成するために多数のメモ
リ領域を用いなければならない。図１５に示す構成例で
は、これを大幅に減らすため、出力信号値が書き込まれ
たＲＯＭには１種類のディジタル値が書き込まれている
だけである。そしてシフトレジスタを２つ設けて、入力
信号を分けて入力し、ＲＯＭに書かれた値を選択して出
力させるようにする。セレクタがこれらのＲＯＭ出力を
交互に切り換えてＤ／Ａに出力するので、ＲＯＭの記憶
容量は少なくて済む。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】図１６は、従来の他のディジタル変調器の
構成を示す図である。図１５の従来例ではベースバンド
信号までのディジタル信号処理であったが、この例では
ＩＦ（中間周波数）信号までをディジタル信号処理で実
現している。すなわち、補間回路、セレクタ、反転回路
で構成されている。同相成分信号のＩチャネルと、直交
成分信号のＱチャネルがＣＯＳとＳＩＮで直交性がある
ことを利用し、変調のためのＣＯＳ、ＳＩＮ振幅の値を
共通のＲＯＭから読み出すようにしたものである。
構成を示す図である。図１５の従来例ではベースバンド
信号までのディジタル信号処理であったが、この例では
ＩＦ（中間周波数）信号までをディジタル信号処理で実
現している。すなわち、補間回路、セレクタ、反転回路
で構成されている。同相成分信号のＩチャネルと、直交
成分信号のＱチャネルがＣＯＳとＳＩＮで直交性がある
ことを利用し、変調のためのＣＯＳ、ＳＩＮ振幅の値を
共通のＲＯＭから読み出すようにしたものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】図において、本願特許に関係ある部分とし
て、１３はセレクタ、１４はＣＯＳ及びＳＩＮサンプル
値発生回路、１５は乗算器である。この動作は以下のよ
うになる。入力信号のＩｃｈ、Ｑｃｈ信号は、ディジタ
ルフィルタを通り、更に補間回路で平滑化される。この
ロールオフ出力とキャルア正弦波サンプルとの乗算が乗
算器１５で行われるが、まず正弦波サンプルを１周期で
４サンプルとする。サンプル角を０、π／２、π、３π
／２度とすると、ＣＯＳ、ＳＩＮはそれぞれ１、０、−
１、０と、０、１、０、−１となる。このことからサン
プル値発生回路１４は、実は１と−１と０を発生するば
よい。更に、上記角度ではＳＩＮ、ＣＯＳは一方が１ま
たは−１の時は、他方は０であるので、乗算と同時加算
は乗算だけでよい。つまりＣＯＳまたはＳＩＮを選択す
るだけでよい。よって、ここでサンプル値発生回路１４
は＋１、−１のみ発生すればよくなる。こうしてセレク
タ１３と乗算器１５がディジタル変調を表現することに
なる。
て、１３はセレクタ、１４はＣＯＳ及びＳＩＮサンプル
値発生回路、１５は乗算器である。この動作は以下のよ
うになる。入力信号のＩｃｈ、Ｑｃｈ信号は、ディジタ
ルフィルタを通り、更に補間回路で平滑化される。この
ロールオフ出力とキャルア正弦波サンプルとの乗算が乗
算器１５で行われるが、まず正弦波サンプルを１周期で
４サンプルとする。サンプル角を０、π／２、π、３π
／２度とすると、ＣＯＳ、ＳＩＮはそれぞれ１、０、−
１、０と、０、１、０、−１となる。このことからサン
プル値発生回路１４は、実は１と−１と０を発生するば
よい。更に、上記角度ではＳＩＮ、ＣＯＳは一方が１ま
たは−１の時は、他方は０であるので、乗算と同時加算
は乗算だけでよい。つまりＣＯＳまたはＳＩＮを選択す
るだけでよい。よって、ここでサンプル値発生回路１４
は＋１、−１のみ発生すればよくなる。こうしてセレク
タ１３と乗算器１５がディジタル変調を表現することに
なる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【発明が解決しようとする課題】従来のディジタル変調
器は、以上のように構成されており、キャリア正弦波サ
ンプル値までもディジタルで取り扱う場合でもＣＯＳ軸
に投影されるＩｃｈベースバンド信号とＳＩＮ軸に投影
されるＱｃｈベースバンド信号が独立にふるまう変調方
式の場合にのみ適用可能であり、π／４シフトＱＰＳＫ
のようにお互いの波形に相関をもつようなディジタル位
相変調の場合には適用できないという課題があった。
器は、以上のように構成されており、キャリア正弦波サ
ンプル値までもディジタルで取り扱う場合でもＣＯＳ軸
に投影されるＩｃｈベースバンド信号とＳＩＮ軸に投影
されるＱｃｈベースバンド信号が独立にふるまう変調方
式の場合にのみ適用可能であり、π／４シフトＱＰＳＫ
のようにお互いの波形に相関をもつようなディジタル位
相変調の場合には適用できないという課題があった。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【課題を解決するための手段】この発明に係るディジタ
ル変調器は、入力信号列に対応する第１の出力信号列及
び第２の出力信号列を生成する再配列器と、上記第１及
び第２の出力信号列を波形整形する各波形整形フィルタ
と、ディジタル変調のための正弦波値を生成するデジタ
ル変調発振器と、上記各フィルタの出力と上記ディジタ
ル変調用正弦波とを乗算・加算するインターリーバ手段
とを備えた。また請求項２の発明は、請求項１の発明の
再配列器を２入力４出力にし、それ以降の構成要素を複
数にしたもので、第１、第２の入力信号列に対応する第
１、第２、第３、第４の出力信号列を生成する再配列器
と、上記第１ないし第４の出力信号列を波形整形する各
波形整形フィルタと、ディジタル変調のための複数の正
弦波値を生成するデジタル変調発振器と、上記各フィル
タの出力と上記ディジタル変調用正弦波とを乗算・加算
するインターリーバ手段とを備えた。
ル変調器は、入力信号列に対応する第１の出力信号列及
び第２の出力信号列を生成する再配列器と、上記第１及
び第２の出力信号列を波形整形する各波形整形フィルタ
と、ディジタル変調のための正弦波値を生成するデジタ
ル変調発振器と、上記各フィルタの出力と上記ディジタ
ル変調用正弦波とを乗算・加算するインターリーバ手段
とを備えた。また請求項２の発明は、請求項１の発明の
再配列器を２入力４出力にし、それ以降の構成要素を複
数にしたもので、第１、第２の入力信号列に対応する第
１、第２、第３、第４の出力信号列を生成する再配列器
と、上記第１ないし第４の出力信号列を波形整形する各
波形整形フィルタと、ディジタル変調のための複数の正
弦波値を生成するデジタル変調発振器と、上記各フィル
タの出力と上記ディジタル変調用正弦波とを乗算・加算
するインターリーバ手段とを備えた。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【作用】この発明におけるディジタル変調器は、再配列
器において入力値に対応する出力信号列値がＩｃｈ、Ｑ
ｃｈから出力され、それぞれ波形整形フィルタに与えら
れる。波形整形フィルタ出力はディジタル変調・加算さ
れて（実際にはディジタル変調値が選択されて）、出力
としてＤ／Ａ変換器に与えられる。
器において入力値に対応する出力信号列値がＩｃｈ、Ｑ
ｃｈから出力され、それぞれ波形整形フィルタに与えら
れる。波形整形フィルタ出力はディジタル変調・加算さ
れて（実際にはディジタル変調値が選択されて）、出力
としてＤ／Ａ変換器に与えられる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】（７）式で、Ｔf は波形整形フィルタ回路
の動作周期、ｋは整数を示す。一般にＴｓ／Ｔf は２以
上の数値が選ばれる。図９に波形整形フィルタ４４の構
成例を示す。図９において、６０はサブ系列｛ａn ：±
１，０｝の入力端子で、６１はＴs 周期で動作するシフ
トレジスタ、６２はＴｓ／Ｎ＝Ｔf 周期で動作するＮ進
カウンタ、６３は、シフトレジスタ６１の出力とＮ進カ
ウンタ６２の出力をアドレスとして、記憶しているベー
スバンド波形を出力するＲＯＭであり、２４は出力端子
である。他の波形整形フィルタ４５、４６、４７も同様
な構成で実現できる。なお、本波形整形フィルタは、通
常のＦＩＲ及びＩＩＲで構成してもよい。波形整形され
た信号｛ａ´K ｝は、補間回路２５に入力される。補間
回路２５は、波形整形フィルタ２３出力をＩＦ周波数の
１／(4M)倍周期（Ｍは整数）で補間する第１の補間回路
である。同様に、２６は波形整形フィルタ２４出力をＩ
Ｆ周波数の１／(4M)倍周期（Ｍは整数）で補間する第２
の補間回路である。図２は補間の状態を示す一例であ
り、オーバーサンプル４の波形整形フィルタ出力をさら
に４倍サンプルに補間している。この場合、ＩＦ周波数
はＴｓ／４になる。ここで、ａ´K を補間した補間回路
２８出力をＡｉとし、同様に、ｂ´K を補間した出力を
Ｂｉとする。
の動作周期、ｋは整数を示す。一般にＴｓ／Ｔf は２以
上の数値が選ばれる。図９に波形整形フィルタ４４の構
成例を示す。図９において、６０はサブ系列｛ａn ：±
１，０｝の入力端子で、６１はＴs 周期で動作するシフ
トレジスタ、６２はＴｓ／Ｎ＝Ｔf 周期で動作するＮ進
カウンタ、６３は、シフトレジスタ６１の出力とＮ進カ
ウンタ６２の出力をアドレスとして、記憶しているベー
スバンド波形を出力するＲＯＭであり、２４は出力端子
である。他の波形整形フィルタ４５、４６、４７も同様
な構成で実現できる。なお、本波形整形フィルタは、通
常のＦＩＲ及びＩＩＲで構成してもよい。波形整形され
た信号｛ａ´K ｝は、補間回路２５に入力される。補間
回路２５は、波形整形フィルタ２３出力をＩＦ周波数の
１／(4M)倍周期（Ｍは整数）で補間する第１の補間回路
である。同様に、２６は波形整形フィルタ２４出力をＩ
Ｆ周波数の１／(4M)倍周期（Ｍは整数）で補間する第２
の補間回路である。図２は補間の状態を示す一例であ
り、オーバーサンプル４の波形整形フィルタ出力をさら
に４倍サンプルに補間している。この場合、ＩＦ周波数
はＴｓ／４になる。ここで、ａ´K を補間した補間回路
２８出力をＡｉとし、同様に、ｂ´K を補間した出力を
Ｂｉとする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】インタリーバ・反転回路２７はコントロー
ル信号をうけて、２つの補間回路出力を選択・反転して
出力する。図５に各補問回路出力Ａ（ｔ）、Ｂ（ｔ）出
力とインタリーバ・反転回路２７の出力の一例を示す。
次に、インタリーバ・反転回路２８出力値は、Ｄ／Ａ変
換器２９でＤ／Ａ変換される。そして、Ｄ／Ａ変換器２
９出力信号は、低域通過フィルタ３０で高調波成分が除
去されてアナログＩＦ変調信号になる。この時、低域通
過フィルタ３０は、ＩＦ周波数の４倍以上にある高調波
成分を除去する帯域に設定する。上記説明を周波数対応
で説明しておく。即ち、図６（ａ）にインタリーバ・反
転回路２７出力のスペクトルを、図６（ｂ）にＤ／Ａ変
換器２９出力のスペクトルを、図６（ｃ）に低域通過フ
ィルタ３０出力のスペクトルを示す。なお、Ｄ／Ａ出力
後のＬＰＦの代りに図６（ｂ）中のスペクトル中１本を
選択できるようなＢＰＦを用いてもよい。
ル信号をうけて、２つの補間回路出力を選択・反転して
出力する。図５に各補問回路出力Ａ（ｔ）、Ｂ（ｔ）出
力とインタリーバ・反転回路２７の出力の一例を示す。
次に、インタリーバ・反転回路２８出力値は、Ｄ／Ａ変
換器２９でＤ／Ａ変換される。そして、Ｄ／Ａ変換器２
９出力信号は、低域通過フィルタ３０で高調波成分が除
去されてアナログＩＦ変調信号になる。この時、低域通
過フィルタ３０は、ＩＦ周波数の４倍以上にある高調波
成分を除去する帯域に設定する。上記説明を周波数対応
で説明しておく。即ち、図６（ａ）にインタリーバ・反
転回路２７出力のスペクトルを、図６（ｂ）にＤ／Ａ変
換器２９出力のスペクトルを、図６（ｃ）に低域通過フ
ィルタ３０出力のスペクトルを示す。なお、Ｄ／Ａ出力
後のＬＰＦの代りに図６（ｂ）中のスペクトル中１本を
選択できるようなＢＰＦを用いてもよい。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】さて、再配列器４３は、データ系列｛Ｉ
n ，Ｑn ｝を（１４）式に従って、４つのサブ系列｛ａ
n ｝、｛ｂn ｝、｛ｃn ｝、｛ｄn ｝に再配列する。図
８に再配列の一例を示す。次に、再配列された４つのサ
ブ系列｛ａn ｝、｛ｂn ｝、｛ｃn ｝、｛ｄn ｝はそれ
ぞれ波形整形フィルタ４４、４５、４６、４７に入力さ
れ、（１６）式表現の帯域制限された送信ベースバンド
信号｛ａ´k ｝、｛ｂ´k ｝、｛ｃ´k ｝、｛ｄ´k ｝
に変換される。従って信号波形は（１７）式で表され
る。
n ，Ｑn ｝を（１４）式に従って、４つのサブ系列｛ａ
n ｝、｛ｂn ｝、｛ｃn ｝、｛ｄn ｝に再配列する。図
８に再配列の一例を示す。次に、再配列された４つのサ
ブ系列｛ａn ｝、｛ｂn ｝、｛ｃn ｝、｛ｄn ｝はそれ
ぞれ波形整形フィルタ４４、４５、４６、４７に入力さ
れ、（１６）式表現の帯域制限された送信ベースバンド
信号｛ａ´k ｝、｛ｂ´k ｝、｛ｃ´k ｝、｛ｄ´k ｝
に変換される。従って信号波形は（１７）式で表され
る。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】ここで、Ｔf は波形整形フィルタ回路の動
作周期、ｋは整数を示す。一般にＴｓ／Ｔf は２以上の
数値が選ばれる。次に、波形整形された信号｛ａ´k ｝
は、補間回路４８に入力される。補間回路４８は、波形
整形フィルタ４４出力をＩＦ周波数の１／(8M)倍周期
（Ｍは整数）で補間する第１の補間回路である。同様
に、４９、５０、５１はそれぞれ波形整形フィルタ４
５、４６、４７出力をＩＦ周波数の１／(8M)倍周期（Ｍ
は整数）で補間する第２、第３、第４の補間回路であ
る。図４は補間の状態を示す一例であり、オーバーサン
プル４の波形整形フィルタ出力をさらに８倍サンプルに
補間している。この場合、ＩＦ周波数はＴｓ／４にな
る。ここで、ａ´k を補間した補間回路８出力をＡｉ、
同様に、ｂ´k 、ｃ´k 、ｄ´k を補間した出力をそれ
ぞれＢｉ、Ｃｉ、Ｄｉとする。
作周期、ｋは整数を示す。一般にＴｓ／Ｔf は２以上の
数値が選ばれる。次に、波形整形された信号｛ａ´k ｝
は、補間回路４８に入力される。補間回路４８は、波形
整形フィルタ４４出力をＩＦ周波数の１／(8M)倍周期
（Ｍは整数）で補間する第１の補間回路である。同様
に、４９、５０、５１はそれぞれ波形整形フィルタ４
５、４６、４７出力をＩＦ周波数の１／(8M)倍周期（Ｍ
は整数）で補間する第２、第３、第４の補間回路であ
る。図４は補間の状態を示す一例であり、オーバーサン
プル４の波形整形フィルタ出力をさらに８倍サンプルに
補間している。この場合、ＩＦ周波数はＴｓ／４にな
る。ここで、ａ´k を補間した補間回路８出力をＡｉ、
同様に、ｂ´k 、ｃ´k 、ｄ´k を補間した出力をそれ
ぞれＢｉ、Ｃｉ、Ｄｉとする。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】つまり、ディジタルＩＦ信号は、（２１）
式のようにＤｉ、Ｂｉ、Ｃｉ、Ａｉを選択して出力し、
４サンプル周期で反転させることで実現できる。即ち、
コントローラ５３はインタリーバ・反転回路５２に（２
１）式で与えられる動作を実現するための制御信号を送
出する。図１２にコントローラ１３がインタリーバ・反
転回路５２に与える制御信号の一例を示す。インタリー
バ・反転回路５２はコントロール信号をうけて、４つの
補間回路出力を選択・反転して出力する。図１３に各補
間回路出力Ａ（ｔ）、Ｂ（ｔ）、Ｃ（ｔ）、Ｄ（ｔ）出
力とインタリーバ・反転回路５２の出力の一例を示す。
次にインタリーバ・反転回路５２出力値は、Ｄ／Ａ変換
器５４でＤ／Ａ変換される。そして、Ｄ／Ａ変換器５４
出力信号は、低域通過フィルタ５５で高調波成分が除去
され、アナログＩＦ変調信号になる。この時、低域通過
フィルタ５５はＩＦ周波数の４倍以上にある高調波成分
を除去する帯域に設定する。上記関係を周波数帯域対応
で説明すると図１４のようになる。即ち、図１４（ａ）
にインタリーバ・反転回路５２出力のスペクトルを、図
１４（ｂ）にＤ／Ａ変換器５４出力のスペクトルを、図
１４（ｃ）に低域通過フィルタ５５出力のスペクトルを
示す。なお、Ｄ／Ａ出力後のＬＰＦの代りに図１４
（ｂ）中のスペクトル中１本を選択できるようなＢＰＦ
を用いてもよい。
式のようにＤｉ、Ｂｉ、Ｃｉ、Ａｉを選択して出力し、
４サンプル周期で反転させることで実現できる。即ち、
コントローラ５３はインタリーバ・反転回路５２に（２
１）式で与えられる動作を実現するための制御信号を送
出する。図１２にコントローラ１３がインタリーバ・反
転回路５２に与える制御信号の一例を示す。インタリー
バ・反転回路５２はコントロール信号をうけて、４つの
補間回路出力を選択・反転して出力する。図１３に各補
間回路出力Ａ（ｔ）、Ｂ（ｔ）、Ｃ（ｔ）、Ｄ（ｔ）出
力とインタリーバ・反転回路５２の出力の一例を示す。
次にインタリーバ・反転回路５２出力値は、Ｄ／Ａ変換
器５４でＤ／Ａ変換される。そして、Ｄ／Ａ変換器５４
出力信号は、低域通過フィルタ５５で高調波成分が除去
され、アナログＩＦ変調信号になる。この時、低域通過
フィルタ５５はＩＦ周波数の４倍以上にある高調波成分
を除去する帯域に設定する。上記関係を周波数帯域対応
で説明すると図１４のようになる。即ち、図１４（ａ）
にインタリーバ・反転回路５２出力のスペクトルを、図
１４（ｂ）にＤ／Ａ変換器５４出力のスペクトルを、図
１４（ｃ）に低域通過フィルタ５５出力のスペクトルを
示す。なお、Ｄ／Ａ出力後のＬＰＦの代りに図１４
（ｂ）中のスペクトル中１本を選択できるようなＢＰＦ
を用いてもよい。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正内容】
【００３５】
【発明の効果】以上のようにこの発明によれば、ディジ
タル変調器において、入力信号列に対応する所定の信号
列を記憶するメモリとこの第１と第２の出力信号列を生
成する再配列器と、各波形整形フィルタと、ディジタル
変調発振器と、これらを乗算・加算するインタリーバ手
段とを備えたので、主として差動方式に多い入力信号が
Ｉｃｈ、Ｑｃｈ独立でないディジタル変調器を小規模で
実現できる効果がある。
タル変調器において、入力信号列に対応する所定の信号
列を記憶するメモリとこの第１と第２の出力信号列を生
成する再配列器と、各波形整形フィルタと、ディジタル
変調発振器と、これらを乗算・加算するインタリーバ手
段とを備えたので、主として差動方式に多い入力信号が
Ｉｃｈ、Ｑｃｈ独立でないディジタル変調器を小規模で
実現できる効果がある。
Claims (2)
- 【請求項１】 入力信号列に対応する所定の信号列を記
憶するメモリと、上記所定の信号列から第１の出力信号
列及び上記第１の出力信号列と定まった位相関係にある
第２の出力信号列を生成するスイッチで構成される再配
列器と、 上記第１及び第２の出力信号列を波形整形する各波形整
形フィルタと、 ディジタル変調のための正弦波値を生成するデジタル変
調発振器と、 上記各フィルタの出力と上記ディジタル変調用正弦波と
を乗算・加算するインターリーバ手段とを備えたディジ
タル変調器。 - 【請求項２】 第１の入力信号列に対応する第１の所定
の信号列を記憶する第１のメモリと、上記第１の所定の
信号列から第１の出力信号列及び上記第１の出力信号列
と定まった位相関係にある第２の出力信号列を生成する
第１及び第２のスイッチと、第２の入力信号列に対して
上記第１の入力信号列対応の第１、第２出力信号列と同
様な第３、第４の出力信号列を生成する第２のメモリと
第３及び第４のスイッチで構成される再配列器と、 上記第１ないし第４の出力信号列を波形整形する各波形
整形フィルタと、 ディジタル変調のための複数の正弦波値を生成するデジ
タル変調発振器と、 上記各フィルタの出力と上記ディジタル変調用正弦波と
を乗算・加算するインターリーバ手段とを備えたディジ
タル変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02528193A JP3192803B2 (ja) | 1993-02-15 | 1993-02-15 | ディジタル変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02528193A JP3192803B2 (ja) | 1993-02-15 | 1993-02-15 | ディジタル変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244882A true JPH06244882A (ja) | 1994-09-02 |
| JP3192803B2 JP3192803B2 (ja) | 2001-07-30 |
Family
ID=12161644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02528193A Expired - Fee Related JP3192803B2 (ja) | 1993-02-15 | 1993-02-15 | ディジタル変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192803B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433635B1 (ko) * | 2002-05-22 | 2004-05-31 | 한국전자통신연구원 | 댁내 데이터 통신을 위한 변조기 |
| US7162213B2 (en) | 2003-02-03 | 2007-01-09 | Sony Corporation | Transmission method, transmitter, reception method, and receiver |
-
1993
- 1993-02-15 JP JP02528193A patent/JP3192803B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433635B1 (ko) * | 2002-05-22 | 2004-05-31 | 한국전자통신연구원 | 댁내 데이터 통신을 위한 변조기 |
| US7162213B2 (en) | 2003-02-03 | 2007-01-09 | Sony Corporation | Transmission method, transmitter, reception method, and receiver |
| US7580689B2 (en) | 2003-02-03 | 2009-08-25 | Sony Corporation | Transmission method, transmitter, reception method, and receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3192803B2 (ja) | 2001-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2968350B2 (ja) | 直交変調回路 | |
| KR100313981B1 (ko) | 디지털신호전송방법및전송용송신기 | |
| US5978420A (en) | Methods and apparatus for implementing a digital modulator | |
| JPH05292135A (ja) | デジタル変調器 | |
| JPH05236033A (ja) | デジタルデータの直列ビットに応答して変調基底帯域アナログ信号を発生するためのシステム | |
| JPH06315039A (ja) | π／４シフトＤＱＰＳＫ変調器 | |
| GB2311915A (en) | Method and Apparatus for Generating pi/n n-DPSK Modulation Signals | |
| US5942955A (en) | Quasi-GMSK modulator | |
| JPH06244882A (ja) | ディジタル変調器 | |
| JP4376222B2 (ja) | 波形整形デジタルフィルタ回路 | |
| JP3575992B2 (ja) | ディジタル変調装置 | |
| JP2002208971A (ja) | 波形発生装置 | |
| JPH06291790A (ja) | π／４シフトＱＰＳＫ変調器 | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JP2000032070A (ja) | テ―ブル駆動型変調信号発生 | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JP2000196690A (ja) | 変調装置及び変調方法 | |
| JP3864034B2 (ja) | 波形整形デジタルフィルタ回路 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| JPH03104357A (ja) | 多値多相位相変調器 | |
| JP3397840B2 (ja) | π／４シフトＱＰＳＫ変調方法及び回路 | |
| JPH0946387A (ja) | ディジタル変調装置および送信出力制御方法 | |
| JP2740373B2 (ja) | π／４シフトＱＰＳＫ直交変調器用ベースバンド信号生成器 | |
| JPH07193605A (ja) | 多値変調回路 | |
| JPH0888658A (ja) | ディジタル直交変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040520 |
|
| LAPS | Cancellation because of no payment of annual fees |